CN102495354A - 电路板测试系统的测试工作方法 - Google Patents

Abstract

本发明涉及设于接触式电路板测试系统的测试工作方法，其测试系统包括：计算机接口，与计算机接口相连的第一、第二FPGA电路，与第一、第二FPGA电路的控制信号输出端相连的至少包含一个由两组对管电路组成的三极管开关阵列电路；所述的对管电路包括一个PNP型和NPN型三极管，该PNP型和NPN型三极管的集电极相连；本发明测试结点数多，并且FGPA电路具有很好的扩展性，能快速找出有效基准测试点，得到以该点为基础的结点网络，抗干扰能力强，不会因为漏电流或者漏电压影响结点网络的伏安关系。

Description

电路板测试系统的测试工作方法

技术领域

本发明涉及一种接触式电路板测试系统的测试工作方法

背景技术

在现代电子工业中，印刷电路板已经得到了非常广泛的使用，检测电路板质量优劣的各种方法因工业的迫切需要应运而生。电路板的接触式检测，可以理解为计算机控制的自动在线检测ICT(In-CircuitTester)，被测电路板通过气动机构，把被测电路板固定于测试平台夹具上，选取电路板上n个被测点(通常n的个数由电路板上的焊盘或过孔的数量决定)，通过与三极管开关阵列中的测试结点相连的探针和焊盘或者过孔充分接触，三极管开关阵列及其控制电路是系统测试的关键，而由PNP型和NPN型三极管构成的对管电路是构成三极管开关阵列的最基本单元电路。在现有设计中，三极管开关阵列采用继电器控制，该方案严重限制了测试结点数，并且检测速度慢。

发明内容

本发明要解决的技术问题是提供一种能控制多结点、快速实现检测功能的接触式电路板测试系统及其工作方法。

为解决上述技术问题，本发明提供一种接触式电路板测试系统，包括：与计算机接口M0相连的第一、第二FPGA电路M4、M5，与第一、第二FPGA电路M4、M5的控制信号输出端相连的至少包含一个由两组对管电路组成的三极管开关阵列电路；所述的对管电路包括一个PNP型和NPN型三极管，该PNP型和NPN型三极管的集电极相连；所述的三极管阵列电路中的各PNP型三极管的发射极相连形成第一公共点GND1，该三极管阵列电路中的各NPN型三极管的发射极相连形成第二公共点GND2；各对管电路中的PNP型和NPN型三极管的集电极相连端为测试结点J；第一FPGA电路M4的各控制信号输出端与所述的三极管阵列电路中的各PNP型三极管的基极一一对应相连，第二FPGA电路M5的各控制信号输出端与所述的三极管阵列电路中的各NPN型三极管的基极一一对应相连；第一FPGA电路M4连接有第一主电源VCC3、GND3、用于控制所述第一FPGA电路M4的各控制信号输出端的输出电压的第一控制输出电源VCC5、GND5；第二FPGA电路M5连接有第二主电源VCC2、GND2、用于控制所述第二FPGA电路M5的各控制信号输出端的输出电压的第二控制输出电源VCC4、GND4；所述的第一FPGA电路M4的第一控制输出电源的正极VCC5与所述第一公共点GND1相连，所述的第二FPGA电路M5的第二控制输出电源的接地点GND4与所述第二公共点GND2相连；所述第一公共点GND1还与一受控电流源的输出端相连、第二公共点GND2与所述受控电流源的输入端相连。

进一步，为了降低功耗，所述的第一、第二FPGA电路都采用ACTEL公司的A3P060集成电路，且所述第一、第二控制输出电源电压都为1.5V。因为在A3P060内部电路的输出端，带有300Ω的输出电阻，当输出逻辑“0”时，其电平为“-1.5V”，三极管基极电流：保证三极管工作在饱和状态。如果选择较高的+VCC5电压，会大大增加系统功耗。

进一步，为了减少漏电流，降低干扰信号，所述的接触式电路板系统还包括：输入与该计算机接口相连、输出与所述第一、第二FPGA集成电路分别相连的起电平转换和电路隔离作用的两个光电耦合电路。

所述接触式电路板测试系统的测试工作方法，包括以下步骤：

①把标准电路板水平放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试结点J相连的探针与该标准电路板接触；

②通过计算机控制第二FPGA电路M5使三极管阵列中任一组对管电路中的NPN型三极管截止、使所述的三极管开关阵列中的其余NPN型三极管全导通；并且由计算机控制第一FPGA电路M4使所述的一组对管电路中的PNP型三极管导通、使所述的三极管开关阵列中其余PNP型三极管全截止，设定该对管电路中的测试结点J为一测试基准点；

③若第一、第二公共点GND1、GND2之间未产生一检测电压U_AB，即所述测试基准点与其余所有测试结点之间无导通，则判断所述测试基准点不与所述标准电路板的焊盘或过孔相连；

④重复步骤②、③，直到测得第一、第二公共点GND1、GND2之间产生一检测电压U_AB，则判断相应的测试基准点与所述焊盘或过孔相连，同时记录该测试基准点为一个有效测试基准点；

⑤保持所述有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGAM5控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点GND1、GND2之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；

⑥重复步骤②至⑤，找出下一个有效测试基准点，构建另一个结点网络的伏安关系数据并存储在计算机中，直至得到所有的有效测试基准点及其对应的结点网络的伏安关系数据；

⑦按照所述标准电路板的放置方式，把待测电路板放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试点相连的探针与该待测电路板接触；

⑧获取待测电路板的结点网络的伏安关系数据，然后将该数据与步骤⑥获得的标准电路板的结点网络的伏安关系数据进行比对，若二者的伏安关系数据吻合，则该待测电路板合格；否则，即判断该待测电路板不合格。

所述步骤⑧中的获取待测电路板的结点网络的伏安关系数据的方法包括以下步骤：保持一个有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGAM5控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点GND1、GND2之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；重复该步骤，直至获取得所述待测电路板的各有效测试基准点的结点网络的伏安关系数据。

上述接触式电路板测试系统的自检工作方法，包括以下步骤：

①由计算机控制第一、第二FPGA电路M4、M5使三极管开关阵列中三极管全部截止；把测得的检测电压U_AB数据与存储在计算机内部的三极管全部截止标准数据进行比对，若U_AB数据与所述标准数据不符，则判断为：至少有一个所述的对管电路中的NPN型和PNP型三极管都损坏；

②保持三极管开关阵列中NPN型三极管全部截止，由计算机控制第一FPGA电路M4使所述的三极管开关阵列中PNP型三极管依次完成导通、截止，同时把所述检测电压U_AB与存储在计算机内部的相应的第一数据进行比对，若所述检测电压U_AB与所述第一数据不符，即判断出当前所测的NPN型三极管损坏；

③计算机控制第二FPGA电路M5使所述的三极管开关阵列中PNP型三极管全部截止，并控制第一FPGA电路M4使NPN型三极管依次完成导通、截止，同时把所述检测电压U_AB与存储在计算机内部的相应的第二数据进行比对，若所述检测电压U_AB与所述第二数据不符，即判断出当前所测的PNP型三极管损坏；

④由计算机控制第一、第二FPGA电路M4、M5使三极管开关阵列中三极管全部截止后；再控制所述三极管开关阵列中的每组对管电路依次完成导通、截止，同时把所述的检测电压U_AB与存储在计算机内部的相应的第三数据进行比对，若所述检测电压U_AB与所述第三数据不符，即判断出当前所测的对管电路存在故障。

本发明具有的技术效果：(1)测试结点数多，并且FGPA电路具有很好的扩展性；(2)能快速找出有效基准测试点，得到以该点为基础的结点网络；(3)在提高自检和检测的基础上，能有效的降低功耗；(4)抗干扰能力强，不会因为漏电流或者漏电压影响结点网络的伏安关系。

附图说明

为了使本发明的内容更容易被清楚的理解，下面根据的具体实施例并结合附图，对本发明作进一步详细的说明，其中

图1为本发明的接触式电路板测试系统的电路框图；

图2为本发明的含有光电耦合电路的电路板测试系统的电路框图；

图3为本发明的三极管开关阵列控制电路的原理图；

图4为本发明的含有光电耦合电路的三极管开关阵列控制电路的电路图；

图5为本发明的可控增益放大电路的工作原理图；

图6为本发明的可控增益放大电路的电路框图；

图7为本发明的受控电流源的原理图；

图8为本发明的受控电流源产生电流的原理图。

具体实施方式

下面结合附图及实施例对本发明进行详细说明：

(实施例1)

如图1，一种接触式电路板测试系统，包括：计算机接口M0，三极管开关阵列控制电路中的FPGA电路与所述的计算机接口M0相连；所述的FPGA电路的输出端与三极管开关阵列相连；所述三极管开关阵列至少包含两组对管电路，所述的对管电路包括一个PNP型和NPN型三极管，该PNP型和NPN型三极管的集电极相连，所述的三极管阵列电路中的各PNP型三极管的发射极相连形成第一公共点GND1，该三极管阵列电路中的各NPN型三极管的发射极相连形成第二公共点GND2，从所述每个对管电路中的PNP型和NPN型三极管的集电极相连端为测试结点J；所述三极管开关阵列的两个公共点分别与一受控电流源相连，把受控电流源产生的电流加入到所述三极管开关阵列中，使该两个公共点之间产生检测电压U_AB；所述检测电压U_AB经过可控增益放大电路进行电压调整之后送入AD转换电路，检测电压U_AB经过调整使其符合AD转换电路的输入电压范围；AD转换电路与单片机相连，所述单片机与计算机接口M0相连；所述单片机与所述受控电流源中的档级控制单元和链路控制电路相连，链路控制电路作为受控电流源的电流开关，档级控制单元用于控制所述受控电流源的输出电流大小；所述单片机还与可控增益放大电路中的模拟开关电路相连，用于控制接入反馈电阻，并且所述的受控电流源产生电流与反馈电阻阻值相对应。

如图2，为了隔离电路，减少干扰信号的影响，所述的三极管开关阵列控制电路，还包括：与所述的计算机接口M0相连的光电耦合电路；所述光电耦合电路与FPGA电路的输入端相连。

如图3，所述FPGA电路包括与计算机接口M0相连的第一、第二FPGA电路M4、M5，三极管开关阵列电路由与第一、第二FPGA电路M4、M5的控制信号输出端相连的至少包含一个由两组对管电路组成；所述的对管电路包括一个PNP型和NPN型三极管，该PNP型和NPN型三极管的集电极相连；所述的三极管阵列电路中的各PNP型三极管的发射极相连形成第一公共点GND1，该三极管阵列电路中的各NPN型三极管的发射极相连形成第二公共点GND2；从所述每个对管电路中的PNP型和NPN型三极管的集电极相连端为测试结点J；第一FPGA电路M4的各控制信号输出端与所述的三极管阵列电路中的各PNP型三极管的基极一一对应相连，第二FPGA电路M5的各控制信号输出端与所述的三极管阵列电路中的各NPN型三极管的基极一一对应相连；为了避免漏电流的影响，第一FPGA电路M4采用第一主电源VCC3、GND3、以及用于控制所述第一FPGA电路M4的各控制信号输出端的输出电压的第一控制输出电源VCC5、GND5；第二FPGA电路M5采用第二主电源VCC2、GND2、以及用于控制所述第二FPGA电路M5的各控制信号输出端的输出电压的第二控制输出电源VCC4、GND4；所述的第一FPGA电路M4的第一控制输出电源的正极VCC5与所述的第一公共点GND1相连，所述的第二FPGA电路M5的第二控制输出电源的接地点GND4与所述第二公共点GND2相连；所述第一公共点GND1还与受控电流源的输出端相连、第二公共点GND2与所述受控电流源的输入端相连。

如图4，所述的三极管开关阵列控制电路还包括，输入与该计算机接口M0相连，输出与所述第一、第二FPGA集成电路M4、M5分别相连的起电平转换和电路隔离作用的两个光电耦合电路M2、M3。

如图5，所述的三极管开关阵列包括，第一对管电路21、第二对管电路22，且所述三极管开关阵列中的三极管同为硅管或者锗管；J为测试结点，Rx为测试电路板中两个焊盘或者过孔之间线段的阻值，简称被测电阻。

电源的具体连接方式：

所述的三极管开关阵列控制电路中，共采用了五组独立式电压源：“+VCC1、GND1”、“+VCC2、GND2”、“+VCC3、GND3”、“+VCC4、GND4”、“+VCC5、GND5”。

第一FPGA电路M4采用双电源供电：第一主电源采用“+VCC3、GND3”供电，ACTEL公司生产的A3P060芯片有32个输出端，主电源为+3.3V，故+VCC3＝+3.3V；第一控制输出电源采用“+VCC5、GND5”供电。

第一FPGA电路M4的作用是控制三极管阵列中PNP型三极管的导通或者截止。当第一FPGA电路M4输出逻辑“1”时，其输出端对应的PNP型三极管截止；输出逻辑“0”时，其输出端对应的三极管饱和导通。

为了满足上述要求，电路设计时将“+VCC5”与“GND1”相连接，即“+VCC5”与“GND1”同电位。这样，当第一FPGA电路M4输出逻辑“1”时，其电平与“GND1”相等，保证PNP三极管截止；输出逻辑“0”时，其电平为“-VCC5”，保证PNP三极管饱和导通。+VCC5采用+1.5V电源供电，因为在A3P060内部电路的输出端，带有300Ω的输出电阻，当输出逻辑“0”时，其电平为“-1.5V”，三极管基极电流：

$I_b=\frac{-(1.5-U_{\mathrm{eb}})}{300}=\frac{-(1.5-0.7)}{300}\≈-0.0027A=-2.7\mathrm{mA}---\left(1\right)$

保证三极管工作在饱和状态。如果选择较高的+VCC5电压，会大大增加系统功耗。

第二FPGA电路M5采用双电源供电：第二主电源采用“+VCC2、GND2”供电，ACTEL公司生产的A3P060芯片规定主电源为3.3V，故+VCC2＝+3.3V；第二控制输出电源采用“+VCC4、GND4”供电，+VCC4采用+1.5V电源。

第二FPGA电路M5的作用是控制三极管阵列中NPN型三极管的导通或截止。当第二FPGA电路M5输出逻辑“1”时，其输出端对应的NPN型三极管饱和导通，输出低电平“0”时，其输出端对应的NPN型三极管截止。

电路设计时将“GND2”与“GND4”相连接，即“GND2”与“GND4”共地。这样，当第二FPGA电路M5输出逻辑“1”时，其电平为“+1.5V”，保证NPN三极管饱和导通；输出逻辑“0”时，其电平为“GND2”，保证NPN三极管截止。

所以第一、第二FPGA电路M4、M5都采用ACTEL公司的A3P060集成电路，且所述A3P060集成电路中第一、第二控制输出电源VCC5、GND5，VCC4、GND4为两个独立的1.5V电源。

FPGA电路管脚及逻辑关系，见表1、2，其中A₄A₃A₂A₁A₀为输入信号，Q₃₁Q₃₀----Q₀为输出信号，C₁C₀为模式控制信号，G为选通信号。

表1第一FPGA集成电路M4逻辑功能表

表2第二FPGA集成电路M5逻辑功能表

注：表中“1”表示逻辑高电平，“0”表示逻辑低电平

如图5、6，作为优化的实施方式，所述接触式电路板测试系统，其还包括：导通电阻测试电路，该导通电阻测试电路包括：三极管开关阵列、用于控制该三极管开关阵列的FPGA电路、与该三极管开关阵列的检测电压端相连的可控增益放大电路、与所述三极管阵列相连的提供检测电流Is的受控电流源；

所述的可控增益放大电路包括：与所述三极管开关阵列的检测电压端相连的放大电路，且该放大电路的输出与一AD转换电路相连，该AD转换电路的数字信号输出端与一单片机相连；所述的放大电路中设有一反馈支路，构成负反馈放大电路；该反馈支路包括：多选一的模拟开关电路，该模拟开关电路的输入端分别连接有不同阻值的反馈电阻；所述单片机与所述的模拟开关电路的控制信号输入端相连，以控制模拟开关电路选择相应的反馈电阻接入反馈支路中；所述放大电路中的运算放大器的电源接地端与所述三极管开关阵列的第一公共点GND1相连。

所述的受控电流源与三极管阵列相连的受控电流源可根据电路板焊盘或过孔之间不同的线段材质和反馈电阻通过单片机控制输出检测电流Is大小。

所述的可控增益放大电路中采用运算放大器M6构成负反馈放大电路，即运算放大器M6工作在深度负反馈下，且与所述的运算放大器M6的反相端与第二公共点GND2之间相连的输入电阻R为200KΩ。

所述的模拟开关电路采用CD4051，且与所述的模拟开关电路CD4051的四个输入端分别相连的四个反馈电阻R_f1、R_f2、R_f3、R_f4的对应阻值分别为510KΩ、200KΩ、47KΩ、30KΩ，所述模拟开关电路CD4051的控制端与单片机相连。反馈电阻与运算放大器M1构成一个负反馈放大电路，其电压增益为：

$A_u=-\frac{R_f}{R}---\left(2\right)$

式中，Au为放大器的电压增益，R_f为反馈电阻，R为输入电阻。

在输入电阻R为200KΩ条件下，反馈电阻、输入电阻与放大倍数的参数见表3。

表3放大电路参数表

A1A0	Rf	阻值	Au
				00	Rf1	510KΩ	-2.550
01	Rf2	200KΩ	-1.000
				10	Rf3	47KΩ	-0.235
11	Rf4	30KΩ	-0.150

D1、D2选用1N4148开关二极管，保护运放输入端，使输入电压控制在-0.7V^-+0.7V之间；D3、D4为稳压二极管，使输出电压Uo控制在0V^-+7V之间，保护AD模数转换电路。

由公式(2)可知，第一、第二公共点GND1、GND2之间的检测电压U_AB：

U_AB＝(U_ecs+U_ces)+I_XR_X                            (3)

因为运算放大器M1在深度负反馈下，具有“虚短”和“虚断”的特点；又因为运算放大器的电源接地端与开关阵列的第一公共点GND1相连，同相端也与上述电源接地端相连，因为“虚短”所以反相端也相当于接地；因为输入电阻R上的电压为U_BA，此电压加在运算放大器的反相端，通过负反馈放大电路放大后，形成电压Uo：

$U_O=A_u\×U_{\mathrm{BA}}=-\frac{R_f}{R}\×U_{\mathrm{BA}}=\frac{R_f}{R}{U}_{\mathrm{AB}}---\left(4\right)$

Uecs、Uces分别为A92、A42三极管的饱和压降，Uecs＝Uces且饱和压降很小。

受控电流源产生的电流Is加在三极管开关阵列的两端，即加在第一、第二公共点GND1、GND2之间。因此，放大电路输出电压Uo与电流源Is被测电路板两焊盘或过孔之间线段的阻值Rx以及放大电路增益Au有关。

受控电流源通过单片机控制，可以输出不同的电流，通过公式(7)使U_AB的值经过可控增益放大电路之后输出电压Uo满足后续AD转换电路的输入电压范围。

A/D转换电路选用12位高精度模数转换器AD574，模拟电路部分采用+12V、-12V电源供电，数字电路部分采用+12V电源供电，公用地GND1。A/D转换电路的输出端D0-D11与单片机相连。

测试电路的测量原理：

对第二公共点GND2，由基尔霍夫电流定律，得到：

I_x+I_i＝I_s                                (5)

因为运算放大器输入阻抗为无穷大，所以运算放大器M1同相端、反相端的输入电流为零；又因为运算放大器工作在深度负反馈下，所以运算放大器M1的反相端与同相端“虚短”，即U-＝U+＝0V。于是，得到：

$I_i=I_f=-\frac{U_o}{R_f}---\left(6\right)$

第一、第二公共点GND1、GND2之间的电压为U_AB，由以上两个公式得到：

$I_i=\frac{U_{\mathrm{AB}}}{R}---\left(7\right)$

三极管不同组对管交叉导通，第一、第二公共点GND1、GND2之间形成通路，根据欧姆定律得到：

U_AB＝I_xR_x+2U_ces                           (8)

由以上(5)、(6)、(7)、(8)四个公式得到：

$U_o=\frac{I_s{R}_x+2U_{\mathrm{ces}}}{\frac{R}{R_f}-\frac{R_x}{R_f}}=\frac{(I_s{R}_x+2U_{\mathrm{ces}})R_f}{R-R_x}---\left(9\right)$

$R_x=\frac{\frac{R}{R_f}{U}_o-{2U}_{\mathrm{ces}}}{I_s-\frac{U_o}{R_f}}=\frac{R{U}_o-2U_{\mathrm{ces}}{R}_f}{I_s{R}_f-U_o}---\left(10\right)$

已知R、Uces、Rf、Is的值，通过公式(9)、(10)计算得出电压Uo及电阻Rx的值。

电路板线路有铜膜线段和碳油线段(又称碳膜线段)之分。铜膜线段导通电阻较小，根据线段的长短，一般在几欧姆～几十欧姆；碳油线段电阻较大(10mm长的线段有几十欧姆)，一般在几十欧姆～几十千欧姆。

分布在电路板上的线段有成百上千，而且线段长短不一，所以线段阻值范围很宽。但是，放大电路输出电压的量程是受限制的，为了保证测试的精度，必须根据电路板线段的类型进行分档，也就是受控电流源的输出电流和可控增益放大电路中通过模拟开关电路相连的反馈电阻需要配合工作。将被测电路板分成五种情况，则其对应分成五档：铜膜线段、碳油线段I、碳油线段II、碳油线段III、碳油线段IV，如表4所示。

表4电路板线段电阻分档

铜膜线段	碳油线段I	碳油线段II	碳油线段III	碳油线段IV
					0-100Ω	50Ω-400Ω	50Ω-400Ω	1KΩ-5KΩ	5K-30K

从表4可知，被测线段电阻从0到30KΩ，用固定增益放大器无法满足量程要求。

导通电阻测试结果

受控电流源产生不同电流源Is及反馈电阻R_f情况下，通过测量Rx的实验测试数据和理论计算数据，如表5所示。

表5测试数据表

分析表5中的数据，得出几个结论：

①通过公式(9)和(10)放大电路输出理论计算值与实测值基本一致，验证了电路与分析的正确性；

②按表4分档后，再按表5中选择受控电流源电流Is及反馈电阻R_f，输出电压控制在0～7V范围内，符合放大器量程要求；

③得到电路板线段测试分档参数表，如表6所示。

表6电路板线段测试分档参数表

用单片机控制电流源电流Is及反馈电阻R_f，用三极管开关阵列构建电路板的结点网络，通过放大电路得到0～7V电压信号，经AD转换，单片机根据上述公式(9)和(10)得出被测结点(测试基准点)与其他结点之间的伏安关系和线段阻值。该表6中的分档参数可存储在计算机中，通过该计算机对单片机控制，实现自动换档。

如图7，在所述的接触式电路板测试系统基础上，所述的受控电流源包括：由单片机控制产生输出电流的链路控制电路，所述的链路控制电路与电阻选择电路相连，所述的电阻选择电路与基准电压电路相连，由单片机控制档级控制单元选择相应的电阻选择电路；所述的链路控制电路包括：第一、第二固态继电器M1、M2，所述的第一、第二固态继电器M1、M2的1脚都分别通过限流电阻R7与第一电压源Vcc1相连，其各自的2脚相连后作为受控电流源的开关控制端与单片机相连；所述的第一固态继电器M1的6脚与第二电压源Vcc2相连，所述的第一固态继电器M1的5脚与所述的第二固态继电器M2的6脚作为受控电流源的输出端，所述的第二固态继电器M2的5脚还与电阻选择电路相连；所述的电阻选择电路，至少包括两个电阻选择单元电路71以满足档级的切换；所述的电阻选择单元电路包括一固态继电器M，第一电压源Vcc1通过限流电阻R与该固态继电器M的1脚相连，该固态继电器M的2脚与档级控制单元相连；该固态继电器M的6脚与所述的第二继电器M2的5脚相连，又与所述的基准电压电路中稳压管的ADJ端相连；该固态继电器M的5脚与一电阻相连的一端相连，该电阻的另一端与所述的基准电压电路中稳压管的OUT端相连；所述的基准电压电路中稳压管的IN端接地。

所述的可控增益放大电路包括：与所述三极管开关阵列相连的放大电路，且该放大电路的输出与AD转换电路相连；所述的放大电路中设有一反馈支路，构成负反馈放大电路；该反馈支路包括：多选一的模拟开关电路，该模拟开关的输入端分别相连的若干个不同阻值的反馈电阻；单片机与所述的模拟开关的控制端相连，控制模拟开关电路选择相应的反馈电阻接入反馈支路中；所述的运算放大器的电源接地端与开关阵列的第一公共点GND1相连。

所述的受控电流源中的固态继电器为AD6C111、所述的基准电压电路中的稳压管为LM337H，档级控制单元采用74LS139数据选择器。

AD6C111是一个双向、常开固态继电器，用于替代传统的机电式继电器，应用于开关转换等领域。这种由集成电路构成的固态继电器，内部有一个LED发光二极管，通过光电耦合，驱动增强型MOS晶体管；MOS晶体管的输出端带有续流二极管保护，可以承受1.5A的浪涌电流，能应用于阻性、感性负载的开关转换。AD6C111具有良好的开关特性，开关关断时泄漏电流0.1μA(电压400V时)，开关导通电阻25Ω(电流120mA时)；开关接通时间1mS，开关断开时间0.5mS。LED发光二极管正向导通电压1.2V，开启电流2.5mA，断开电流0.5mA。LM337H电路内阻小、电压稳定、噪音低，故输出电流纹波小，能有效的保证电路的稳定工作，提高瞬态特性和高频特性。

所述的每个电阻选择单元电路71中各设有针对电流档级的电阻，即由该电阻阻值控制输出电流Is。

所述的受控电流源含有四个电阻选择单元电路71与数据选择器相连，且所述四个电阻选择单元电路71中的电流电阻R71、R72、R73、R74分别对应的电阻为R71为51Ω、R72为81Ω、R73为1KΩ、R74为2KΩ。

如图1、2、7所述的档级控制单元采用由单片机控制的数据选择器；且该数据选择器的各输出端分别与各所述的电阻选择单元电路中固态继电器M的2脚相连；电阻选择单元电路的个数不超过数据选择器的输出端口数，通过单片机与选择器的控制端相连来实现多档位电流输出。

为了稳定基准电压，电解电容C的正极与所述的第二固态继电器M2的5脚相连，所述的电容C的负极与基准电压电路中稳压管的OUT端相连。

根据该测试系统要求，见表6，电路板线段分档参数表；本设计的电流源有四组：23.64mA、15.10mA、1.30mA、0.67mA。+VCC电压为+25V～+30V。

$I_s=\frac{1.25}{R+r_0}+I_d---\left(11\right)$

式中，R为电位器的电阻阻值，r₀为MOS晶体管漏极-源极导通电阻，当MOS管电流120mA时，典型值为25Ω；当MOS管电流几mA～十几mA时，典型值为2Ω。表7列出了四组电流源的主要参数。

表7四组电流源理论与实测数据表

A2A1	Rw	阻值	理论Is	实测Is
					00	Rw1	51Ω	23.63mA	23.64mA
01	Rw2	81Ω	15.11mA	15.10mA
					10	Rw3	1KΩ	1.30mA	1.30mA
11	Rw4	2KΩ	0.67mA	0.67mA

由表7可知，本电流源产生的电流可以实现分档级调节，而且精度高。

(实施例2)

自检功能，用于检测三极管开关电路的工作状况。控制三极管基极，使其中任一组三极管对管导通，AB两点之间的电压为：

U_AB＝U_ecs+U_ces＝2 U_ces                                (12)

其中：U_ecs、U_ces为三极管的饱和导通压降，U_ecs＝U_ces，设U_ecs+U_ces＝2 U_ces。显然，通过检测AB两点之间的检测电压U_AB，就可以判断三极管的工作状况。

测试功能原理，通过FPGA控制三极管基极，使三极管交叉导通，保证每组对管中PNP、NPN三极管不同时导通，AB两点之间的电压为：

U_AB＝(U_ecs+U_ces)+I_xR_x＝2 U_ces+I_xR_x                    (13)

由(2)式得到R_x：

$R_x=\frac{U_{\mathrm{AB}}-{2U}_{\mathrm{ces}}}{I_x}---\left(14\right)$

第一FPGA电路M4与其控制的三极管阵列中PNP型三极管和第二FPGA电路M5与其控制的三极管阵列中NPN型三极管分别采用独立的电压源，第一、第二公共点GND1、GND2之间的检测电压U_AB为受控电流源产生的电流I s通过交叉导通对管电路，并流过该两个对管电路所接得两个测试点之间的Rx产生的导通电压，所以通过上述公式(12)、(13)、(14)可以实现三极管电路的自检和电阻R_x的测量。

计算机获得U_AB的电压工作过程：受控电流源产生的电流，经过三极管开关阵列中第一、第二公共点GND1、GND2之间产生检测电压U_AB，该检测电压U_AB经过可控增益放大电路、AD转换电路把模拟量变为数字量输入到单片机，再通过计算机接口把U_AB数据传输给计算机。

在实施例1的基础上，本实施例的接触式电路板测试系统的自检工作方法，包括以下步骤：

①由计算机控制第一、第二FPGA电路M4、M5使三极管开关阵列中三极管全部截止；把测得的检测电压U_AB数据与存储在计算机内部的三极管全部截止标准数据进行比对，若U_AB数据与所述标准数据不符，则判断为：至少有一个所述的对管电路中的NPN型和PNP型三极管都损坏；

②保持三极管开关阵列中NPN型三极管全部截止，由计算机控制第一FPGA电路M4使所述的三极管开关阵列中PNP型三极管依次完成导通、截止，同时把所述检测电压U_AB与存储在计算机内部的相应的第一数据进行比对，若所述检测电压U_AB与所述第一数据不符，即判断出当前所测的NPN型三极管损坏；

③计算机控制第二FPGA电路M5使所述的三极管开关阵列中PNP型三极管全部截止，并控制第一FPGA电路M4使NPN型三极管依次完成导通、截止，同时把所述检测电压U_AB与存储在计算机内部的相应的第二数据进行比对，若所述检测电压U_AB与所述第二数据不符，即判断出当前所测的PNP型三极管损坏；

④由计算机控制第一、第二FPGA电路M4、M5使三极管开关阵列中三极管全部截止后；再控制所述三极管开关阵列中的每组对管电路依次完成导通、截止，同时把所述的检测电压U_AB与存储在计算机内部的相应的第三数据进行比对，若所述检测电压U_AB与所述第三数据不符，即判断出当前所测的对管电路存在故障。

实施例3

在实施例1的基础上，本实施例的接触式电路板测试系统的检测工作方法，包括以下步骤：

①把标准电路板水平放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试结点J相连的探针与该标准电路板接触；

②通过计算机控制第二FPGA电路M5使三极管阵列中任一组对管电路中的NPN型三极管截止、使所述的三极管开关阵列中的其余NPN型三极管全导通；并且由计算机控制第一FPGA电路M4使所述的一组对管电路中的PNP型三极管导通、使所述的三极管开关阵列中其余PNP型三极管全截止，设定该对管电路中的测试结点J为一测试基准点；

③若第一、第二公共点GND1、GND2之间未产生一检测电压U_AB，即所述测试基准点与其余所有测试结点之间无导通，则判断所述测试基准点不与所述标准电路板的焊盘或过孔相连；

④重复步骤②、③，直到测得第一、第二公共点GND1、GND2之间产生一检测电压U_AB，则判断相应的测试基准点与所述焊盘或过孔相连，同时记录该测试基准点为一个有效测试基准点；

⑤保持所述有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGA(M5)控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点GND1、GND2之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；

⑥重复步骤②至⑤，找出下一个有效测试基准点，构建另一个结点网络的伏安关系数据并存储在计算机中，直至得到所有的有效测试基准点及其对应的结点网络的伏安关系数据；

⑦按照所述标准电路板的放置方式，把待测电路板放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试点相连的探针与该待测电路板接触；

⑧获取待测电路板的结点网络的伏安关系数据，然后将该数据与步骤⑥获得的标准电路板的结点网络的伏安关系数据进行比对，若二者的伏安关系数据吻合，则该待测电路板合格；否则，即判断该待测电路板不合格。

所述步骤⑧中的获取待测电路板的结点网络的伏安关系数据的方法包括以下步骤：保持一个有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGA(M5)控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点GND1、GND2之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；重复该步骤，直至获取得所述待测电路板的各有效测试基准点的结点网络的伏安关系数据。

所述的步骤⑤中测试基准点与另一个测试结点导通，则受控电流源产生的电流通过第一公共点GND1经过该组对管中导通的PNP型三极管、该组的测试基准点及相连的探针、电路板焊盘或过孔、电路板线段、另一测试结点及相连的探针、导通的NPN型三极管，从第二公共点GND2流出，返回该受控电流源，得到第一、第二公共点GND1、GND2之间产生的检测电压U_AB。

采用上述检测方式，根据标准电路板得出标准电路板的所有结点网络伏安关系数据，把被测电路板获得的结点网络伏安关系数据和所述的存储在计算机中的标准结点网络伏安关系数据进行比对，能快速的判断出该被测电路板是否合格，检测效率高。

实施例4

如图5，在实施例1所述的接触式电路板测试系统基础上，结合所述的接触式电路板测试系统的检测工作方法，本实施例的电路板导通电阻测试电路的工作方法，包括以下步骤：

①受控恒流源电路产生一初始电流，该电流流入三极管开关阵列，使第一、第二公共点GND1、GND2之间产生检测电压U_AB；

②所述步骤①所产生的检测电压U_AB输入到可控增益放大电路中，经过放大、AD转换电路的模数转换，输入到单片机，并通过计算机接口M0传输至计算机，与存储在计算机中的分档参数对照；

③根据步骤②的对照情况，计算机通过单片机控制与其相连的受控电流源产生的电流Is与可控增益放大电路中模拟开关电路接入的反馈电阻对应；

④通过步骤③该测试系统可以获得两个结点之间的伏安关系数据，重复步骤①、②、③、④能获得电路板中所有结点的伏安关系网络数据；

⑤步骤④所述的伏安关系数据包括：所检测电路板中焊盘或者过孔之间的线段的阻值Rx，以及可控增益放大电路的输出电压Uo，计算公式为：

$U_o=\frac{I_s{R}_x+2U_{\mathrm{ces}}}{\frac{R}{R_f}-\frac{R_x}{R_f}}=\frac{(I_s{R}_x+2U_{\mathrm{ces}})R_f}{R-R_x}---\left(15\right)$

$R_x=\frac{\frac{R}{R_f}{U}_o-{2U}_{\mathrm{ces}}}{I_s-\frac{U_o}{R_f}}=\frac{R{U}_o-2U_{\mathrm{ces}}{R}_f}{I_s{R}_f-U_o}---\left(16\right)$

其中R为运算放大器的输入电阻、Is为受控电流源电流大小、R_f为反馈电阻阻值、Uces为阵列三级管饱和压降。

选取不同受控电流源电流Is情况下，通过测量电路板中焊盘或者过孔之间的线段的阻值Rx以及经过可控增益放大电路后输入到AD转换电路的实验测试数据和理论计算数据对比，如表8所示。

表8测试数据表

表8中的数据分析得出：

可控增益放大电路的输出理论计算值与实测值基本一致，验证了电流源产生的电流与反馈电阻对所述的放大电路的输出电压有辅助调节作用。

按表8中选择受控电流源电流Is，可控增益放大电路输出电压控制在0～7V范围内。

电路板线段测试分档参数表，如表9所示。

表9电路板线段测试分档参数表

通过表9可知，通过可控增益放大电路的反馈电阻与受控电流源I s的分档配合工作，可以使接触式电路板测试系统用于测量多种材料构成的线段。

如图1、2、6、7、8，在实施例1所述的电流源电路的基础上，结合所述的一种接触式电路板测试系统的检测工作方法和电路板导通电阻测试电路的工作方法，本实施例的受控电流源的工作方法，包括以下步骤：

①单片机根据被测电路板两个焊盘或过孔之间线段材质与可控增益放大电路中模拟开关电路所接的反馈电阻控制数据选择器选择对应的电阻选择单元电路71中的固态继电器M得电导通；

②所述的稳压管的ADJ端通过三极管开关阵列与电压源相连，使所述的ADJ端得到电压，并且产生一条流过三极管开关阵列流入稳压管ADJ的输出电流Is；

③所述的输出电流Is经过结点D分流，产生第一、第二分流电流Id、Ii，第一分流电流Id流入ADJ端，第二分流电流Ii从所述电阻选择单元电路中固态继电器M的6脚流进，5脚流出经过电阻R7流入OUT端，电流Is的大小由所述电阻选择单元电路中固态继电器M的5脚和稳压管OUT相连的电阻R7决定；

所述的“OUT”与“ADJ”端之间的基准电压为-1.25V，则：

I_s＝I_d+I_i                                    (17)

$I_i=\frac{1.25}{R7}---\left(18\right)$

式中的第一分流电流Id为稳压管的调整电流，典型值为50μA，R7为电阻选择单元电路中固态继电器M的5脚和稳压管OUT相连的电阻，输出电流Is的大小与该电阻R7的阻值有关，根据该电阻R7的阻值，即可确定输出电流Is。

所述的步骤③的电流Is，提高输出电流Is的精度，把固态继电器M内部的导通电阻也加入公式，则：

$I_s=\frac{1.25}{R7+r_o}+I_d---\left(19\right)$

其中r₀为固态继电器M内部的导通电阻。

根据测试系统要求，本设计的电流源有四组：23.64mA、15.10mA、1.30mA、0.67mA。+VCC电压为+25V～+30V。

$I_s=\frac{1.25}{R7+r_o}+I_d---\left(20\right)$

式中，R7为电阻阻值，r₀为MOS晶体管漏极-源极导通电阻，当MOS管电流120mA时，典型值为25Ω；当MOS管电流几毫安～十几毫安时，典型值为2Ω。表10列出了四组电流源的主要参数。

表10四组电流源理论与实测数据表

由表10可知，通过上述公式计算结果和实测结果非常接近，可以说明该方法得到的电流的精度很高。

电路板线段测试分档参数表，如表11所示。

表11电路板线段测试分档参数表

通过表11可知，通过受控电流源Is的分档与可控增益放大电路的反馈电阻配合工作，可以使接触式电路板测试系统用于测量多种材料构成的线段。

显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本发明的精神所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (2)

1.一种接触式电路板测试系统的测试工作方法，其特征在于：

所述接触式电路板测试系统包括：与计算机接口(M0)相连的第一、第二FPGA电路(M4、M5)，与第一、第二FPGA电路(M4、M5)的控制信号输出端相连的至少包含一个由两组对管电路组成的三极管开关阵列电路；

所述的对管电路包括一个PNP型和NPN型三极管，该PNP型和NPN型三极管的集电极相连；所述的三极管阵列电路中的各PNP型三极管的发射极相连形成第一公共点(GND1)，该三极管阵列电路中的各NPN型三极管的发射极相连形成第二公共点(GND2)；各对管电路中的PNP型和NPN型三极管的集电极相连端为测试结点(J)；

第一FPGA电路(M4)的各控制信号输出端与所述的三极管阵列电路中的各PNP型三极管的基极一一对应相连，第二FPGA电路(M5)的各控制信号输出端与所述的三极管阵列电路中的各NPN型三极管的基极一一对应相连；第一FPGA电路(M4)连接有第一主电源(VCC3、GND3)、用于控制所述第一FPGA电路(M4)的各控制信号输出端的输出电压的第一控制输出电源(VCC5、GND5)；第二FPGA电路(M5)连接有第二主电源(VCC2、GND2)、用于控制所述第二FPGA电路(M5)的各控制信号输出端的输出电压的第二控制输出电源(VCC4、GND4)；

所述的第一FPGA电路(M4)的第一控制输出电源的正极(VCC5)与所述第一公共点(GND1)相连，所述的第二FPGA电路(M5)的第二控制输出电源的接地点(GND4)与所述第二公共点(GND2)相连；

所述第一公共点(GND1)还与一受控电流源的输出端相连、第二公共点(GND2)与所述受控电流源的输入端相连；

所述接触式电路板测试系统的测试工作方法，包括以下步骤：

①把标准电路板水平放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试结点(J)相连的探针与该标准电路板接触；

②通过计算机控制第二FPGA电路(M5)使三极管阵列中任一组对管电路中的NPN型三极管截止、使所述的三极管开关阵列中的其余NPN型三极管全导通；并且由计算机控制第一FPGA电路(M4)使所述的一组对管电路中的PNP型三极管导通、使所述的三极管开关阵列中其余PNP型三极管全截止，设定该对管电路中的测试结点(J)为一测试基准点；

③若第一、第二公共点(GND1、GND2)之间未产生一检测电压UAB，即所述测试基准点与其余所有测试结点之间无导通，则判断所述测试基准点不与所述标准电路板的焊盘或过孔相连；

④重复步骤②、③，直到测得第一、第二公共点(GND1、GND2)之间产生一检测电压UAB，则判断相应的测试基准点与所述焊盘或过孔相连，同时记录该测试基准点为一个有效测试基准点；

⑤保持所述有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGA(M5)控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点(GND1、GND2)之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；

⑥重复步骤②至⑤，找出下一个有效测试基准点，构建另一个结点网络的伏安关系数据并存储在计算机中，直至得到所有的有效测试基准点及其对应的结点网络的伏安关系数据；

⑦按照所述标准电路板的放置方式，把待测电路板放置在接触式电路板测试系统的测试平台上，使所有与三极管开关阵列的测试点相连的探针与该待测电路板接触；

⑧获取待测电路板的结点网络的伏安关系数据，然后将该数据与步骤⑥获得的标准电路板的结点网络的伏安关系数据进行比对，若二者的伏安关系数据吻合，则该待测电路板合格；否则，即判断该待测电路板不合格。

2.根据权利要求1所述接触式电路板测试系统的测试工作方法，其特征在于：所述步骤⑧中的获取待测电路板的结点网络的伏安关系数据的方法包括以下步骤：

保持一个有效测试基准点所在的对管电路中的PNP型三极管导通，通过第二FPGA(M5)控制除该组对管电路中的NPN型三极管以外的所有NPN型三极管依次完成导通、截止，同时检测第一、第二公共点(GND1、GND2)之间是否存在一导通电压来逐一判断该有效测试基准点与其他测试结点之间是否导通，并把导通时的各电压数据存储到计算机，得到该有效基准点与其他测试结点之间的导通电压数据，即为所述有效测试基准点的结点网络的伏安关系数据；

重复上述步骤，直至获取得所述待测电路板的各有效测试基准点的结点网络的伏安关系数据。

Images