CN102468156A - 用于制造半导体芯片的方法以及半导体芯片 - Google Patents
用于制造半导体芯片的方法以及半导体芯片 Download PDFInfo
- Publication number
- CN102468156A CN102468156A CN2011103610208A CN201110361020A CN102468156A CN 102468156 A CN102468156 A CN 102468156A CN 2011103610208 A CN2011103610208 A CN 2011103610208A CN 201110361020 A CN201110361020 A CN 201110361020A CN 102468156 A CN102468156 A CN 102468156A
- Authority
- CN
- China
- Prior art keywords
- interarea
- semiconductor chip
- semiconductor
- semiconductor substrate
- recessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 176
- 238000000034 method Methods 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000007704 transition Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000007373 indentation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 38
- 230000008569 process Effects 0.000 description 11
- 238000000227 grinding Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 244000287680 Garcinia dulcis Species 0.000 description 2
- 238000002120 advanced silicon etching Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
本发明公开了用于制造半导体芯片的方法以及半导体芯片。所述方法包括对半导体衬底进行结构化以产生多个半导体芯片。每个所述半导体芯片包括第一主面和多个侧面。在第一主面与各侧面之间的过渡处形成凹入。
Description
技术领域
本发明涉及用于制造半导体芯片的方法以及半导体芯片。
发明内容
在半导体衬底上制造了电子器件和电路之后，将把所述衬底分割（singulate）成多个单独的半导体芯片。所述分割通常是通过锯切来实施的，所述锯切是耗时且昂贵的串行过程。而且，锯条必须具有某一最小刚度，从而使得其无法被形成为任意地薄。因此，锯条的最小宽度总是意味着半导体材料的一定浪费，这会总计达到半导体衬底的面积的一大部分。为此，过去在半导体工业内已经关于除了锯切之外的替换过程是否存在以及是否满足可行应用的要求进行了研究和调查。这些替换方案之一是蚀刻，其具有的优点是并行处理并且通过减小切割或分割线的宽度而减少了半导体材料的浪费。而且，在许多情况下，半导体芯片被制造成不仅是在其主面之一上而且是在全部两个主面上具有电接触垫（pad），并且可能发生的是必须对主面之一的基本上整个面积应用金属化。
附图说明
附图被包括来提供对于实施例的进一步理解，并且被结合在本说明书中且构成本说明书的一部分。附图对实施例进行图示，并且与说明书一起用来解释实施例的原理。将容易地认识到其他实施例以及许多预定的实施例优点，这是因为通过参照下面的详细描述，它们变得更好理解。附图的元件不一定是相对于彼此按比例的。相同的附图标记表示相应的类似部分。
图1示出根据一个实施例的用于制造半导体芯片的方法的流程图。
图2示出根据一个实施例的用于制造半导体芯片的方法的流程图。
统称为图3的图3A-3C示出示意性剖面侧视图表示以便图示根据如图1或2的其中之一所示的方法的另一个实施例的用于制造半导体芯片的方法。
图4示出沟槽和凹入的示意性剖面侧视图表示以用于图示几何条件。
图5A-5H示出示意性剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。
图6A-6H示出示意性剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。
图7A-7B示出根据一个实施例的半导体芯片的示意性剖面侧视图表示（A）和顶视图表示（B）。
具体实施方式
现在参照附图描述各个方面和实施例，其中相同的附图标记通常被用来始终指代相同的元件。在下面的描述中，出于解释的目的，阐述了许多具体细节以便提供对于实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员而言下述会是显然的：可以利用较低程度的所述具体细节来实践实施例的一个或多个方面。在其他实例中，按照示意性的形式示出已知的结构和元件，以便便于描述实施例的一个或多个方面。应当理解，在不背离本发明的范围的情况下可以利用其他实施例，并且可以做出结构的或逻辑的改变。还应当注意，附图不是或者不一定是按比例的。
另外，虽然一个实施例的特定的特征或方面可能是关于几种实施的仅仅其中之一公开的，但是可以按照对于任何给定的或特定的应用所期望的以及有利的那样将这样的特征或方面与其他实施的一个或多个其他的特征或方面相组合。此外，就在具体实施方式部分或权利要求书中所使用的术语“包含”、“具有”、“带有”或它们的其他变型来说，这样的术语意图是包含性的，其方式与术语“包括”类似。可能使用术语“耦合”和“连接”及派生词。应当理解，这些术语可以被用来表明两个元件彼此协作或相互作用，而不管它们处于直接的物理或电接触还是它们彼此不处于直接接触。此外，术语“示例性”仅仅意味着作为实例，而不是最佳的或最优的。因此，下面的详细描述不应当按照限制性的意义来理解，以及本发明的范围由所附权利要求书来限定。
用于制造半导体芯片的方法以及半导体芯片的实施例可以使用各种类型的半导体芯片或者结合在半导体芯片中的电路，其中包括逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、功率集成电路、带有集成无源电路的芯片、等等。各实施例还可以使用包括MOS晶体管结构或垂直晶体管结构（比如IGBT（绝缘栅极双极型晶体管）结构）或一般来说其中至少一个电接触垫被布置在半导体芯片的第一主面上并且至少另一个电接触垫被布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上的晶体管结构的半导体芯片。
在几个实施例中，将各层或各叠层施加到彼此之上，或者将各种材料施加或沉积到各层之上。应当认识到，诸如“施加”或“沉积”之类的任何此类术语意图在字面上涵盖将各层施加到彼此之上的所有种类和技术。特别是，它们意图涵盖其中将各层作为一个整体一次性施加的技术（比如层压技术）以及其中按照顺序方式沉积各层的技术（比如溅射、电镀、模制、CVD、等等）。
半导体芯片在其一个或多个外表面上可以包括接触元件或接触垫，其中接触元件用于与半导体芯片电接触。接触元件可以具有任何所期望的形式或形状。它们例如可以具有平台（land）的形式，即半导体封装的外表面上的平坦接触层。接触元件或接触垫可以由任何导电材料制成，例如由诸如铝、金或铜之类的金属，或者金属合金，或者导电有机材料，或者导电半导体材料制成。
在权利要求书和下面的描述中，用于制造半导体器件的方法的不同实施例被描述为过程或措施的特定序列，特别是在流程图中。应当注意，各实施例不应当限于所描述的特定序列。也可以同时地或者按照任何其他有用且适当的序列来实施不同过程或措施当中特定的一些或全部。
参照图1，示出根据一个实施例的用于制造半导体芯片的方法的流程图。所述方法包括：提供半导体衬底（s1），对半导体衬底进行结构化以产生多个半导体芯片，使得多个半导体芯片中的每个半导体芯片包括第一主面和多个侧面（s2）；以及在第一主面与各侧面之间的过渡处形成凹入（s3）。
如图1中所示的方法的一个优点在于，在过程的某一阶段中将金属层沉积到整个背表面的情况下所将以别的方式出现的问题可以被避免。如果没有提供凹入，则金属层将不仅被沉积在半导体芯片的背表面上，而且将被沉积在芯片的整个侧壁上以及相邻芯片之间的区域上，从而通过所沉积的毗连金属层制造出机械连接，并且该连接的后续分离可能导致金属层部分以未定义的方式发生变形或者甚至发生分层。另一方面，通过提供凹入，对于金属层的后续沉积将不会发生问题，这是因为金属层无法被沉积在凹入的受到遮蔽的表面区域上，从而金属层将不被沉积为机械地连接相邻半导体芯片的毗连层。下面将更加详细地说明这一点。
根据图1的方法的一个实施例，所述半导体衬底由半导体晶片构成。然而，所述半导体衬底也可以以别的方式具有任何任意的和所期望的尺寸和形状。
根据图1的方法的一个实施例，所述凹入被形成为凹状，即包括向内的弯曲。
根据图1的方法的一个实施例，所述凹入被环绕形成，从而在主面与各侧面之间的过渡的每个环绕位置处提供凹入。在矩形主面的情况下存在四个侧面，从而所述凹入被形成为矩形环绕凹入。
根据图1的方法的一个实施例，所述凹入被形成为使得其包括弯曲表面。
根据图1的方法的一个实施例，所述凹入是通过蚀刻步骤形成的，特别是通过各向同性蚀刻步骤形成的。
根据图1的方法的一个实施例，对于半导体衬底的结构化是通过蚀刻步骤实施的，特别是通过各向异性蚀刻步骤实施的。
根据图1的方法的一个实施例，对于半导体衬底的结构化是在形成凹入之前实施的。
根据图1的方法的一个实施例，对于半导体衬底的结构化是在形成凹入之后实施的。
根据图1的方法的一个实施例，每一个所述半导体芯片包括与第一主面相对的第二主面，并且将金属层沉积到第二主面上。所述金属层可以充当用于包含在半导体芯片中的电器件的电接触层的功能。
根据图1的方法的一个实施例，所述半导体衬底在其背部表面处被研磨，以便减小其厚度。这意味着根据该实施例，在将半导体衬底结构化成多个半导体芯片之前对其进行研磨。
根据图1的方法的一个实施例，对半导体芯片本身进行研磨，以便减小其厚度。这意味着根据该实施例，在将半导体衬底结构化成多个半导体芯片之前对其进行研磨。
参照图2，示出用以图示根据一个实施例的用于制造半导体芯片的方法的流程图。所述方法包括：提供半导体衬底（s1）；对半导体衬底进行结构化以产生多个半导体芯片，使得多个半导体芯片中的每个半导体芯片包括第一主面和多个侧面（s2）；以及形成连接在半导体芯片的第一主面与各侧面之间的弯曲芯片表面（s3）。
根据图2的方法的一个实施例，所述弯曲芯片表面是通过在半导体芯片的第一主面与各侧面之间的过渡处形成凹入而形成的。
根据图2的方法的一个实施例，所述弯曲芯片表面被形成为凹状。
根据如上所描述的图1的方法的各实施例的方式或者利用这些实施例的特征可以构造图2的方法的进一步实施例。
参照图3A-3C，示出剖面侧视图表示以便图示图1或2的用于制造半导体芯片的方法的一个实施例。图3A示出半导体衬底10的剖面侧视图表示，其包括正如通过常规的已知方法在先前的过程中所制造的多个半导体管芯1（即集成电子器件或电路）。半导体管芯1可以彼此完全相同或者彼此不同。半导体衬底10例如可以由半导体晶片构成。图3B示出在对其进行结构化以产生多个半导体芯片2之后的半导体衬底10。所述结构化是通过形成多个沟槽来执行的，使得每个半导体芯片2为沟槽所围绕。所述结构化步骤的结果是其中每个半导体芯片2包括第一主面2A和多个侧面2B。图3C示出在每个半导体芯片2的第一主面2A与各侧面2B之间的过渡处形成凹入2C之后的半导体衬底10。凹入2C被环绕形成，从而在每个半导体芯片2的主面2A与各侧面2B之间的过渡的每个环绕位置处提供凹入。各半导体芯片2在这一阶段可能仍然通过半导体衬底10的毗连下部而彼此机械连接，并且可以在稍后的步骤中被最后分割，正如下面将在其他实施例中所示出的那样。
参照图4，示出剖面侧视图表示以便图示几何条件。将会示出，可以从中导出对应于凹入的最小横向深度Umin的公式。描绘了一个沟槽，所述沟槽具有深度D和宽度d以及该沟槽的最下部上的横向凹入，所述凹入具有垂直延伸i。沉积金属层的过程由虚线及其上的箭头指示。虚线示出以允许金属粒子进入凹入区的最大可能倾斜角入射的金属粒子束。目的是现在导出凹入的最小横向深度Umin，使得金属粒子将不会撞击在凹入的弯曲表面的任何部分上。可以确定下面的几何公式：
Umin / d = i / (D - i) （1）。
这是根据相交线的第二定理得到的。
由于i << D，因此有：
Umin / d = i / D （2）
对于高宽比AR = D / d，得到下式：
AR = i / Umin （3）
从而可以导出：
Umin = i / AR （4）
该公式（4）决定凹入的最小横向深度Umin。为了安全起见，优选地选择至少是2xUmin的凹入的横向深度U。
参照图5A-5H，示出剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。根据该实施例的方法也可以被称作“研磨前切块”。
图5A示出包括多个半导体管芯21的半导体衬底20，其中半导体管芯21由正如通过常规的已知方法在先前的过程中所制造的集成电子器件或电路构成。半导体管芯21可以彼此完全相同或者彼此不同。半导体衬底20例如可以由半导体晶片构成。半导体管芯21可以位于在半导体衬底20的主表面附近的有源层内。
图5B示出在把掩模层23施加到半导体衬底20的主面之后的半导体衬底20。掩模层23例如可以由光阻材料制成。掩模层23被用于后续的蚀刻过程，并且其目的是掩蔽不应蚀刻的那些区域。掩模层23的材料将根据后续蚀刻方法的类型和性质来选择。在如该实施例中所使用的蚀刻方法的情况下，对于掩模层23采用光阻材料就将足够了。如果将采用替换的蚀刻方法，则将不得不按照不同方式来制造掩模层23，比如作为由不同于光阻材料的其他材料制成的硬掩模层。掩模层23还被形成为使其开口限定应当在该处将各半导体芯片彼此分开的线。所述开口的横向宽度优选地处在从5μm到100μm的范围内。掩模层23的开口被配置为毗连栅格，使得每个半导体管芯21在其4个侧边处被4个沟槽围绕。
图5C示出在对半导体衬底20进行结构化以产生多个半导体芯片22之后的半导体衬底20，使得多个半导体芯片22中的每个半导体芯片包括第一主面22A和多个侧面22B。所述结构化是由通过掩模层23的开口的各向异性等离子蚀刻来实施的，正如图5C中的单向箭头所指示的那样。所述蚀刻方法可以是深反应离子蚀刻（DRIE），其最初由Robert Bosch GmbH开发并且后来在先进硅蚀刻（ASE）的名义下得到改进。已知该蚀刻方法由两步干蚀刻过程构成，其中蚀刻步骤和钝化步骤彼此交替。对于蚀刻步骤，例如可以通过生成高频等离子体而在诸如氩气之类的运载气体内使用SF6。对于钝化步骤，可以使用C4F8与作为运载气体的氩气的混合物。在钝化步骤中，在所蚀刻的沟槽的底部和垂直侧壁上形成由聚合物材料制成的钝化层。利用该蚀刻方法可以获得高达50:1的高宽比，从而在原则上可以获得几百微米的沟槽深度。出于本实施例的目的，处在50μm到200μm范围内的沟槽深度是优选的。
图5D示出在半导体芯片22的第一主面22A与各侧面22B之间的过渡处形成凹入22C之后的半导体衬底20。通过采用附加的各向同性蚀刻步骤将凹入22C形成为具有凹状结构，这导致显著加宽掩模层23的相应部分下方的沟槽。对于该蚀刻步骤，可以采用趋向于自发蚀刻而不会在半导体衬底20处施加偏置电压的介质。举例来说，可以使用诸如SF6或NF3之类的蚀刻介质。如图5D中的多向箭头所示，蚀刻沿着不确定的方向发生，并且只要凹入在至少如上面的公式（4）所确定的横向方向上达到某一深度就可以实施蚀刻。
应当注意，图5C的各向异性蚀刻步骤和图5D的各向同性蚀刻步骤还可以在时间上互换，使得首先将通过掩模层23的开口实施各向同性蚀刻以生成在掩模层23的相邻层部分下方延伸的浅沟道，随后将通过掩模层23的开口实施各向异性蚀刻步骤以便生成垂直地在掩模层23的开口下方的深沟槽。
图5E示出在去除掩模层23并且把半导体衬底20倒转附着到载体25上之后的半导体衬底20。
图5F示出在从背部研磨半导体衬底20直到到达所蚀刻的沟槽为止之后的半导体衬底20。所述研磨步骤例如可以通过常规的晶片研磨或者通过化学机械抛光（CMP）来实施。
图5G示出在把金属层24沉积到半导体衬底的整个面积上之后的半导体衬底20。金属层24的沉积优选地是在室温下实施的，以用于防止金属的表面扩散。金属层24的沉积例如可以通过物理气相沉积（PVD）、蒸发或溅射或者任何其他定向沉积过程来实施。在放大的圆形部分中可以清楚看出，金属层24将不会被沉积到凹入22C内的弯曲表面上。因此，凹入22C有效地导致金属层24在侧面22B末端处的拆除。金属层24将仅仅被沉积到相邻半导体芯片22之间的载体25的平面表面上，这对于进一步过程不构成问题。
图5H示出在从载体25上取掉之后所获得的单个半导体芯片。
参照图6A-6H，示出示意性剖面侧视图表示以便图示根据一个实施例的用于制造半导体芯片的方法。根据该实施例的方法也可以被称作“切块前研磨”。
图6A示出包括多个半导体管芯31的半导体衬底30，其类似于或等同于图5A的半导体衬底20。
图6B示出在将其倒转附着到载体35上之后的半导体衬底30。
图6C示出在从背部向下将半导体衬底30研磨到半导体衬底30的一个厚度之后的安装在载体35上的半导体衬底30，其中所述厚度对应于将要产生的半导体芯片的所期望的厚度。
图6D示出在把掩模层33沉积到半导体衬底30的背表面之后的半导体衬底30。例如可以通过常规的晶片研磨或者通过化学机械抛光（CMP）来实施所述研磨步骤。
图6E示出在对半导体衬底30进行结构化以产生多个半导体芯片32以及形成凹入32C之后的安装到载体35上的半导体衬底30，其中所述结构化使得多个半导体芯片32中的每个半导体芯片包括第一主面32A和多个侧面32B，所述凹入32C在半导体芯片32的第一主面32A与各侧面32B之间的过渡处。结构化步骤以及形成步骤仍然是通过蚀刻实施的。然而在该实施例中，必须首先执行结构化步骤，随后是形成步骤。形成步骤可以紧跟在结构化步骤之后，并且可以通过继续蚀刻但是改动蚀刻参数来实施。首先通过掩模层33的开口实施第一各向异性蚀刻，其中可以使用与结合前一实施例的图5C所描述的相同蚀刻介质。所述各向异性蚀刻被向下实施到将在该处形成凹入32C的深度。在此阶段改变蚀刻参数，使得作为侧壁处的钝化层被交替生成的聚合物层不被照常生成，而是在深度方向上它变得越来越薄，使得它在沟槽的最低段实际上不存在。作为所述实际上不存在的侧壁钝化层的结果，蚀刻实质上是各向同性的，从而在沟槽的最低段发生横向加宽，以及在深度方向上发生进一步的蚀刻。这样，就如图6E中所示地产生进入到相邻半导体芯片32中的凹入32C。
图6F示出在去除掩模层33之后的半导体芯片32。
图6G示出在把金属层34沉积到半导体芯片32的背表面32A和各侧表面32B之后的半导体芯片32，以及图6H最终示出从载体35释放的单个半导体芯片。关于图6G和6H中所示的方法步骤的细节，在此可以参照图5G和5H中所示的前一个实施例。
参照图7A-7B，示出根据一个实施例的半导体芯片的示意性剖面侧视图表示（图7A）和顶视图表示（图7B）。半导体芯片40包括半导体管芯41、第一主面40A和与第一主面40A相对的第二主面40B、以及多个侧面40C以及在第一主面40A与各侧面40C之间的过渡处的凹入40D。
根据图7的半导体芯片的一个实施例，导电层42被沉积到第二主面40B和各侧面40C上。
根据图7的半导体芯片的一个实施例，以环状环绕凹入的形式提供凹入40D。
根据图7的半导体芯片的一个实施例，凹入40D包括弯曲芯片表面。
根据图7的半导体芯片的一个实施例，凹入40D被形成为凹状。
根据图7的半导体芯片的一个实施例，所述凹入包括横向方向上的至少i/AR的深度，其中i是凹入的垂直延伸，以及AR是沟槽的高宽比。
根据图7的半导体芯片的一个实施例，导电层41被沉积到第二主面40B和各侧面40C上。
根据图7的半导体芯片的一个实施例，半导体芯片40包括晶体管器件，特别是垂直结构化的晶体管器件。
根据图7的半导体芯片的一个实施例，导电层42与包含在半导体芯片40中的电器件相连。
根据图7的半导体芯片的一个实施例，至少一个电接触垫被布置在第一主面40A上。
Claims (29)
1. 一种用于制造半导体芯片的方法，所述方法包括：
对半导体衬底进行结构化以产生多个半导体芯片，使得每个半导体芯片包括第一主面和多个侧面；以及
在每个半导体芯片的第一主面与各侧面之间的过渡处形成凹入。
2. 根据权利要求1所述的方法，其中，形成凹入包括执行蚀刻步骤。
3. 根据权利要求2所述的方法，其中，所述蚀刻步骤包括各向同性蚀刻步骤。
4. 根据权利要求1所述的方法，其中，对半导体衬底进行结构化包括执行蚀刻步骤。
5. 根据权利要求4所述的方法，其中，所述蚀刻步骤包括各向异性蚀刻步骤。
6. 根据权利要求1所述的方法，其中，对半导体衬底进行结构化发生在形成凹入之前。
7. 根据权利要求1所述的方法，其中，对半导体衬底进行结构化发生在形成凹入之后。
8. 根据权利要求1所述的方法，其中，每个所述半导体芯片包括与第一主面相对的第二主面，所述方法还包括将金属层沉积到第二主面上。
9. 根据权利要求1所述的方法，还包括：对所述半导体衬底进行研磨。
10. 根据权利要求1所述的方法，还包括：在对半导体衬底进行结构化之后对所述半导体芯片进行研磨。
11. 一种用于制造半导体芯片的方法，所述方法包括：
对半导体衬底进行结构化以产生多个半导体芯片，使得每个半导体芯片包括第一主面和多个侧面；以及
形成连接在每个半导体芯片的第一主面与各侧面之间的弯曲芯片表面。
12. 根据权利要求11所述的方法，其中，形成弯曲芯片表面包括在第一主面与各侧面之间的过渡处形成凹入。
13. 根据权利要求11所述的方法，其中，形成弯曲芯片表面包括执行蚀刻步骤。
14. 根据权利要求13所述的方法，其中，所述蚀刻步骤包括各向同性蚀刻步骤。
15. 根据权利要求11所述的方法，其中，对半导体衬底进行结构化包括执行蚀刻步骤。
16. 根据权利要求15所述的方法，其中，所述蚀刻步骤包括各向异性蚀刻步骤。
17. 根据权利要求11所述的方法，其中，对半导体衬底进行结构化发生在形成弯曲表面之前。
18. 根据权利要求11所述的方法，其中，对半导体衬底进行结构化发生在形成弯曲芯片表面之后。
19. 根据权利要求11所述的方法，其中，每个所述半导体芯片包括与第一主面相对的第二主面，所述方法还包括将金属层沉积到第二主面上。
20. 根据权利要求11所述的方法，还包括：对所述半导体衬底进行研磨。
21. 根据权利要求11所述的方法，还包括：在对半导体衬底进行结构化之后对所述半导体芯片进行研磨。
22. 一种半导体芯片，包括：
第一主面；
与第一主面相对的第二主面；
多个侧面；以及
在第一主面与各侧面之间的过渡处的凹入。
23. 根据权利要求22所述的半导体芯片，其中，所述凹入包括环绕凹入。
24. 根据权利要求22所述的半导体芯片，还包括布置在第二主面上的金属层。
25. 根据权利要求22所述的半导体芯片，其中，所述凹入包括至少i/AR的深度，其中i是所述凹入的垂直延伸，以及AR是高宽比。
26. 一种半导体芯片，包括：
第一主面；
与第一主面相对的第二主面；
多个侧面；以及
位于所述半导体芯片的第一主面与各侧面之间的弯曲芯片表面。
27. 根据权利要求26所述的半导体芯片，其中，所述弯曲芯片表面是在第一主面与各侧面之间的过渡处的凹入的一部分。
28. 根据权利要求27所述的半导体芯片，其中，所述凹入包括至少i/AR的深度，其中i是所述凹入的垂直延伸，以及AR是高宽比。
29. 根据权利要求26所述的半导体芯片，还包括布置在第二主面上的金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/946,138 US8637967B2 (en) | 2010-11-15 | 2010-11-15 | Method for fabricating a semiconductor chip and semiconductor chip |
| US12/946138 | 2010-11-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468156A true CN102468156A (zh) | 2012-05-23 |
| CN102468156B CN102468156B (zh) | 2016-08-31 |
Family
ID=45999059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110361020.8A Active CN102468156B (zh) | 2010-11-15 | 2011-11-15 | 用于制造半导体芯片的方法以及半导体芯片 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8637967B2 (zh) |
| CN (1) | CN102468156B (zh) |
| DE (1) | DE102011055224B4 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009069A (zh) * | 2013-02-21 | 2014-08-27 | 英飞凌科技奥地利有限公司 | 器件和用于制造器件的方法 |
| CN105895583A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
| CN107403766A (zh) * | 2016-05-19 | 2017-11-28 | 日月光半导体制造股份有限公司 | 半导体器件封装 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6302644B2 (ja) * | 2013-11-11 | 2018-03-28 | 株式会社ディスコ | ウェーハの加工方法 |
| US20150147850A1 (en) | 2013-11-25 | 2015-05-28 | Infineon Technologies Ag | Methods for processing a semiconductor workpiece |
| US9633902B2 (en) * | 2015-03-10 | 2017-04-25 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching |
| JP6467592B2 (ja) * | 2016-02-04 | 2019-02-13 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体 |
| DE102016109165B4 (de) * | 2016-05-18 | 2023-10-12 | Infineon Technologies Ag | Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972781A (en) * | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
| CN1489186A (zh) * | 2002-09-02 | 2004-04-14 | �¹������ҵ��ʽ���� | 半导体芯片及其制造方法 |
| CN101339910A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 晶片级芯片尺寸封装的制造方法 |
| US20090102054A1 (en) * | 2007-10-22 | 2009-04-23 | Infineon Technologies Ag | Semiconductor package |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4325182A (en) | 1980-08-25 | 1982-04-20 | General Electric Company | Fast isolation diffusion |
| DE10238444B4 (de) | 2002-08-22 | 2011-05-12 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen |
| JP4342832B2 (ja) * | 2003-05-16 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4275096B2 (ja) * | 2005-04-14 | 2009-06-10 | パナソニック株式会社 | 半導体チップの製造方法 |
| EP1763075A1 (en) | 2005-09-13 | 2007-03-14 | Irvine Sensors Corporation | Method for precision integrated circuit DIE singulation using differential etch rates |
-
2010
- 2010-11-15 US US12/946,138 patent/US8637967B2/en active Active
-
2011
- 2011-11-10 DE DE102011055224.3A patent/DE102011055224B4/de active Active
- 2011-11-15 CN CN201110361020.8A patent/CN102468156B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972781A (en) * | 1997-09-30 | 1999-10-26 | Siemens Aktiengesellschaft | Method for producing semiconductor chips |
| CN1489186A (zh) * | 2002-09-02 | 2004-04-14 | �¹������ҵ��ʽ���� | 半导体芯片及其制造方法 |
| CN101339910A (zh) * | 2007-07-03 | 2009-01-07 | 台湾积体电路制造股份有限公司 | 晶片级芯片尺寸封装的制造方法 |
| US20090102054A1 (en) * | 2007-10-22 | 2009-04-23 | Infineon Technologies Ag | Semiconductor package |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009069A (zh) * | 2013-02-21 | 2014-08-27 | 英飞凌科技奥地利有限公司 | 器件和用于制造器件的方法 |
| CN104009069B (zh) * | 2013-02-21 | 2018-07-20 | 英飞凌科技奥地利有限公司 | 器件和用于制造器件的方法 |
| CN105895583A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
| US10510604B2 (en) | 2015-02-13 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US11688639B2 (en) | 2015-02-13 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| CN107403766A (zh) * | 2016-05-19 | 2017-11-28 | 日月光半导体制造股份有限公司 | 半导体器件封装 |
| CN107403766B (zh) * | 2016-05-19 | 2019-08-30 | 日月光半导体制造股份有限公司 | 半导体器件封装 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468156B (zh) | 2016-08-31 |
| US8637967B2 (en) | 2014-01-28 |
| DE102011055224B4 (de) | 2018-09-27 |
| DE102011055224A1 (de) | 2012-05-16 |
| US20120119389A1 (en) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468156A (zh) | 用于制造半导体芯片的方法以及半导体芯片 | |
| US11302579B2 (en) | Composite wafer, semiconductor device and electronic component | |
| US8399180B2 (en) | Three dimensional integration with through silicon vias having multiple diameters | |
| US8633554B2 (en) | MEMS device etch stop | |
| US7786014B2 (en) | Electronic device and method for making the same | |
| CN102683311B (zh) | 晶片封装体及其形成方法 | |
| US8771533B2 (en) | Edge protection seal for bonded substrates | |
| US20180047682A1 (en) | Composite bond structure in stacked semiconductor structure | |
| US20150069609A1 (en) | 3d chip crackstop | |
| CN109585370A (zh) | 包括自对准背侧导电层的半导体芯片及其制造方法 | |
| US20050194692A1 (en) | Guard ring of a combination wafer or singulated die | |
| US8946902B2 (en) | Device and method for manufacturing a device | |
| US9673169B2 (en) | Method and apparatus for a wafer seal ring | |
| US11710661B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| US20220352025A1 (en) | Die corner protection by using polymer deposition technology | |
| US9012325B2 (en) | Method of protecting sidewall surfaces of a semiconductor device | |
| US9165905B2 (en) | Method for connecting a plurality of unpackaged substrates | |
| US11670549B2 (en) | Semiconductor packages without debris | |
| WO2003044841A3 (en) | Method of dicing a complex topologically structured wafer | |
| CN116013847A (zh) | 半导体装置的制作方法 | |
| US20050130430A1 (en) | Method for chemical mechanical polishing for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |