CN102460704A - 半导体器件中的应变控制 - Google Patents
半导体器件中的应变控制 Download PDFInfo
- Publication number
- CN102460704A CN102460704A CN201080026471XA CN201080026471A CN102460704A CN 102460704 A CN102460704 A CN 102460704A CN 201080026471X A CN201080026471X A CN 201080026471XA CN 201080026471 A CN201080026471 A CN 201080026471A CN 102460704 A CN102460704 A CN 102460704A
- Authority
- CN
- China
- Prior art keywords
- strain
- active layer
- resilient coating
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002800 charge carrier Substances 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims description 115
- 238000000576 coating method Methods 0.000 claims description 115
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 4
- 208000035126 Facies Diseases 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 239000000463 material Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000005482 strain hardening Methods 0.000 description 3
- 229910017115 AlSb Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910006592 α-Sn Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
一种半导体器件包括以下元件：包括量子阱结构的有源层（1）和在有源层下面的适合于形成用于有源层中的载流子的约束层的缓冲层（4）。缓冲层（4）被适配为不增加有源层（1）中的总体应变。有源层（1）已经由于有源层与缓冲层（4）之间的晶格失配而发生应变。可以通过使用应变控制缓冲层（41）并通过用于缓冲层和在其上面生长缓冲层的基底（3）的材料和组分的适当选择来控制缓冲层（4）中的应变。
Description
技术领域
本发明涉及半导体器件中的应变控制。其特别地涉及具有量子阱有源层的半导体器件、特别是QWFET（量子阱场效应晶体管）中的应变控制。其涉及p型和n型器件两者。
背景技术
为了产生对逻辑电路的改进，期望的是产生在较高频率和较低功率下工作的器件结构，特别是场效应晶体管（FET）。用于数字电路设计的标准架构是CMOS。为了实现CMOS电路，要求n-FET（以电子为载流子）和p-FET（以空穴为载流子）两者。
常规CMOS设计在很大程度上是基于Si半导体技术。对于n-FET而言，已经使用 InSb作为半导体实现了非常高的操作频率和低操作功率。在此系统中，在诸如GaAs的适当基底上生长一层AlxIn1-xSb，并在其上面生长InSb的薄器件层。在该器件层上生长将提供电子的被小AlxIn1-xSb隔离层与其分离的施主层。器件层被适当地的层（再次地AlxIn1-xSb）覆盖，以将载流子约束在器件层区域中，该器件层区域形成量子阱。对于具有AlxIn1-xSb的组成的区域而言，x的值对于不同的区域可以不同。在InSb与AlxIn1-xSb之间存在晶格失配，这可能导致量子阱中的应变，该应变导致增加的载流子迁移率。InSb具有非常高的电子迁移率，并且已经实现了极好的结果。
应变InSb量子阱结构具有良好的空穴迁移率，并且还已经实现了具有明显高于常规Si或其它III-V半导体系统的跨导和截止频率的p-FET。应变量子阱系统中的量子阱层的有用厚度受到限制，因为晶格失配最终将导致两个层之间的边界处的错配位错的产生从而缓解了应变。对于给定晶格失配而言，能够根据在Journal of Crystal Growth Vol. 29（1975）pp. 273～280中阐述的Matthews和Blakeslee的模型来预测发生此位错效应的厚度。对于在Al0.35In0.65Sb的缓冲层上形成的InSb量子阱而言，预测此临界厚度为7nm。然而，已经发现实际上一旦量子阱的厚度超过明显更低的值——对于在Al0.35In0.65Sb的缓冲层上形成的InSb阱而言5nm，则空穴迁移率降低。对于非常薄的量子阱而言，迁移率也降低，因为仅存在有限数目的可用量子态，这具有增加有效载流子质量的效果。因此将期望InSb量子阱及其它量子阱结构的有效厚度增加至理论错配位错极限，并且如果可能的话超过此极限。
发明内容
因此，在第一方面，本发明提供了一种半导体器件，包括：有源层，其包括量子阱结构；应变控制缓冲层，其在有源层下面且邻近于有源层；主缓冲层，其在应变控制缓冲层下面且邻近于应变控制缓冲层；以及基底，其在主缓冲层下面；其中，所述应变控制缓冲层被形成为使得邻近于有源层的应变控制缓冲层的表面处的应变相对于邻近于应变控制有源层的主缓冲层中的应变而言被减小；以及其中，所述缓冲层形成用于有源层中的载流子的约束层。
此结构是非常有利的，因为其使得能够在缓冲层上生长有源层，该缓冲层——在邻近于有源层的情况下——是基本上没有应变的。优选地，应变控制缓冲层中的应变小于0.1%，甚至小于0.05%。这允许有源层的厚度大于5nm。
使用这种方法，可以使得应变控制缓冲层的表面处的应变在符号上与邻近于应变控制有源层的主缓冲层中的应变相反。这能够允许以比Matthews & Blakeslee模型所预测的更大的厚度构造有源层。
通过结合主缓冲层来使用应变控制缓冲层，能够控制由于基底与缓冲层之间的热膨胀失配而引入的应变。
在一个布置中，有源层包括III-V半导体且缓冲层包括具有较大能带隙的三元III-V材料。在具体描述的这种布置中，III-V半导体是InSb且三元III-V材料包括AlxIn1-xSb，其中，在应变控制缓冲层与主缓冲层之间，x改变。在这种情况下，应变控制缓冲层中的x大于主缓冲层中的x。优选地，x在应变控制缓冲层内仍基本上是恒定的（换言之，应变控制缓冲层优选地不在组分上渐变）。
适合于在本发明中使用的其它可能的III-V半导体材料是GaSb、InGaSb和AIGaSb。
应变控制缓冲层足够薄而使应变不能被冻结到其中，有利地，此层小于1μm厚，在优选实施例中甚至小于0.6μm厚。
可以有利地在GaAs或Si基底上生长此类器件。
有利地，该器件还可以包括在有源层之上的上约束层。在上述系统中，其还可以主要是AlxIn1-xSb的。
在器件中可以存在其它层，并且其可以存在于缓冲层与有源器件之间。可以形成掺杂剂片以提供用于有源层的载流子。其通常将仅仅被窄的隔离层与有源层分离，该窄隔离层可以例如是一薄层的AlxIn1-xSb。可以在缓冲层与有源层之间或在有源层与上约束层之间形成此类掺杂剂片。
半导体器件可以是用于场效应晶体管的前体结构，所述结构包括如本文所述的基底和外延生长的缓冲和有源层。可选地，前体结构可以包括临时或永久盖层，适当的覆盖材料对于技术人员来说是众所周知的。半导体器件还可以包括源极、漏极和栅极以形成FET，有源层为该FET提供导电沟道。可以使用上述材料系统这样形成n-FET和p-FET两者。
在另一方面，本发明提供了一种形成半导体器件的方法，包括：在基底上外延地生长主缓冲层；在主缓冲层之上外延地生长应变控制缓冲层；在应变控制缓冲层上外延地生长包括量子阱结构的有源层；以及将半导体器件从用于缓冲层的生长温度冷却至工作温度，由此，相对于邻近于应变控制有源层的主缓冲层中的应变而言减小了邻近于有源层的应变控制缓冲层的表面处的应变；以及其中，所述缓冲层形成用于有源层中的载流子的约束层。
有利地，所述应变控制缓冲层和主缓冲层包括具有不同组分的相同三元化合物。在一个此类布置中，应变控制缓冲层和主缓冲层包括具有用于x的不同值的AlxIn1-xSb，并且有源层包括InSb量子阱结构。
在另一方面，本发明提供了一种半导体器件，包括：有源层，其包括量子阱结构；以及缓冲层，其在所述有源层下面；其中，所述有源层由于有源层与缓冲层之间的晶格失配而发生应变，并且其中，邻近于有源层的缓冲层被适配，从而不使有源层中的应变增加超过由晶格失配引起的应变。
邻近于有源层的缓冲层可以是基本上无应变的，或者其可以在与由晶格失配引起的有源层中的应变相反的方向发生应变，由此，减少了有源层中的总体应变。
本发明的一个方面中的任何特征可以以任何适当组合的方式应用于本发明的任何其它方面。特别地，器件方面可以应用于方法方面，反之亦然。参考附图，本发明延伸至基本上如本文所述的器件和方法。
附图说明
现在将通过参考附图以示例的方式来描述本发明的特定实施例，在附图中：
图1举例说明用于Al0.3In0.7Sb缓冲层的应变随层厚度的变化；
图2举例说明用于在GaAs基底上生长的AlInSb缓冲层的应变随Al分数的变化；
图3举例说明用于在3μm厚的Al0.35In0.65Sb缓冲层上生长的InSb量子阱结构的空穴迁移率针对量子阱厚度的变化；
图4示出根据本发明的第一实施例的半导体器件；
图5示出集成到p-FET中的图4的半导体器件；
图6举例说明与图2的缓冲层相比较的图4所示类型的示例性半导体器件中的应变；
图7举例说明与图3的缓冲层相比较的图4所示类型的示例性半导体器件中的空穴迁移率；
图8举例说明与图2的缓冲层相比较的在Si基底上生长的3μm厚Al0.35In0.65Sb缓冲层中的应变；以及
图9示出根据本发明的第二实施例的半导体器件。
具体实施方式
为了示出本发明的实施例的益处，现在将讨论常规缓冲层的性质。
具有量子阱有源层的常规半导体器件包含以下主要元件。有源层包括一层适当的半导体，诸如InSb。此层具有几nm的厚度，并且在适当材料的缓冲层上生长。此缓冲层通常是被选择为具有提供良好约束的能带隙的半导体——此性质及其它系统性质的组合实现了有源层中的优良的载流子迁移率。用于InSb有源层的缓冲层的特别适当的选择是AlxIn1-xSb，其中，可以改变Al分数（x的值）以根据期望实现不同的性质。类似的AlxIn1-xSb通常将被放置在有源层之上作为上约束层。用适当的外延生长技术在AlxIn1-xSb缓冲层上形成InSb层，并且AlxIn1-xSb层本身是在适当的基底——对于此材料系统而言最正常地是GaAs或Si——上外延地生长的。分子束外延（MBE）和金属有机化学汽相沉积（MOCVD）是特别适当的外延生长技术，但是可以使用任何适当的生长技术（其它示例是MOVPE、ALD和MECVD）。如下文进一步讨论的，缓冲层结构本身可以包含其它层（诸如掺杂剂片）。
在InSb与AlxIn1-xSb之间存在显著的晶格失配——两者都采用闪锌矿晶体结构，但是三元化合物的晶胞较小，导致对于x＝0.35的值而言约2%的有源层上的压缩应变。这对此系统中的InSb量子阱的优良电气性质有所贡献——其导致InSb与AlxIn1-xSb之间的价带和导带偏移，这得到非常好的约束及优良的空穴和电子迁移率。然而，此失配限制了能够实现的有源层的厚度，如上所述，将发生错配位错的有源层形成的临界厚度以缓解错配应变，并且空穴迁移率将因此而大大地降低。使用Matthews和Blakeslee的模型（如上所述），预测此临界厚度对于Al0.35In0.65Sb上的InSb的有源层而言是7nm。
实际上，本发明发现存在要考虑的另一应变分量。在缓冲层本身中也可能存在应变。虽然GaAs也采用闪锌矿晶体结构，但在GaAs基底与AlxIn1-xSb缓冲层之间再次存在显著的晶格失配。图1示出对于x＝0.3的此类缓冲层中的应变随厚度的实验确定。GaAs与AlxIn1-xSb之间的显著晶格失配导致高密度的错配位错和两者之间的界面的加工硬化。加工硬化是晶体生长中的已知现象，并且指的是由相互钉扎引起的位错的固定。此钉扎防止了晶体结构的进一步松弛。此效果引起缓冲层中的应变，缓冲层仅在1.5μm及以上的厚度下完全松弛，是临界厚度值的很多倍。
然而，如从图1可以看到的，甚至在2μm及以上的厚度下在缓冲层中仍存在应变。此应变不随着厚度而变，并且不是由晶格失配而引起的。此应变是由GaAs和AlxIn1-xSb的不同热膨胀导致的。GaAs、InSb和AlSb的热膨胀系数分别是αGaAs＝5.4×10-6K-1、αInSb＝5.6×10-6K-1且αAlSb＝4.3×10-6K-1，换言之，GaAs和 InSb的热膨胀系数是非常类似的，但是AISb的热膨胀系数明显更小，对于AlxIn1-xSb而言具有相应的结果。AlxIn1-xSb在GaAs上的外延生长通常在约350℃的温度下发生。当结果得到的结构被冷却至室温时，两个材料之间的热膨胀系数的差导致不随着缓冲层厚度显著地改变的应变分量。
如图2中所示，由热膨胀系数的失配而引起的应变随着缓冲层中的Al的分数而增加，与AISb的更大热膨胀系数一致。图2示出用于在GaAs基底上生长的3μm厚AlxIn1-xSb缓冲层的应变随Al分数的变化。图2提出GaAs上的InSb的缓冲层中将存在最小热膨胀应变，如在给定两者之间的热膨胀系数方面的相似性的情况下可以合理地预期的那样。
如图3所示，InSb量子阱结构中的空穴迁移率对于量子阱结构而言在5nm的临界厚度以上下降，而不是如Matthews和Blakeslee模型预测的7nm。本发明人假定临界厚度的减小是由AlxIn1-xSb缓冲层中的热膨胀应变而引起的。
然而，本发明人还注意到小于1μm的AlxIn1-xSb层由于上文参考图1所述的加工硬化现象而不能完全松弛。因此，如图4中所示，已经设计了本发明的第一实施例。在本实施例中，缓冲层4包括第一缓冲层41和第二缓冲层42。第二缓冲层42被以适当的外延过程生长到GaAs基底3上，并且第一缓冲层41被以类似方式生长在第二缓冲层42之上。在第一缓冲层41之上生长了InSb量子阱结构2。第一和第二缓冲层两者都是由AlxIn1-xSb形成的，但是其具有不同的Al分数：对于第一缓冲层而言x＝0.35，并且对于第二缓冲层而言x＝0.3。
图5示出在p沟道FET中体现的此基本器件结构。在图4中识别的元件是全部存在的，但是除这些之外，存在被放置在InSb量子阱结构2之上的上约束层51。此上层主要也是AlxIn1-xSb的（适当的组分再次可以是Al0.35In0.65Sb，如对于第一缓冲层41而言一样），并且通常达到20nm厚——其需要足够厚以提供对有源层中的载流子的足够约束，但是足够薄以允许栅极有效地控制沟道中的电流。上约束层51包含多个子层。邻近于InSb量子阱结构2的是隔离层511——适当的隔离层将是3nm厚度的Al0.35In0.65Sb。其将量子阱结构2与掺杂剂片512分离以提供用于沟道的载流子。对于p沟道而言，适当的掺杂剂片可以使用Be δ掺杂。主上约束层513也是由AlxIn1-xSb形成的——其在这里也可以采取Al0.35In0.65Sb的组分——并用于约束有源层中的载流子。p-FET的源极52、漏极53和栅极54是由适当的金属化过程在上约束层51上提供的。可以在适当的位置上对主上约束层513进行掺杂以提供有源层与源极52和漏极53之间的良好电接触，并且还可以在栅极54的区域中对主上约束层513进行回蚀以允许栅极54对p沟道进行更好的有效控制。
可以有此结构的替换。例如，可以在应变控制缓冲层中而不是在上约束层中形成掺杂剂片——这仍将允许应变被冻结在应变控制缓冲层中。虽然这里所述的示例是用于具有p沟道的p-FET，但应注意的是可以针对n-FET或具有n沟道的另一此类器件构造本发明的实施例。广泛地，可以将相同的结构用于n-FET，但是将采用不同的掺杂剂（例如，使用Te δ掺杂的掺杂剂片将是适当的）。
在以下论文中能够找到InSb应变QWFET的制造和结构的进一步讨论。M. Radosavljevic等人在呈现给2008 IEEE国际电子器件会议（IEDB 2008）的论文“High-Performance 40nm Gate Length InSb p-Channel Compressively Strained Quantum Well Field Effect Transistors for Low-Power (VCC=0.5) Logic Applications”中描述了p-FET的制造和结构。T. Ashley等人在呈现给2005年关于化合物半导体制造的会议（CS Mantech）的论文“InSb-based Quantum Well Transistors for High Speed, Low Power Applications”中描述了n-FET的制造和结构。在这些文献中阐述的关于使用基于InSb系统的应变量子阱有源层的FET的一般原理适合于在本发明的实施例中使用。
用于此器件的典型制造过程将如下。在适当的生长温度（对于AlxIn1-xSb而言约350℃）下用诸如MBE或MOCVD的适当外延生长技术在基底3上生长第二或主缓冲层42。可以根据在被技术领域中确立的原理来进行生长温度的选择（例如，AlxIn1-xSb层在具有较高Al分数的情况下通常将在较高温度下生长，并且将不会在将损害已生长的层的温度下生长层）。修改生长组分，并且用相同的过程在第二缓冲层42之上生长第一或应变控制缓冲层41。然后在恢复至用于生长第一缓冲层41的条件以便生长上约束层51之前将类似的外延生长过程用于InSb量子阱结构2。然后使用诸如光刻掩膜或电子束光刻的常规光刻过程来在此之上产生金属化，并因此形成源极52、漏极53和栅极54。
此双层缓冲结构的效果是通过向第一缓冲层中构建相反符号的应变来补偿热膨胀应变。此应变是由于Al0.35In0.65Sb与Al0.3In0.7Sb之间的晶格失配而引入的。由于Al0.35In0.65Sb层是薄的，所以其不能完全松弛，并且因此应变被“冻结”。缓冲层仍完全有效地包含量子阱结构中的载流子，但是邻近于量子阱结构的那部分缓冲层现在是无应变的。这在图6中用实验示出，其中，与图2中所示的数据相比较地示出了图4的结构的第一缓冲层41中的应变。如在图6中可以看到的，结果得到的应变在0.05%以下，与对于常规Al0.35In0.65Sb缓冲层而言的0.2%的应变相反。该应变还具有相反的符号，如在这种情况下，冻结应变超过补偿热膨胀应变——厚度或组分的适当变化能够进一步减少此应变，或者根据期望使该值更加负。
图7示出从邻近于有源层的缓冲层去除应变的观察效果。此图示出了图4的双层缓冲层中的空穴迁移率，其中，与常规缓冲层（如图3所示）相比，第一缓冲层41基本上为无应变的。可以看到有源层的临界厚度增加至更接近于由Matthews和Blakeslee模型预测的极限——对于常规缓冲层而言处于6nm的空穴迁移率具有与处于5nm找到的相同的值。对于常规缓冲层而言，在5nm有源层厚度下达到最大空穴迁移率，在此之后，空穴迁移率由于由热膨胀应变引起的位错而下降。
此布置是有益的，因为在不损失空穴迁移率的情况下增加有源层厚度提供改善的电气性质。增加有源层厚度增加量子阱的容量且可以增加载流子的迁移率。载流子的数目和迁移率一起影响器件能够处理的电流，并且载流子迁移率与器件速度有关。增加量子阱厚度还可以改善器件可靠性，因为具有较厚量子阱的器件将不太可能在操作期间产生缺陷。
还可获得更多益处。如上所述，不仅可以将第一缓冲层中的应变减少至无应变，而且实际上可以通过用于热膨胀应变的过度补偿（例如，通过使用具有更多冻结应变的较窄第一缓冲层）来更进一步地“减少”以产生具有相反应变的第一缓冲层。这允许在不损失迁移率的情况下使有源层生长超过临界厚度，因为此符号相反的应变将充分地缓解失配应变以防止位错的形成，直至达到更大的厚度。
在存在较低热膨胀系数基底的情况下，需要向第一缓冲层中冻结较少的应变。图8示出与图2中所示的数据相比较的在Si基底上生长的3μm的Al0.35In0.65Sb的缓冲层中的应变。Si具有2.6×10-6K-1的热膨胀系数，导致常规缓冲层中的低得多的应变。这意味着使用图4的缓冲层结构将导致邻近于有源层中的缓冲层中的相反符号的应变，具有如上所述的量子阱厚度增加至Matthews和Blakeslee极限以上的可能性——这在图9中举例说明，图9示出与图4相同的结构，但用Si基底93替换了GaAs基底。可以通过在缓冲层中使用不同的组分层来调整热膨胀相关应变而实现类似的效果。可以累积地使用这些效果，允许有显著地补偿与量子阱的界面处的缓冲层中的应变的可能性，和因此的显著地增加量子阱厚度超过计算的Matthews和Blakeslee极限的可能性。
上述实施例涉及在GaAs或Si基底上生长的AlInSb缓冲层上的InSb的生长，但是可以开发适合于其它半导体系统的其它实施例。相同的原理可以清楚地应用于使用三元缓冲层的任何III-V半导体系统，结构的适当修改将考虑晶格参数、弹性常数和热膨胀系数。例如，这种方法可以应用于使用α-Sn而不是InSb作为半导体的系统（如在本申请人的英国专利申请GB 0906336.3和题为“P-Type Semiconductor Devices”的同一日期的共同待决PCT申请中所讨论的，其被通过引用结合到本文中至法律允许的程度）。这些原理的应用不限于III-V系统——这些原理还可以至少应用于V-V和II-VI半导体系统。这里所讨论的原理还可以与其它方法一起使用以通过调整应变来改善器件的电气性质，例如，如在本申请人的英国专利申请GB 0906333.0和题为“Uniaxial Tensile Strain in Semiconductor Devices”的同一日期的共同待决PCT申请中所讨论的，其被通过引用结合到本文中至法律允许的程度。
Claims (24)
1.一种半导体器件，包括：
有源层，其包括量子阱结构；
应变控制缓冲层，其在有源层下面；
主缓冲层，其在应变控制缓冲层下面且与之邻近；以及
基底，其在主缓冲层下面；
其中，应变控制缓冲层被形成为使得邻近于有源层的应变控制缓冲层的表面处的应变相对于邻近于应变控制有源层的主缓冲层中的应变而言被减少；以及其中，缓冲层形成用于有源层中的载流子的约束层。
2.如权利要求1所述的半导体器件，其中，有源层的厚度大于5nm。
3.如权利要求1或权利要求2所述的半导体器件，其中，应变控制缓冲层中的应变小于0.1%。
4.如权利要求3所述的半导体器件，其中，应变控制缓冲层中的应变小于0.05%。
5.如权利要求1或权利要求2所述的半导体器件，其中，应变控制缓冲层的表面处的应变在符号上与邻近于应变控制有源层的主缓冲层中的应变相反；以及其中，有源层中的总体应变从而被减少。
6.如任一前述权利要求所述的半导体器件，其中，有源层包括III-V半导体且缓冲层包括三元III-V绝缘体材料。
7.如权利要求6所述的半导体器件，其中，III-V半导体是InSb且三元III-V绝缘体材料包括AlxIn1-xSb，其中，在应变控制缓冲层与主缓冲层之间x改变。
8.如权利要求7所述的半导体器件，其中，所述应变控制缓冲层中的x大于主缓冲层中的x。
9.如任一前述权利要求所述的半导体器件，其中，所述应变控制缓冲层小于1μm厚。
10.如任一前述权利要求所述的半导体器件，其中，所述应变控制缓冲层小于0.6μm厚。
11.如任一前述权利要求所述的半导体器件，所述基底包括GaAs。
12.如权利要求1至10中的任一项所述的半导体器件，其中，所述基底包括Si。
13.如权利要求1至11中的任一项所述的半导体器件，其中，所述半导体器件包括在有源层之上的上约束层。
14.如任一前述权利要求所述的半导体器件，其中，所述半导体器件还包括掺杂剂片以提供用于有源层的载流子。
15.如权利要求14所述的半导体器件，其中，在所述应变控制缓冲层与所述有源层之间提供所述掺杂剂片。
16.如任一前述权利要求所述的半导体器件，并且还包括源极、漏极和栅极以形成FET，有源层为该FET提供导电沟道。
17.一种形成半导体器件的方法，包括：
在基底上方外延地生长主缓冲层；
在主缓冲层上方外延地生长应变控制缓冲层；以及
在应变控制缓冲层上方外延地生长包括量子阱结构的有源层；以及
将半导体器件从用于缓冲层的生长温度冷却至工作温度，由此，邻近于有源层的应变控制缓冲层的表面处的应变相对于邻近于应变控制有源层的主缓冲层中的应变而言被减少；以及其中，缓冲层形成用于有源层中的载流子的约束层。
18.如权利要求17所述的方法，其中，所述主控制层和所述缓冲控制层包括具有不同组分的相同三元化合物。
19.如权利要求18所述的方法，其中，所述主控制层和所述缓冲控制层包括具有用于x的不同值的AlxIn1-xSb，并且其中，所述有源层包括InSb量子阱结构。
20.一种半导体器件，包括：
有源层，其包括量子阱结构；以及
缓冲层，其在有源层下面；
其中，所述有源层由于有源层与缓冲层之间的晶格失配而发生应变，并且其中，邻近于有源层的缓冲层被适配，从而不使有源层中的应变增加超过由晶格失配引起的应变。
21.如权利要求20所述的半导体器件，其中，邻近于有源层的缓冲层基本上是无应变的。
22.如权利要求20所述的半导体器件，其中，邻近于有源层的缓冲层在与由晶格失配引起的有源层中的应变相反的方向发生应变，由此，减少了有源层中的总体应变。
23.基本上如上文参考附图所述的任何器件或方法。
24.上文参考附图所述的任何新型特征或特征的组合。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0906331.4 | 2009-04-14 | ||
| GB0906331A GB2469448A (en) | 2009-04-14 | 2009-04-14 | Strain Control in Semiconductor Devices |
| PCT/GB2010/000737 WO2010119241A1 (en) | 2009-04-14 | 2010-04-12 | Strain control in semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102460704A true CN102460704A (zh) | 2012-05-16 |
Family
ID=40750504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080026471XA Pending CN102460704A (zh) | 2009-04-14 | 2010-04-12 | 半导体器件中的应变控制 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20120025168A1 (zh) |
| EP (1) | EP2419936A1 (zh) |
| JP (1) | JP2012523712A (zh) |
| CN (1) | CN102460704A (zh) |
| GB (1) | GB2469448A (zh) |
| WO (1) | WO2010119241A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10543671B2 (en) * | 2010-08-09 | 2020-01-28 | Decopac, Inc. | Three-dimensional decorating system for edible items |
| JP5970408B2 (ja) * | 2013-04-02 | 2016-08-17 | 日本電信電話株式会社 | シリコン基板上のＩｎＧａＳｂ薄膜の作製方法 |
| US9210948B2 (en) | 2013-07-19 | 2015-12-15 | Brandeis University | Par-baked and milled coffee beans for use in foods, beverages and dietary supplements |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1429408A (zh) * | 2000-05-19 | 2003-07-09 | 秦内蒂克有限公司 | 载流子提取晶体管 |
| US20070029574A1 (en) * | 2003-11-20 | 2007-02-08 | Phillips Timothy J | Strained semiconductor devices |
| US7323764B2 (en) * | 2003-02-19 | 2008-01-29 | Qinetiq Limited | Buffer structure for modifying a silicon substrate |
| US20080116485A1 (en) * | 2006-11-16 | 2008-05-22 | Hudait Mantu K | Sb-based cmos devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB232506A (en) * | 1924-10-23 | 1925-04-23 | Norman Bruce Davis | Improvements in and relating to crystal detectors more particularly for wireless reception |
| JP3200142B2 (ja) * | 1991-03-28 | 2001-08-20 | 旭化成株式会社 | 電界効果型トランジスタ |
| US7145167B1 (en) * | 2000-03-11 | 2006-12-05 | International Business Machines Corporation | High speed Ge channel heterostructures for field effect devices |
| JP2001250940A (ja) * | 2000-03-07 | 2001-09-14 | Japan Radio Co Ltd | 電界効果トランジスタ |
| US6489639B1 (en) * | 2000-05-24 | 2002-12-03 | Raytheon Company | High electron mobility transistor |
| JP4908886B2 (ja) * | 2006-03-23 | 2012-04-04 | 日本電信電話株式会社 | 半導体装置 |
| JP5383974B2 (ja) * | 2006-12-27 | 2014-01-08 | 住友電工デバイス・イノベーション株式会社 | 半導体基板および半導体装置 |
-
2009
- 2009-04-14 GB GB0906331A patent/GB2469448A/en not_active Withdrawn
-
2010
- 2010-04-12 CN CN201080026471XA patent/CN102460704A/zh active Pending
- 2010-04-12 JP JP2012505217A patent/JP2012523712A/ja active Pending
- 2010-04-12 EP EP10714054A patent/EP2419936A1/en not_active Withdrawn
- 2010-04-12 WO PCT/GB2010/000737 patent/WO2010119241A1/en active Application Filing
- 2010-04-12 US US13/263,663 patent/US20120025168A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1429408A (zh) * | 2000-05-19 | 2003-07-09 | 秦内蒂克有限公司 | 载流子提取晶体管 |
| US7323764B2 (en) * | 2003-02-19 | 2008-01-29 | Qinetiq Limited | Buffer structure for modifying a silicon substrate |
| US20070029574A1 (en) * | 2003-11-20 | 2007-02-08 | Phillips Timothy J | Strained semiconductor devices |
| US20080116485A1 (en) * | 2006-11-16 | 2008-05-22 | Hudait Mantu K | Sb-based cmos devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010119241A1 (en) | 2010-10-21 |
| JP2012523712A (ja) | 2012-10-04 |
| GB2469448A (en) | 2010-10-20 |
| US20120025168A1 (en) | 2012-02-02 |
| GB0906331D0 (en) | 2009-05-20 |
| EP2419936A1 (en) | 2012-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10804410B2 (en) | Bottom channel isolation in nanosheet transistors | |
| CN105280502B (zh) | 热电子过激励隧道场效应晶体管及其制造和操作方法 | |
| US8441000B2 (en) | Heterojunction tunneling field effect transistors, and methods for fabricating the same | |
| US9991172B2 (en) | Forming arsenide-based complementary logic on a single substrate | |
| US8217383B2 (en) | High hole mobility p-channel Ge transistor structure on Si substrate | |
| KR101194465B1 (ko) | 실리콘 상에 버퍼층 아키텍쳐를 형성하는 방법 및 그에 의해 형성된 구조물 | |
| US9059267B1 (en) | III-V device with overlapped extension regions using replacement gate | |
| CN107731902B (zh) | 第iii族氮化物常关晶体管的层结构 | |
| JP2004531901A (ja) | 歪み半導体層を備えたｍｏｓｆｅｔ | |
| CN103311306A (zh) | 带有InAlP盖层的GeSn沟道金属氧化物半导体场效应晶体管 | |
| US9064946B1 (en) | III-V FET device with overlapped extension regions using gate last | |
| US20130149845A1 (en) | n- and p-Channel Field Effect Transistors with Single Quantum Well for Complementary Circuits | |
| CN102610640A (zh) | 一种高驱动电流的iii-v族金属氧化物半导体器件 | |
| KR20170031606A (ko) | 수직 전계 효과 장치 및 이의 제조 방법 | |
| JP6087057B2 (ja) | 半導体メモリ装置 | |
| CN102460704A (zh) | 半导体器件中的应变控制 | |
| US10529855B2 (en) | Charge carrier transport facilitated by strain | |
| CN102804382A (zh) | P型半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120516 |