CN102460684B - 经囊封相变单元结构及方法 - Google Patents
经囊封相变单元结构及方法 Download PDFInfo
- Publication number
- CN102460684B CN102460684B CN201080028123.6A CN201080028123A CN102460684B CN 102460684 B CN102460684 B CN 102460684B CN 201080028123 A CN201080028123 A CN 201080028123A CN 102460684 B CN102460684 B CN 102460684B
- Authority
- CN
- China
- Prior art keywords
- phase
- phase change
- bottom electrode
- substrate
- change material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008859 change Effects 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000012782 phase change material Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 18
- 230000009466 transformation Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 229910052714 tellurium Inorganic materials 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003344 environmental pollutant Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 231100000719 pollutant Toxicity 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910018110 Se—Te Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005939 Ge—Sn Inorganic materials 0.000 description 1
- 229910020938 Sn-Ni Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910002855 Sn-Pd Inorganic materials 0.000 description 1
- 229910018731 Sn—Au Inorganic materials 0.000 description 1
- 229910008937 Sn—Ni Inorganic materials 0.000 description 1
- 229910008772 Sn—Se Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本文中描述与相变单元结构相关联的方法及装置。在一个或一个以上实施例中，一种形成相变单元结构的方法包含：形成包含底部电极的衬底突出部；在所述衬底突出部上形成相变材料；在所述相变材料上形成导电材料；及移除所述导电材料的一部分及所述相变材料的一部分以形成经囊封堆叠结构。
Description
技术领域
本发明大体来说涉及半导体存储器装置及方法，且更特定来说涉及相变单元结构及方法。
背景技术
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器，以及其它类型的存储器。
例如PCRAM装置的电阻可变存储器装置可包含例如硫属化物合金的结构相变材料，例如，其可编程成不同电阻率状态以存储数据。所述相变存储器单元是非易失性且可通过感测单元的电阻来读取存储于相变存储器单元中的特定数据，例如通过基于所述相变材料的电阻感测电流及/或电压变化。
在其中所述电阻可变存储器装置包含硫属化物合金的情形下，硫属化物合金可展示可逆结构相变，例如从非晶到结晶。可将小体积的所述硫属化物合金集成到电路中从而可允许所述单元充当快速切换可编程电阻器。此可编程电阻器可展示大于所述结晶状态(低电阻率)与所述非晶状态(高电阻率)之间的动态电阻率范围40倍的电阻率，且也能够展示允许每一单元中的多位存储的多个中间状态。即，电阻可变存储器可经由将存储器单元编程到若干个不同电阻位中的一者来实现多层级单元(MLC)功能性。
用于形成相变存储器单元的各种先前工艺可由于所述相变材料暴露于等离子、氧和湿气以及其它污染物而导致所述相变材料的污染。这些污染物可导致单元性能减少及单元故障。此外，先前形成工艺可导致例如所述相变存储器单元从衬底的剥离的问题，以及其它问题。
发明内容
附图说明
图1是根据本发明的一个或一个以上实施例可包含相变结构的相变存储器阵列的一部分的示意图。
图2图解说明根据本发明的一个或一个以上实施例可用于编程相变存储器单元的脉冲的实例。
图3图解说明根据现有技术的相变单元结构的横截面视图。
图4图解说明根据本发明的一个或一个以上实施例的相变单元结构的横截面视图。
图5A到图5D是图解说明根据本发明的一个或一个以上实施例的相变单元结构的形成的横截面视图。
具体实施方式
本文中描述与相变单元结构相关联的方法、装置及系统。在一个或一个以上实施例中，一种形成相变单元结构的方法包含形成包含底部电极的衬底突出部、在所述衬底突出部上形成相变材料、在所述相变材料上形成导电材料，及移除所述导电材料的一部分及所述相变材料的一部分以形成经囊封堆叠结构。
本发明的一个或一个以上实施例可提供各种益处，例如减少蚀刻损坏、污染及/或在所述相变单元结构的形成期间的剥离，以及其它益处。举例来说，一个或一个以上实施例可减少所述相变单元结构的复位电流需要并减少与相变存储器单元相关联的热串扰，此可提供包含经改进的数据可靠性及保持以及增加的读取及/或写入次数的各种益处，以及各种其它益处。
在本发明的以下详细说明中，参考形成本发明的一部分的附图，且附图中以图解说明的方式展示可如何实践本发明的一个或一个以上实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的所述实施例，且应理解，可利用其它实施例且可作出工艺、电、及/或结构改变，而不背离本发明的范围。
本文中的图遵循此编号惯例，其中第一个数字或前几个数字对应于图式编号，且其余数字识别图中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图4中420可参考元件“20”，且在图5A中类似元件可称为520。如将了解，可添加、交换及/或消除本文中各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，图中所提供的元件的比例及相对比例尺打算图解说明本发明的各种实施例且并非用于限定意义。
如本发明中所使用，术语“晶片”及“衬底”可互换地使用，且应理解为包含绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、经掺杂及未经掺杂的半导体、由基底半导体基础支撑的外延硅层及其它半导体结构。此外，当在以下说明中提及“晶片”或“衬底”时，可能已利用先前工艺步骤在基底半导体结构或基础中形成了区域或结。
图1是根据本发明的一个或一个以上实施例可包含相变结构的相变存储器阵列的一部分的示意图。在图1中所图解说明的实施例中，存储器阵列100包含若干个相变存储器单元，每一相变存储器单元具有相关联存取装置102及例如相变单元结构104的电阻可变元件104。存取装置102可经操作(例如，接通/关断)以存取所述存储器单元以便对电阻可变元件104执行例如数据编程(例如，写入及/或数据读取操作)的操作。
在图1中所图解说明的实施例中，存取装置102是金属氧化物半导体场效应晶体管(MOSFET)。如图1中所展示，与每一存储器单元相关联的每一MOSFET 102的栅极耦合到若干个存取线105-0(WL0)、105-1(WL1)、...、105-N(WLN)中的一者，即，每一存取线105-0、105-1、...、105-N耦合到一行相变存储器单元。存取线105-0、105-1、...、105-N在本文中可称为“字线”。标识符“N”是用于指示存储器阵列可包含若干个字线。电阻可变元件104可以是具有包含例如锗-锑-碲(GST)材料(例如，例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等的Ge-Sb-Te材料)的硫属化物合金的相变材料的相变单元结构。如本文中所使用，带连字符的化学组成符号指示包含于特定混合物或化合物中的元素，且打算表示涉及所指示元素的所有化学计量。其它相变材料还可包含Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt，以及各种其它相变材料。
在图1中所图解说明的实施例中，每一电阻可变元件104耦合到若干个数据线107-0(BL0)、107-1(BL1)、...、107-M(BLM)中的一者，即，每一数据线107-0、107-1、...、107-M耦合到一列相变存储器单元。数据线107-0、107-1、...、107-M在本文中可称为“位线”或“感测线”。标识符“M”用于指示存储器阵列可包含若干个位线。为易于在数字环境中寻址，字线105-1、...、105-N的数目及位线107-1、...107-M的数目可各自是2的某一次幂，例如256个字线×4,096个位线。然而，实施例不限于字线及/或位线的特定数目。
在操作中，可将适当电压及/或电流信号(例如，脉冲)施加到位线107-0、107-1、...、107-M及字线105-0、105-1、...、105-N以便将数据编程到阵列100的相变存储器单元及/或从中读取数据。作为实例，可通过接通存取装置(例如，102)并感测穿过相变单元结构(例如，104)的电流来确定由阵列100的相变存储器单元存储的数据。在与正被读取的存储器单元相关联的位线(例如，位线107-0、107-1、...、107-M)上所感测的电流对应于相变单元结构104的电阻位，所述电阻位又对应于特定数据值，例如，例如1、0、001、111、1011等的二进制值。
本发明的实施例并非限于图1中所图解说明的实例性阵列100。举例来说，如所属领域的技术人员将了解，与特定存储器单元相关联的存取装置102可以是除MOSFET以外的装置。在一些实施例中，存取装置102可以是双极结晶体管(BJT)或二极管，以及其它类型的存取装置。此外，如所属领域的技术人员将了解，存储器阵列(例如，100)可具有除图1中所图解说明的架构以外的架构。
在一个或一个以上实施例中，与阵列中的相变存储器单元相关联的存取装置可为二极管。二极管可为例如p-n二极管、齐纳二极管或肖特基二极管的若干个类型的二极管，以及各种其它类型的二极管。
在操作中，可将适当电压及/或电流信号(例如，脉冲)施加到位线及字线以便将数据编程到阵列的相变存储器单元及/或从中读取数据。作为实例，可通过接通二极管存取装置并感测穿过相变元件的电流来确定由阵列的相变存储器单元所存储的数据。在与正被读取的存储器单元相关联的位线上所感测的电流对应于相变元件的电阻位，所述电阻位又对应于特定数据值，例如，例如1、0、001、111、1011等的二进制值。
如所属领域的技术人员将了解，图1中所图解说明的相变存储器阵列100可耦合到编程(例如，写入)电路及/或感测(例如，读取)电路(图1中未展示)。举例来说，如下文结合图6所描述，阵列100可耦合到写入及/或读取电路。
图2图解说明根据本发明的一个或一个以上实施例可用于编程相变存储器单元的脉冲的实例。在图2中，脉冲211表示非晶化(复位)脉冲，例如，用于将一个或一个以上相变存储器单元置于非晶(高电阻率)状态中的脉冲。脉冲213表示结晶化(设定)脉冲，例如，用于将一个或一个以上相变存储器单元置于结晶(低电阻率)状态中的脉冲。可将复位脉冲211及设定脉冲213施加到特定存储器单元以便通过以使得将所述单元的电阻改变(例如，编程)到对应于特定所要数据状态的值的方式升高/降低对应于所述单元的相变材料的温度来变更相变单元结构(例如，图1中所展示的相变单元结构104)的电阻。
如所属领域的技术人员将了解，复位脉冲(例如复位脉冲211)可用于将相变材料(例如，图1中所展示的相变单元结构104)或其一部分置于对应于相对高电阻值(例如，约100千欧姆到1兆欧姆)的相对非晶状态中。举例来说，在图1中所图解说明的实例中，复位脉冲211可用于将所述相变材料的温度升高到足以熔化所述相变材料的温度Ta；所述相变材料在短时间周期(即，t1)内冷却以非晶化所述相变材料以使得所述相变材料不重新形成其内部结晶结构的某一部分。时间t1可称为“淬火时间”。
设定脉冲(例如图2中所图解说明的设定脉冲213)可用于升高相变材料的温度到高于温度Tx且维持所述相变材料的所述温度达足以允许所述相变材料的结晶化发生的时间(例如，t2)。如此，设定脉冲213可将所述相变材料置于对应于相对低电阻值(举例来说，例如约1千欧姆到10千欧姆)的相对结晶状态中。
本发明的实施例不限于图2中所展示的实例中所图解说明的复位及/或设定脉冲。作为实例，本发明的一个或一个以上实施例可提供电极囊封的相变单元结构，所述结构在所述相变材料部分中横向分布电场并通过各侧来耗散热量，此可缩短与复位脉冲(例如，211)相关联的淬火时间(例如，图2中所展示的t1)。举例来说，各种实施例可通过横向耗散热量来增加与复位脉冲相关联的淬火速率，且通过横向分布电流来改进复位过程以促进覆盖底部电极的半球形非晶区域的形成，此可减少不成熟的复位。横向电流分布也可减少通过顶部电极的热量损失及热量诱发的顶部电极剥离。囊封顶部电极可改进相变单元结构与邻近结构的热隔离以减少热串扰。作为一个实例，在一些实施例中，用于复位操作的时间可以是约10ns。
图3图解说明根据现有技术的相变单元结构的横截面视图。图3中的相变单元结构图解说明根据现有技术的结构。在图3中，两个相变单元结构304-1及304-2形成在电介质层320中的金属触点322-1及322-2上。相变单元结构304-1及304-2包含形成于衬底324中的底部电极326-1及326-2。衬底324可为氮化硅(SiN)、氧化硅(SiO)，以及其它合适的衬底材料。
在图3中，包含有源区域332-1及332-2的相变材料部分330-1及330-2，及顶部电极328-1及328-2形成在衬底324上方。个别相变单元结构304-1及304-2是通过掩蔽顶部电极材料的一部分并蚀刻掉顶部电极材料及相变单元材料的一部分而形成。用以形成相变单元结构304-1及304-2的顶部电极材料及相变单元材料的蚀刻将相变单元结构304-1及304-2的侧壁连同蚀刻剂一起暴露于周围氧化及湿气。此暴露可污染相变单元结构，从而导致氧化、顶部电极/相变材料部分界面损坏，且将污染物引入相变材料中，例如钛(Ti)中的掺料。这些污染物可导致装置性能的降级或与相变单元结构相关联的装置的故障。
另外，用以形成相变单元结构的顶部电极材料及相变单元材料的蚀刻可在蚀刻清洗工艺期间导致相变材料部分与衬底的剥离。所述剥离可因在由湿式蚀刻溶液所施予的力下相变材料到衬底的弱粘合所致。
图4图解说明根据本发明的一个或一个以上实施例的相变单元结构404-1及404-2的横截面视图。图4中的相变单元结构404-1及404-2图解说明相变单元堆叠，其包含由相变材料部分430-1及430-2囊封的衬底突出部425-1及425-2与至少部分地由顶部电极428-1及428-2囊封的相变材料部分430-1及430-2。在一个或一个以上实施例中，相变单元结构404-1可为第一线条配置的部分且相变单元结构404-2可为第二线条配置的部分，其中所述第一线条配置及第二线条配置包含若干个相位单元结构。在一个或一个以上实施例中，相变单元结构404-1及相变单元结构404-2可各自为台面配置的部分，其中每一台面包含相变单元结构。
在图4中，相变单元结构404-1及404-2包含形成于衬底突出部425-1及425-2中的底部电极426-1及426-2。底部电极426-1及426-2耦合到金属触点422-1及422-2。金属触点422-1及422-5形成于电介质420中。相变单元结构404-1及404-2经由金属触点422-1及422-2及/或顶部电极428-1及428-2耦合到相变存储器阵列(例如图1中所图解说明的阵列)的其它元件，例如晶体管、二极管及/或位线以及其它元件。
在一个或一个以上实施例中，底部电极可具有大约50纳米(nm)的直径，以及其它尺寸。相变材料部分可具有大约100nm的直径及大约100nm的深度。本发明的实施例不限于这些实例。
在一个或一个以上实施例中，相变单元结构(例如，404-1)是通过移除至少部分地囊封相变材料的顶部电极材料的一部分及囊封衬底突出部的相变材料的一部分以暴露衬底而与另一相变单元结构(例如，404-2)隔离。顶部电极材料及相变材料的一部分的移除可通过蚀刻完成。当蚀刻分别囊封相变材料部分及衬底突出部425-1及425-2的顶部电极材料及相变材料时，与图3中所图解说明的结构相关联地描述的因等离子、氧化及湿气所致的污染限于相变单元结构的远离图4中相变材料部分的有源切换区域的凹入区域431。此外，所述经囊封衬底突出部产生更多表面积以使相变材料粘附到衬底及衬底突出部。电极囊封的相变材料部分产生在例如蚀刻清洗工艺的制作工艺期间较不易于剥离的相变单元结构。
在各种实施例中，由顶部电极囊封的相变材料部分可在所述相变材料部分中横向分布电场。横向分布的电场可减少相变材料部分的复位电流，且也可减少邻近相变存储器单元之间的热串扰。在各种实施例中，由经囊封相变材料部分所导致的电场的横向分布可促进覆盖底部电极的上部表面(例如，图4中的423-1及423-2)的半球形非晶区域(例如，图4中的432-1及432-2)的形成。覆盖底部电极的半球形非晶区域可减少及/或防止相变材料的不期望的及/或过早的复位。横向电场分布也可减少通过顶部电极的热量损失并减少热量诱发的顶部电极剥离。囊封相变材料部分的顶部电极也可更有效地热隔离所述相变材料，以减少邻近相变存储器单元之间的热串扰。
图5A到图5D是图解说明根据本发明的一个或一个以上实施例的相变单元结构504-1及504-2的形成的横截面视图。图5A到图5D中所描述的相变单元结构504-1及504-2包含处于制作序列中的各种阶段的若干个相变单元结构的一部分。
图5A展示处于相变存储器装置制作序列中的特定阶段的两个相变单元结构。图5A中所图解说明的实施例包含具有金属触点522-1及522-2的电介质520，且图5D中所图解说明的相变单元结构504-1及504-2制作于所述两个金属触点上。可通过在电介质520中形成开口且用例如包含钛(Ti)、钨(W)、或钽(Ta)的金属及/或金属合金的导体以及其它导体填充所述开口形成金属触点522-1及522-2。可使用化学机械平面化(CMP)或其它合适的平面化技术来平面化金属及/或金属合金以形成包含电介质520及金属触点522-1及522-2的顶部表面的平面。金属触点522-1及522-2可提供电及热传导路径以将所述相变单元结构耦合到相变存储器单元中的其它元件，例如晶体管、二极管及/或位线以及其它元件。
在图5A中，可在电介质520及金属触点522-1及522-2上形成衬底524。可通过经由蚀刻移除衬底524的一部分到金属触点522-1及522-2而在衬底524中形成开口。可通过用底部电极材料填充衬底中的开口来形成底部电极526-1及526-2。
在图5B中，形成衬底突出部525-1及525-2。移除衬底524的一部分以形成衬底突出部525-1及525-2。在各种实施例中，例如如图5A中所展示的衬底524经光掩蔽以保护所述衬底突出部且将所述衬底蚀刻到一定深度，留下衬底524的形成衬底突出部525-1及525-2的一部分。衬底突出部525-1及525-2可提供用于形成(例如)如图5C中所展示的经囊封相变材料部分的基底。
图5C展示处于相变存储器装置制作序列中的特定阶段的两个相变单元结构。在图5C中，在衬底突出部525-1及525-2上方形成相变材料529以囊封衬底突出部525-1及525-2。衬底突出部525-1及525-2可包含可由相变材料529覆盖的侧壁。在相变材料529上方形成顶部电极527。相变材料529可包含由顶部电极527覆盖的侧壁。顶部电极527可囊封所述相变材料部分的至少有源区域，例如，如图5D中所展示的相变材料部分530-1及530-2。可使用例如原子层沉积(ALD)的保形沉积工艺及/或例如物理气相沉积(PVD)的非保形沉积工艺以及其它工艺来形成相变材料529及顶部电极527。相变材料及顶部电极于衬底突出部525-1及525-2上方的形成可在相变单元结构之间形成凹入部531。可使用凹入部531来对远离相变材料部分的有源区域的相变单元结构执行进一步工艺步骤。举例来说，在形成凹入部之后对相变单元结构的进一步蚀刻及清洗将不损害所述相变单元结构的有源部分。
图5D展示处于相变存储器装置制作序列中的特定阶段的两个相变结构。在图5D中，形成相变单元结构504-1及504-2且使其彼此隔离。通过在衬底突出部525-1与525-2之间的凹入部531中移除相变材料529及顶部电极527的一部分而使相变材料部分530-1及顶部电极528-1与相变材料部分530-2及顶部电极528-2隔离。在一个或一个以上实施例中，可通过蚀刻来移除相变材料529及顶部电极527的所述部分。在一个或一个以上实施例中，可光图案化相变材料529及顶部电极527的一部分，且接着可通过蚀刻移除相变材料529及顶部电极527的一部分。相变材料529及顶部电极527的一部分的移除可通过暴露衬底524的一部分来隔离相变单元结构504-1与504-2。
本文中描述与相变单元结构相关联的方法及装置。在一个或一个以上实施例中，一种形成相变单元结构的方法包含形成包含底部电极的衬底突出部、在所述衬底突出部上形成相变材料、在所述相变材料上形成导电材料，并移除所述导电材料的一部分及所述相变材料的一部分以形成一经囊封堆叠结构。
应了解，当称元件在另一元件“上”、“连接到”另一元件，或与另一元件“耦合”时，其可直接在另一元件上、与另一元件连接，或与另一元件耦合或可存在介入元件。反之，当称元件“直接”在另一元件“上”、“直接连接到”另一元件，或与另一元件“直接耦合”时，不存在介入元件或层。如本文中所使用，术语“及/或”包含所列举相关物项中的一个或一个以上物项的任一及全部组合。
应了解，尽管本文中可使用第一、第二等术语来描述各种元件，但这些元件不应受限于这些术语。这些术语仅用于区别一个元件与另一个元件。因此，可将第一元件称为第二元件，而此并不背离本发明的教示。
虽然本文中已图解说明及描述了具体实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的具体实施例。本发明打算涵盖本发明的各种实施例的改变或变化。
应理解，已以说明性方式而非限定性方式作出以上说明。在审阅以上说明之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书连同此权利要求书所授权的等效形式的全部范围来确定。
在前述实施方式中，出于简化本发明的目的，将各种特征一起归纳于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。
而是，如以上权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，将以上权利要求书并入到实施方式中，其中每一权利要求独立地作为单独实施例。
Claims (26)
1.一种形成相变单元结构的方法，所述方法包括：
在衬底材料(524)中形成底部电极(426-1、426-2、526-1、526-2)，其中所述底部电极(426-1、426-2、526-1、526-2)的顶部表面和所述衬底材料(524)的顶部表面是共面的，并且所述底部电极(426-1、426-2、526-1、526-2)的底部表面和所述衬底材料(524)的底部表面是共面的；
通过在所述衬底材料的一部分上方以及在所述底部电极上方形成掩膜并且移除所述衬底材料(524)的未被所述掩膜覆盖的若干部分同时维持所述底部电极(426-1、426-2、526-1、526-2)与所述衬底材料(524)的囊封而形成包含所述底部电极(426-1、426-2、526-1、526-2)的衬底突出部(425-1、425-2、525-1、525-2)；
在所述衬底突出部(425-1、425-2、525-1、525-2)上形成相变材料(529)，其中所述相变材料囊封所述衬底突出部的至少一部分使得所述相变材料形成在所述衬底突出部的顶部部分上且形成在所述衬底突出部的侧壁上；
在所述相变材料(529)上形成导电材料(527)；及
移除所述导电材料(527)的一部分及所述相变材料(529)的一部分以形成经囊封堆叠结构。
2.根据权利要求1所述的方法，其包含通过在衬底(524)中形成开口且用导体填充所述开口来形成所述底部电极(426-1、426-2、526-1、526-2)。
3.根据权利要求1所述的方法，其包含使用非保形沉积方法形成所述相变材料(529)。
4.根据权利要求1所述的方法，其包含使用非保形沉积方法形成所述导电材料(527)。
5.根据权利要求1到4中任一权利要求所述的方法，其中形成所述衬底突出部(425-1、425-2、525-1、525-2)包含光图案化衬底(524)且蚀刻所述衬底(524)。
6.根据权利要求1到4中任一权利要求所述的方法，其中移除所述导电材料(527)及所述相变材料(529)的所述部分将所述经囊封堆叠结构(404-1、504-1)与邻近经囊封堆叠结构(404-2、504-2)隔离。
7.一种形成相变存储器结构的方法，所述方法包括：
在衬底上形成第一相变单元堆叠(404-1、504-1)，其中所述第一相变单元堆叠(404-1、504-1)包含囊封第一衬底突出部(425-1、525-1)的相变材料部分(430-1、530-1)及形成于所述相变材料部分(430-1、530-1)上的顶部电极(428-1、528-1)；
在所述衬底上形成第二相变单元堆叠(404-2、504-2)，其中所述第二相变单元堆叠(404-2、504-2)包含囊封第二衬底突出部(425-2、525-2)的相变材料部分(430-2、530-2)及形成于所述相变材料部分(430-2、530-2)的顶部电极(428-2、528-2)；及
将所述第一相变单元堆叠(404-1、504-1)与所述第二相变单元堆叠(404-2、504-2)隔离；且
其中形成所述第一相变单元堆叠(404-1、504-1)包含：
在衬底材料(524)中形成第一底部电极(426-1、526-1)，其中所述第一底部电极(426-1、526-1)的顶部表面和所述衬底材料(524)的顶部表面是共面的，并且所述第一底部电极(426-1、526-1)的底部表面和所述衬底材料(524)的底部表面是共面的；及
通过在所述衬底材料的一部分上方以及在所述第一底部电极上方形成掩膜并且移除所述衬底材料(524)的未被所述掩膜覆盖的若干部分同时维持所述第一底部电极(426-1、526-1)与所述衬底材料(524)的囊封而形成所述第一衬底突出部(425-1、525-1)。
8.根据权利要求7所述的方法，其包含形成所述顶部电极(428-1、428-2、528-1、528-2)以使得所述顶部电极囊封所述相变材料部分(430-1、430-2、530-1、530-2)。
9.根据权利要求7到8中任一权利要求所述的方法，其中将所述第一相变单元堆叠(404-1、504-1)与所述第二相变单元堆叠(404-2、504-2)隔离包含移除所述相变材料部分(430-1、430-2、530-1、530-2)及所述顶部电极(428-1、428-2、528-1、528-2)的一部分以暴露所述衬底。
10.根据权利要求9所述的方法，其包含蚀刻所述相变材料部分(430-1、430-2、530-1、530-2)及所述顶部电极(428-1、428-2、528-1、528-2)以暴露所述衬底(524)。
11.根据权利要求7到8中任一权利要求所述的方法，其中形成所述第一相变单元堆叠(404-1、504-1)包含在所述第一衬底突出部(425-1、525-1)中形成第一底部电极(426-1、526-1)，且形成所述第二相变单元堆叠(404-2、504-2)包含在所述第二衬底突出部(425-2、525-2)中形成第二底部电极(426-2、526-2)。
12.根据权利要求11所述的方法，其包含在第一金属触点(422-1、522-1)上形成所述第一相变单元堆叠(404-1、504-1)，且在第二金属触点(422-2、522-2)上形成所述第二相变单元堆叠(404-2、504-2)。
13.根据权利要求12所述的方法，其包含将所述第一底部电极(426-1、526-1)耦合到所述第一金属触点(422-1、522-1)，且将所述第二底部电极(426-2、526-2)耦合到第二金属触点(422-2、522-2)。
14.一种相变存储器单元结构，其包括：
衬底突出部(425-1、425-2、525-1、525-2)，其包括形成于所述衬底突出部(425-1、425-2、525-1、525-2)中的底部电极(426-1、526-1、426-2、526-2)，其中所述底部电极(426-1、426-2、526-1、526-2)的顶部表面和所述衬底突出部(425-1、425-2、525-1、525-2)的顶部表面是共面的，并且所述底部电极(426-1、426-2、526-1、526-2)的底部表面和所述衬底突出部(425-1、425-2、525-1、525-2)的底部表面是共面的，并且其中所述底部电极的第一侧壁和第二侧壁被所述衬底突出部囊封，所述底部电极的顶表面未被蚀刻工艺修改，且所述衬底突出部的第一外侧壁和第二外侧壁被所述蚀刻工艺修改；
相变材料部分(430-1、430-2、529)，其囊封所述衬底突出部(425-1、425-2、525-1、525-2)的至少一部分；及
顶部电极(428-1、428-2、527)，其形成于所述相变材料部分(430-1、430-2、529)上。
15.根据权利要求14所述的相变存储器单元结构，其中所述衬底突出部(425-1、425-2、525-1、525-2)包含由所述相变材料部分(430-1、430-2、530-1、530-2)覆盖的第一侧壁及第二侧壁，且所述相变材料部分(430-1、430-2、530-1、530-2)包含至少部分地由所述顶部电极(428-1、428-2、528-1、528-2)覆盖的第一侧壁及第二侧壁。
16.根据权利要求14所述的相变存储器单元结构，其中所述顶部电极(428-1、428-2、528-1、528-2)至少部分地囊封所述相变材料(529)。
17.根据权利要求14所述的相变存储器单元结构，其中所述底部电极(426-1、526-1、426-2、526-2)耦合到金属触点(422-1、422-2、522-1、522-2)。
18.根据权利要求17所述的相变存储器单元结构，其中所述金属触点(422-1、422-2、522-1、522-2)耦合到与对应于所述相变存储器单元结构的存取晶体管相关联的漏极区域。
19.根据权利要求14到18中任一权利要求所述的相变存储器单元结构，其中所述底部电极(426-1、526-1、426-2、526-2)在直径上为50纳米(nm)。
20.根据权利要求14到18中任一权利要求所述的相变存储器单元结构，其中所述相变材料部分(430-1、430-2、530-1、530-2)在直径上为100纳米(nm)且在深度上为100nm。
21.根据权利要求14到18中任一权利要求所述的相变存储器单元结构，其中所述相变单元结构(404-1、504-1)与邻近相变单元结构(404-2、504-2)隔离。
22.根据权利要求21所述的相变存储器单元结构，其中所述衬底(524)的经暴露部分将所述相变单元结构(404-1、504-1)与邻近相变单元结构(404-2、504-2)隔离。
23.一种存储器装置，其包括：
相变存储器单元阵列(100)；
衬底突出部(425-1、425-2、525-1、525-2)，其包括形成在所述衬底突出部(425-1、425-2、525-1、525-2)中的底部电极(426-1、426-2、526-1、526-2)，其中所述底部电极(426-1、426-2、526-1、526-2)的顶部表面和所述衬底突出部(425-1、425-2、525-1、525-2)的顶部表面是共面的，并且所述底部电极(426-1、426-2、526-1、526-2)的底部表面和所述衬底突出部(425-1、425-2、525-1、525-2)的底部表面是共面的，并且其中所述底部电极的第一侧壁和第二侧壁被所述衬底突出部囊封，所述底部电极的顶表面未被蚀刻工艺修改，且所述衬底突出部的第一外侧壁和第二外侧壁被所述蚀刻工艺修改；且
其中若干个所述相变存储器单元包含由囊封所述衬底突出部(425-1、425-2、525-1、525-2)的至少一部分的相变材料(529)与囊封所述相变材料(529)的至少一部分的顶部电极(428-1、428-2、528-1、528-2)形成的相变单元堆叠(404-1、404-2、504-1、504-2)。
24.根据权利要求23所述的装置，其中所述相变单元堆叠(404-1、404-2、504-1、504-2)连接到耦合到对应于所述相变存储器单元的存取晶体管的源极区域及漏极区域中的至少一者的导电触点(422-1、422-2、522-1、522-2)。
25.根据权利要求23所述的装置，其中所述相变单元堆叠(404-1、404-2、504-1、504-2)提供与所述若干个相变存储器单元相关联的局部互连。
26.根据权利要求23到25中任一权利要求所述的装置，其中所述相变单元堆叠(404-1、504-1)与邻近相变单元堆叠(404-2、504-2)隔离。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/489,957 | 2009-06-23 | ||
| US12/489,957 US8058095B2 (en) | 2009-06-23 | 2009-06-23 | Encapsulated phase change cell structures and methods |
| PCT/US2010/001666 WO2011005284A2 (en) | 2009-06-23 | 2010-06-10 | Encapsulated phase change cell structures and methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102460684A CN102460684A (zh) | 2012-05-16 |
| CN102460684B true CN102460684B (zh) | 2014-12-31 |
Family
ID=43353477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080028123.6A Expired - Fee Related CN102460684B (zh) | 2009-06-23 | 2010-06-10 | 经囊封相变单元结构及方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US8058095B2 (zh) |
| EP (1) | EP2446469A4 (zh) |
| JP (1) | JP5748750B2 (zh) |
| KR (1) | KR101333391B1 (zh) |
| CN (1) | CN102460684B (zh) |
| TW (1) | TWI404245B (zh) |
| WO (1) | WO2011005284A2 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058095B2 (en) * | 2009-06-23 | 2011-11-15 | Micron Technology, Inc. | Encapsulated phase change cell structures and methods |
| JP5438707B2 (ja) * | 2011-03-04 | 2014-03-12 | シャープ株式会社 | 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置 |
| US9158546B1 (en) | 2011-04-06 | 2015-10-13 | P4tents1, LLC | Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory |
| US9164679B2 (en) | 2011-04-06 | 2015-10-20 | Patents1, Llc | System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class |
| US9432298B1 (en) | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
| US9176671B1 (en) | 2011-04-06 | 2015-11-03 | P4tents1, LLC | Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system |
| US9170744B1 (en) | 2011-04-06 | 2015-10-27 | P4tents1, LLC | Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system |
| US8930647B1 (en) | 2011-04-06 | 2015-01-06 | P4tents1, LLC | Multiple class memory systems |
| US9417754B2 (en) | 2011-08-05 | 2016-08-16 | P4tents1, LLC | User interface system, method, and computer program product |
| CN102593352A (zh) * | 2012-02-21 | 2012-07-18 | 北京大学 | 一种阻变存储器的制备方法 |
| US9130162B2 (en) * | 2012-12-20 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US9184377B2 (en) * | 2013-06-11 | 2015-11-10 | Micron Technology, Inc. | Resistance variable memory cell structures and methods |
| US10283704B2 (en) * | 2017-09-26 | 2019-05-07 | International Business Machines Corporation | Resistive memory device |
| TWI821283B (zh) * | 2018-04-29 | 2023-11-11 | 美商應用材料股份有限公司 | 沉積方法 |
| WO2022077176A1 (en) * | 2020-10-12 | 2022-04-21 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | A new constriction cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605821B1 (en) * | 2002-05-10 | 2003-08-12 | Hewlett-Packard Development Company, L.P. | Phase change material electronic memory structure and method for forming |
| KR100568109B1 (ko) | 2003-11-24 | 2006-04-05 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR20060008799A (ko) * | 2004-07-24 | 2006-01-27 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| US7488967B2 (en) * | 2005-04-06 | 2009-02-10 | International Business Machines Corporation | Structure for confining the switching current in phase memory (PCM) cells |
| JP2006303294A (ja) * | 2005-04-22 | 2006-11-02 | Renesas Technology Corp | 相変化型不揮発性メモリ及びその製造方法 |
| JP2006351992A (ja) * | 2005-06-20 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| KR100713809B1 (ko) | 2006-02-21 | 2007-05-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US7560723B2 (en) * | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
| US7511984B2 (en) | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
| JP4437300B2 (ja) * | 2006-09-06 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置 |
| KR100858083B1 (ko) * | 2006-10-18 | 2008-09-10 | 삼성전자주식회사 | 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법 |
| KR101263822B1 (ko) | 2006-10-20 | 2013-05-13 | 삼성전자주식회사 | 상변화 메모리 소자의 제조 방법 및 이에 적용된상변화층의 형성방법 |
| US8188569B2 (en) | 2006-12-15 | 2012-05-29 | Qimonda Ag | Phase change random access memory device with transistor, and method for fabricating a memory device |
| US7456460B2 (en) | 2007-01-29 | 2008-11-25 | International Business Machines Corporation | Phase change memory element and method of making the same |
| US7745231B2 (en) * | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
| TWI333273B (en) * | 2007-05-02 | 2010-11-11 | Powerchip Technology Corp | Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same |
| US7550313B2 (en) | 2007-07-21 | 2009-06-23 | International Business Machines Corporation | Method for delineation of phase change memory (PCM) cells separated by PCM and upper electrode regions modified to have high film resistivity |
| US8389967B2 (en) | 2007-10-18 | 2013-03-05 | International Business Machines Corporation | Programmable via devices |
| US8058095B2 (en) * | 2009-06-23 | 2011-11-15 | Micron Technology, Inc. | Encapsulated phase change cell structures and methods |
-
2009
- 2009-06-23 US US12/489,957 patent/US8058095B2/en not_active Expired - Fee Related
-
2010
- 2010-06-10 WO PCT/US2010/001666 patent/WO2011005284A2/en active Application Filing
- 2010-06-10 KR KR1020127001713A patent/KR101333391B1/ko active IP Right Grant
- 2010-06-10 CN CN201080028123.6A patent/CN102460684B/zh not_active Expired - Fee Related
- 2010-06-10 EP EP10797434.7A patent/EP2446469A4/en not_active Ceased
- 2010-06-10 JP JP2012517482A patent/JP5748750B2/ja not_active Expired - Fee Related
- 2010-06-22 TW TW099120314A patent/TWI404245B/zh active
-
2011
- 2011-10-27 US US13/282,691 patent/US8698209B2/en active Active
-
2014
- 2014-02-19 US US14/184,142 patent/US9064793B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012531740A (ja) | 2012-12-10 |
| US20100320436A1 (en) | 2010-12-23 |
| EP2446469A4 (en) | 2013-10-16 |
| WO2011005284A2 (en) | 2011-01-13 |
| TWI404245B (zh) | 2013-08-01 |
| US20140246642A1 (en) | 2014-09-04 |
| JP5748750B2 (ja) | 2015-07-15 |
| TW201119108A (en) | 2011-06-01 |
| US8058095B2 (en) | 2011-11-15 |
| US20120037878A1 (en) | 2012-02-16 |
| US8698209B2 (en) | 2014-04-15 |
| KR101333391B1 (ko) | 2013-11-28 |
| KR20120042855A (ko) | 2012-05-03 |
| WO2011005284A3 (en) | 2011-03-10 |
| US9064793B2 (en) | 2015-06-23 |
| EP2446469A2 (en) | 2012-05-02 |
| CN102460684A (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102460684B (zh) | 经囊封相变单元结构及方法 | |
| CN103119708B (zh) | 相变存储器结构及方法 | |
| CN107731816B (zh) | 三维存储器阵列架构 | |
| US7989251B2 (en) | Variable resistance memory device having reduced bottom contact area and method of forming the same | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| US20080185571A1 (en) | Resistive memory including buried word lines | |
| WO2010016869A2 (en) | Phase change memory structures and methods | |
| US9076962B2 (en) | Nonvolative memory | |
| US20110266516A1 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| US20070278470A1 (en) | Phase-change memory device and manufacturing process thereof | |
| KR101456808B1 (ko) | 상변화 메모리 구조 및 방법 | |
| US8558210B2 (en) | Polysilicon emitter BJT access device for PCRAM | |
| US7545019B2 (en) | Integrated circuit including logic portion and memory portion | |
| US9082964B2 (en) | Nonvolative memory with filament | |
| US20090108248A1 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| US7696510B2 (en) | Integrated circuit including memory having reduced cross talk | |
| KR20060001056A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| US20100163836A1 (en) | Low-volume phase-change material memory cell | |
| CN105489759A (zh) | 相变化记忆体及其制造方法 | |
| KR20060001049A (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141231 |