CN102455405A - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN102455405A
CN102455405A CN2010105194560A CN201010519456A CN102455405A CN 102455405 A CN102455405 A CN 102455405A CN 2010105194560 A CN2010105194560 A CN 2010105194560A CN 201010519456 A CN201010519456 A CN 201010519456A CN 102455405 A CN102455405 A CN 102455405A
Authority
CN
China
Prior art keywords
voltage
circuit arrangement
functional module
input end
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105194560A
Other languages
English (en)
Inventor
陈国强
陈宴毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fortune Semiconductor Corp
Original Assignee
Fortune Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fortune Semiconductor Corp filed Critical Fortune Semiconductor Corp
Publication of CN102455405A publication Critical patent/CN102455405A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电路装置包括输入端、输出端、致能模块、第一功能模块及第二功能模块；其中，致能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于第一电压范围时输出致能信号；第一功能模块耦接于致能模块与输出端，根据致能信号执行测试模式，以及送出测试结果至输出端；第二功能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于第二电压范围时执行一般模式。

Description

电路装置
技术领域
本发明涉及一种电路装置，尤指一种具有内部测试功能的电路装置。
背景技术
在量测芯片时，有时候常会需要针对芯片内部的某些功能进行分析，但因内部运算的功能并未定义在芯片的规格内，所以使用正常测量方法时并无法从芯片的脚位量测到所需要的内部功能。
发明内容
有鉴于此，本发明揭示一种具有内部测试功能的电路装置，当某个特定范围内的电压被施加到电路装置的输入端时，电路装置即会启动内部测试功能。此时电路装置进入测试模式，并从输出端送出测试结果，以提供测试者得知电路装置内部的特定参数。
依据一实施例，本发明的电路装置包括一输入端、一输出端、一致能模块、一第一功能模块及一第二功能模块。致能模块耦接于输入端，经由输入端接收一输入电压，并于输入电压介于一第一电压范围时输出一致能信号。第一功能模块耦接于致能模块与输出端，根据致能信号执行一测试模式，以及送出一测试结果至输出端。第二功能模块耦接于输入端，经由输入端接收输入电压，并于输入电压介于一第二电压范围时执行一般模式。
依据另一实施例，本发明的电路装置包括一输入端、多个输出端、一致能模块及一功能模块。致能模块耦接于输入端，经由输入端接收一输入电压，并于输入电压分别介于相异的电压范围时，分别输出相异的致能信号。功能模块耦接于致能模块与多个输出端，根据相异的致能信号分别对应执行相异的测试模式，以及对应送出相异的测试结果至对应的输出端。
依据又一实施例，本发明的致能模块包括多个反向器与一编码器，其中，多个反向器接收一输入电压，在输入电压介于一第一电压范围时，输出第一组逻辑电平。编码器耦接于多个反向器与一功能模块，接收第一组逻辑电平，以及输出一致能信号至功能模块。
综上所述，本发明前述各实施例所揭示的电路装置，其在一个特定范围之外的电压被施加到输入端时，执行一般模式。另外，在该特定范围之内的电压被施加到相同的输入端时，电路装置执行测试模式，并且从输出端送出测试结果。如此，测试者即可以针对电路装置内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置量测到所需要的内部功能的问题。
附图说明
图1为本发明第一实施例的电路装置功能方块示意图；
图2为本发明第一实施例的致能模块电路功能示意图；
图3为第一实施例相关图表；
图4为本发明第二实施例的电路装置功能方块示意图；
图5为本发明第二实施例的致能模块电路功能示意图；
图6为第二实施例相关图表；及
图7至图11为本发明各种相异结构的致能模块电路功能示意图。
【主要元件附图标记说明】
本发明：
电路装置1
输入端IN
输出端OUT
致能模块10、20、3、4、5、6、7
第一功能模块12
第二功能模块14
输入接脚P0
输出接脚P1～Pn
禁能信号S1’
输入电压Vin
致能信号S1、S11～S1n
测试结果S2、S21～S2n
操作状态信号S3
反向器101、102、201、202、203、204、30、40、50、60、70
编码器104、206、32、42、52、62、72
逻辑电平TK1、TK2、TK3、TK4
输出端OUT1～OUTn
功能模块22
第一输出端Q1
第二输出端Q2
异或非门(XNOR)2062
异或门(XOR)2064
具体实施方式
参考图1，图1为本发明第一实施例的电路装置功能方块示意图。电路装置1包括一输入端IN、一输出端OUT、一致能模块10、一第一功能模块12及一第二功能模块14。电路装置1可以为一电路芯片(Chip)的型态，也可以为一集成电路(IC Package)的型态，其中，当电路装置1为集成电路的型态时，输入端IN即为集成电路的一输入接脚P0，输出端OUT即为集成电路的一输出接脚P1。
再次参考图1。致能模块10耦接于输入端IN，经由输入端IN接收一输入电压Vin，并于输入电压Vin介于一第一电压范围Vscop1时输出一致能信号S1。第一功能模块12耦接于致能模块10与输出端OUT，根据致能信号S1执行一测试模式，以及送出一测试结果S2至输出端OUT。前述中，第一电压范围Vin介于一第一预设电压VTH与一第二预设电压VTL之间。
再次参考图1。第一功能模块12依据致能信号S1，运算出预先设计在电路装置1内部的各种参数值。当电路装置1为一个充电电路芯片时，第一功能模块12即可以根据致能信号S1执行测试模式，并且依据该测试模式的执行，得以测试充电电路芯片内部所预设的充电截止电压值(Cut-off charge voltage)或放电截止电压值(Cut-off dischargevoltage)，并且，将测试结果S2送至输出端OUT。
再次参考图1。第二功能模块14耦接于输入端IN，经由输入端IN接收输入电压Vin，并于输入电压Vin介于一第二电压范围Vscop2时执行一般模式。前述中的第二电压范围Vscop2不等于第一电压范围Vscop1。另外，第二功能模块14在输入电压Vin介于第二电压范围Vscop2时执行一般模式，该一般模式包括了电路装置1各种的应用功能。
如此，当电路装置1的输入端IN接收到的输入电压Vin落在第二电压范围Vscop2时，(即第一预设电压VTH与第二预设电压VTL之外时)，第二功能模块14被启动，以让电路装置1工作在一般模式。此时，致能模块10停止致能信号S1送至第一功能模块12，导致第一功能模块12停止输出测试结果S2，改以输出一操作状态信号S3。
相对的，当电路装置1的输入端IN接收到的输入电压Vin落在第一电压范围Vscop1时，(即第一预设电压VTH与第二预设电压VTL之间时)，第二功能模块14停止运作，电路装置1工作在测试模式。此时，致能模块10将致能信号S1送至第一功能模块12，以令第一功能模块12输出测试结果S2，同时，停止操作状态信号S3的输出。
如此，当第一预设电压VTH与第二预设电压VTL范围内的输入电压Vin被施加到电路装置1的单一输入端IN时，电路装置1即会进入测试模式，并从输出端OUT送出测试结果S2，以提供测试者得知电路装置1内部的特定参数。
配合图1，请参考图2。图2为本发明第一实施例的致能模块电路功能示意图。致能模块10包括多个反向器101、102与一编码器104，在此以二个反向器101、102作说明，但不以此为限制。致能模块10主要利用不同宽长比(W/L)的反相器101、102作为第一电压范围Vscop1与第二电压范围Vscop2的设计依据，因此，改变反相器101、102的宽长比(W/L)即可以相对改变第一电压范围Vscop1与第二电压范围Vscop2。
再次参考图2。二个反向器101、102共同耦接于输入端IN与编码器104之间，其中，二个反向器101、102接收输入电压Vin，并于输入电压Vin介于第一电压范围Vscop1时，输出一第一组逻辑电平。另外，二个反向器101、102于输入电压Vin不介于第一电压范围Vscop1时(即落在第二电压范围Vscop2)，输出一第二组逻辑电平。同时，编码器104耦接于二个反向器101、102与第一功能模块12，其接收第一组逻辑电平，以及输出致能信号S1至第一功能模块12。
配合图3，再参考图2。在第一实施例中，依据致能模块10输出的需求，而将编码器104设计为一个异或门(XOR)，但不以此为限制。在输入电压Vin介于第一电压范围Vscop1时(第一预设电压VTH为3.0V，第二预设电压VTL为1.5V)，编码器104从二个反向器101、102接收第一组逻辑电平，如图3所示，第一组逻辑电平包括“1”的逻辑电平TK1与“0”的逻辑电平TK2。编码器104将逻辑电平TK1、TK2进行异或门(XOR)的逻辑运算后，产生高电位(high level)的致能信号S1，此高电位的致能信号S1用以致能(enable)第一功能模块12，令其进行测试模式。
值得一提的是，送入反相器101、102的输入电压Vin不介于第一范围的电压Vscop1时，编码器104从二个反向器101、102接收第二组逻辑电平，如图3所示，第二组逻辑电平包括同时为“0”的逻辑电平TK1、TK2或同时为“1”的逻辑电平TK1、TK2。此时，编码器104将逻辑电平TK1、TK2进行异或门(XOR)的逻辑运算后，产生低电位(low level)的禁能信号S1’，此低电位的致能信号S1’则用以禁能(disable)第一功能模块12，令其停止测试模式的进行。
综上所述，第一实施例所揭示的电路装置1借助于单一输入端IN接收从外界送入输入电压Vin，并于输入电压Vin介于第一电压范围Vscop1时执行测试模式，或输入电压Vin不介于第一电压范围Vscop1时执行一般模式。电路装置1执行测试模式以从输出端OUT送出测试结果S2，如此，测试者即可以针对电路装置1内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置1量测到所需要的内部功能的问题。
参考图4，图4为本发明第二实施例的电路装置功能方块示意图。电路装置2包括一输入端IN、多个输出端OUT1～OUTn、一致能模块20及一功能模块22。其中，致能模块20耦接于输入端IN，经由输入端IN接收一输入电压Vin，并于输入电压Vin分别落入相异电压范围Vscop1～Vscopn时，分别对应输出相异的致能信号S11～S1n。功能模块22耦接于致能模块20与多个输出端OUT1～OUTn，根据相异的致能信号S 11～S 1n分别对应执行相异的测试模式。功能模块22依据所执行相异的测试模式以对应送出相异的测试结果S21～S2n至对应的输出端OUT1～OUTn。
再次参考图4。电路装置2可以为一电路芯片(Chip)的型态，也可以为一集成电路(IC Package)的型态，其中，当电路装置2为集成电路的型态时，输入端IN即为集成电路的一输入接脚P0，输出端OUT1～OUTn即为集成电路的输出接脚P1～Pn。
再次参考图4。功能模块22依据致能信号S11～S1n，运算出预先设计在电路装置2内部的各种参数值。当电路装置2为一个充电电路芯片时，功能模块22即可以根据致能信号S11～S1n，执行相异的测试模式。功能模块22依据该相异测试模式的执行，得以测试充电电路芯片内部所预设的充电截止电压值(Cut-off charge voltage)与放电截止电压值(Cut-off discharge voltage)，并且，将测试结果S21～S2n送至输出端OUT1～OUTn。
配合图4，请参考图5。图5为本发明第二实施例的致能模块电路功能示意图。致能模块20包括多个反向器201、202、203、204与一编码器206，在此以四个反向器201、202、203、204作说明，但不以此为限制。四个反向器201、202、203、204共同耦接于输入端IN与编码器206之间，其中，四个反向器201、202、203、204根据输入电压Vin所落入相异的电压范围Vscop1～Vscopn，对应产生相异组逻辑电平，其中每一组逻辑电平包括四个逻辑电平TK1、TK2、TK3、TK4。同时，编码器206耦接于四个反向器201、202、203、204与功能模块22，其接收每一组逻辑电平中的四个逻辑电平TK1、TK2、TK3、TK4，以及对应输出相异的致能信号S11～S1n至功能模块22。
再次参考图5。在第二实施例中，依据致能模块20具有二个输出的需求，而将编码器206设计为包括一个异或非门(XNOR)2062与一个异或门(XOR)2064，但不以此为限制，其中异或非门(XNOR)的输出端作为致能模块20的第一输出端Q1，异或门(XOR)作为致能模块20的第二输出端Q2。编码器206将逻辑电平TK2与TK3进行异或门(XOR)的逻辑运算，以及将不同的逻辑电平TK1与TK4进行异或非门(XNOR)的逻辑运算。
配合图5，请参考图6。当输入电压Vin落在电压范围1.5V～4.0V时，编码器206的第一输出端Q1产生高电位(high level)的致能信号S11，此高电位的致能信号S 11则用以致能(enable)功能模块22，令其进行一特定测试模式。另外，当输入电压Vin落在电压范围0V～2.0V与3.5V～5.5V时，编码器206的第二输出端Q2产生高电位(high level)的致能信号S12，此高电位的致能信号S12则用以致能(enable)功能模块22，令其进行另一特定测试模式。
综上所述，第二实施例所揭示的电路装置2借助于单一输入端IN接收从外界送入输入电压Vin，并于输入电压Vin介于各种相异的电压范围Vscop1～Vscopn时对应执行相异的测试模式，并且从各对应的输出端OUT1～OUTn送出对应的测试结果S21～S2n。如此，测试者即可以针对电路装置2内部的某些功能进行测试与分析，以解决在正常测量时无法从电路装置2量测到所需要的内部功能的问题。
值得一提的是，本发明的致能模块可以借助于反相器数目与其宽长比例的调整以及搭配各样的编码器，依据单一输入电压或多组输入电压，以控制输出信号的数目与延迟时间，进而控制多组的测试模式。
如图7所示，致能模块3具有单一输入端与N个输出端，其包括N个反相器30与具有N个输出的编码器32。如图8所示，致能模块4具有单一输入端与N个输出端，其包括N×M个反相器40与具有N个输出的编码器42。
另外，本发明的致能模块亦可依据多组的输入电压，以控制多组的测试模式。如图9所示，致能模块5具有N/2个输入端与N个输出端，其包括N×M个反相器50与具有N个输出的编码器52，其中，相邻二个反向器50的输入端共同接收同一组的输入电压Vin。如图10所示，致能模块6具有2N/K个输入端与N个输出端，其包括N×M个反相器60与具有N个输出的编码器62。如图11所示，致能模块7具有2N个输入端与N个输出端，其包括N×M个反相器70与具有N个输出的编码器72。
综上所述，本发明前述各实施例所揭示的电路装置，其在一个特定范围之外的电压被施加到输入端时，执行一般模式。另外，在该特定范围之内的电压被施加到相同的输入端时，电路装置执行测试模式，并且从输出端送出测试结果。如此，测试者即可以针对电路装置内部的某些功能进行分析，以解决在正常测量时无法从电路装置量测到所需要的内部功能的问题。
但是，以上所述，仅为本发明一最佳的具体实施例的详细说明与附图，本领域普通技术人员在本发明的领域内，可轻易思及的变化或修改皆可涵盖在本案的权利要求保护范围内。

Claims (10)

1.一种电路装置，其特征在于，包括：
输入端；
输出端；
致能模块，耦接于该输入端，该致能模块经由该输入端接收输入电压，并于该输入电压介于第一电压范围时输出致能信号；
第一功能模块，耦接于该致能模块与该输出端，该第一功能模块根据该致能信号执行测试模式，以及送出测试结果至该输出端；及
第二功能模块，耦接于该输入端，该第二功能模块经由该输入端接收该输入电压，并于该输入电压介于第二电压范围时执行一般模式。
2.如权利要求1所述的电路装置，其特征在于，该致能模块包括：
多个反向器，接收该输入电压，该多个反向器在该输入电压介于该第一电压范围时，输出第一组逻辑电平；及
编码器，耦接于该多个反向器，该编码器接收该第一组逻辑电平，以及输出该致能信号至该第一功能模块。
3.如权利要求2所述的电路装置，其特征在于，该多个反向器在该输入电压不介于该第一电压范围时，输出第二组逻辑电平，并且，该编码器接收该第二组逻辑电平，以及输出禁能信号至该第一功能模块。
4.如权利要求1所述的电路装置，其特征在于，该第一电压范围介于第一预设电压与第二预设电压之间，且该第一电压范围不等于该第二电压范围。
5.如权利要求1所述的电路装置，其特征在于，该电路装置为电路芯片或集成电路，其中该输入端为该集成电路的输入接脚，该输出端为该集成电路的输出接脚。
6.如权利要求1所述的电路装置，其特征在于，该电路装置为充电电路芯片，其中该第一功能模块根据该致能信号，以测试该充电电路芯片内部所预设的充电截止电压值或放电截止电压值。
7.一种电路装置，其特征在于，包括：
输入端；
多个输出端；
致能模块，耦接于该输入端，该致能模块经由该输入端接收输入电压，并于该输入电压分别介于相异的电压范围时，分别输出相异的致能信号；及
功能模块，耦接于该致能模块与该多个输出端，该功能模块根据该相异的致能信号分别对应执行相异的测试模式，以及对应送出相异的测试结果至对应的输出端。
8.如权利要求7所述的电路装置，其特征在于，该致能模块包括：
多个反向器，接收该输入电压，该多个反向器在该输入电压分别介于该相异的电压范围时，分别对应输出相异组逻辑电平；及
编码器，耦接于该多个反向器，该编码器接收该相异组逻辑电平，以及输出该相异的致能信号至该功能模块。
9.如权利要求7所述的电路装置，其特征在于，该电路装置为电路芯片或集成电路，其中该输入端为该集成电路的输入接脚，该多个输出端为该集成电路的多个输出接脚。
10.如权利要求7所述的电路装置，其特征在于，该电路装置为充电电路芯片，其中该功能模块根据该相异的致能信号，以测试该充电电路芯片内部所预设的充电截止电压值与放电截止电压值。
CN2010105194560A 2010-09-29 2010-10-18 电路装置 Pending CN102455405A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099133124A TW201213825A (en) 2010-09-29 2010-09-29 Circuit apparatus

Publications (1)

Publication Number Publication Date
CN102455405A true CN102455405A (zh) 2012-05-16

Family

ID=46786348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105194560A Pending CN102455405A (zh) 2010-09-29 2010-10-18 电路装置

Country Status (4)

Country Link
US (1) US20120139569A1 (zh)
JP (1) JP3166060U (zh)
CN (1) CN102455405A (zh)
TW (1) TW201213825A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066985A (zh) * 2012-12-06 2013-04-24 无锡中星微电子有限公司 具有复用引脚的芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405886A (zh) * 2001-09-14 2003-03-26 富士通株式会社 半导体器件
US20040100296A1 (en) * 2002-11-27 2004-05-27 Ong Adrian E. Bonding pads for testing of a semiconductor device
CN101210953A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 半导体器件
CN101291079A (zh) * 2007-04-18 2008-10-22 李仕清 自适应电池充电电路
US20080265948A1 (en) * 2007-04-26 2008-10-30 Nec Electronics Corporation Semiconductor device having differential signal detection circuit for entry into mode other than normal operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405886A (zh) * 2001-09-14 2003-03-26 富士通株式会社 半导体器件
US20040100296A1 (en) * 2002-11-27 2004-05-27 Ong Adrian E. Bonding pads for testing of a semiconductor device
CN101210953A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 半导体器件
CN101291079A (zh) * 2007-04-18 2008-10-22 李仕清 自适应电池充电电路
US20080265948A1 (en) * 2007-04-26 2008-10-30 Nec Electronics Corporation Semiconductor device having differential signal detection circuit for entry into mode other than normal operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066985A (zh) * 2012-12-06 2013-04-24 无锡中星微电子有限公司 具有复用引脚的芯片
CN103066985B (zh) * 2012-12-06 2016-02-17 无锡中星微电子有限公司 具有复用引脚的芯片

Also Published As

Publication number Publication date
JP3166060U (ja) 2011-02-17
TW201213825A (en) 2012-04-01
US20120139569A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
CN105958817B (zh) 一种电荷泵
CN103036552A (zh) 静电侦测电路
CN1360757A (zh) 用于在集成电路的供电电流中产生电流脉冲的电路装置
CN107918535A (zh) 一种在fpga上实现的亚稳态真随机数发生器
US20120131402A1 (en) Test mode setting circuit
CN104599628A (zh) 发光元件阵列广告牌与其中的列开关电路及其控制方法
CN105247377A (zh) 用于触发器盘区域和功率优化的电路和布局技术
CN102353892A (zh) 一种基于sram的fpga的lut测试结构及方法
CN102455405A (zh) 电路装置
CN104898464A (zh) 一种绝缘测试的控制模块
CN103502826A (zh) 输入电路
CN104090226A (zh) 测试芯片管脚连通性的电路
KR101161811B1 (ko) 고속 신호 전송용 번인 테스트 장치와 그를 위한 번인보드 및 번인보드의 고속 신호 전송 방법
US20090132883A1 (en) Test circuit
CN103901289A (zh) 测试装置及其测试电压产生方法
CN204008991U (zh) 测试芯片管脚连通性的电路
KR20170108186A (ko) 반도체 장치 내 배선 구조체의 테스트 방법 및 테스트 장치
CN101916588B (zh) 一种在系统编程isp编程模块及其用于fpaa在系统编程的方法
JP2021038982A (ja) 半導体装置
US9705484B2 (en) Delay cell in a standard cell library
CN102013672B (zh) 利用低压元件实现的低漏电高压电源静电放电保护电路
CN103901337A (zh) 利用集成开关矩阵测量i-v电路的测试系统及方法
CN201393210Y (zh) 一种复位电路及其脉冲发生电路
CN203798977U (zh) 利用集成开关矩阵测量i-v电路的测试系统
US20240319271A1 (en) Semiconductor integrated circuit device and evaluation system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516