CN102449769A - 制造电子装置的设备和方法 - Google Patents

制造电子装置的设备和方法 Download PDF

Info

Publication number
CN102449769A
CN102449769A CN2010800240984A CN201080024098A CN102449769A CN 102449769 A CN102449769 A CN 102449769A CN 2010800240984 A CN2010800240984 A CN 2010800240984A CN 201080024098 A CN201080024098 A CN 201080024098A CN 102449769 A CN102449769 A CN 102449769A
Authority
CN
China
Prior art keywords
pattern
template
finfet
plane electronics
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800240984A
Other languages
English (en)
Other versions
CN102449769B (zh
Inventor
宋森秋
韩秉莫
穆罕默德·哈桑·阿布-拉赫马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42987710&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102449769(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102449769A publication Critical patent/CN102449769A/zh
Application granted granted Critical
Publication of CN102449769B publication Critical patent/CN102449769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Abstract

本发明揭示一种制造电子装置的设备和方法。在一特定实施例中，一设备包括具有压印表面的模板。所述压印表面包括具有适于制造鳍式场效应晶体管FinFET装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。

Description

制造电子装置的设备和方法
技术领域
本发明大体上涉及将鳍式场效应晶体管(FinFET)和平面电子装置集成于共同衬底上的装置以及形成这些装置的方法。
背景技术
技术的进步已产生更小且更强大的个人计算装置。举例来说，当前存在多种便携式个人计算装置，包括无线计算装置，例如便携式无线电话、个人数字助理(PDA)和寻呼装置，其体积小、重量轻且易于由用户携带。更具体来说，便携式无线电话(例如蜂窝式电话和因特网协议(IP)电话)可经由无线网络传送话音和数据包。此外，许多这些无线电话包括并入于其中的其它类型的装置。举例来说，无线电话还可包括静态数字相机、数字视频相机、数字记录器和音频文件播放器。而且，这些无线电话可处理可执行指令，包括可用于接入因特网的软件应用程序(例如网络浏览器应用程序)。然而，这些便携式装置的功率消耗可快速耗尽电池且削弱用户的体验。
减少功率消耗已导致这些便携式装置内的更小的电路特征大小和操作电压。特征大小和操作电压的减小在减少功率消耗的同时还增加对噪声和对制造工艺变化的敏感度。鳍式场效应晶体管(FinFET)为可密集地封装于衬底上的低功率、高速晶体管。遗憾的是，FinFET并不适合于集成电路设计中的所有目的。不同应用可能涉及不同类型晶体管装置的使用。
一个应用可能包括绝缘体上硅(SOI)或块体硅衬底上的FinFET和平面金属氧化物半导体场效应晶体管(MOSFET)两者。然而，集成FinFET和MOSFET的技术通常倾向于导致FinFET栅极与MOSFET栅极之间的大高度差。因而，此高度差除了导致若干制造步骤(例如使用多个光致抗蚀剂层)以外，还导致复杂光刻和蚀刻工艺来形成FinFET和MOSFET装置。
发明内容
在一特定实施例中，本发明揭示一种设备。所述设备包括具有压印表面的模板。所述压印表面包括：具有适于制造鳍式场效应晶体管(FinFET)装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。
在另一特定实施例中，本发明揭示一种制造电子装置的方法。所述方法包括：通过将模板施加于由衬底支撑的流体光致抗蚀剂材料而形成图案化光致抗蚀剂层，和使用所述形成的图案化光致抗蚀剂层来形成所述电子装置。所述模板具有压印表面，所述压印表面包括：具有适于制造鳍式场效应晶体管(FinFET)装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。
在另一特定实施例中，本发明揭示一种装置。所述装置包括鳍式场效应晶体管(FinFET)装置和平面电子装置。所述FinFET装置和所述平面电子装置位于单片衬底上。通过利用具有压印表面的模板图案化流体光致抗蚀剂材料来形成所述FinFET装置和所述平面电子装置。所述压印表面包括：具有适于制造FinFET装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。
由所述揭示的实施例中的至少一者提供的特定优点为：可在不需要将额外光致抗蚀剂层施加于所述衬底的情况下使用压印技术在共同衬底上形成FinFET装置和平面电子装置，因为所述FinFET装置和所述平面电子装置实质上同时形成。
本发明的其它方面、优点和特征将在审阅包括以下章节的完整申请案之后变得显而易见：“附图说明”、“具体实施方式”和“权利要求书”。
附图说明
图1为用于制造电子装置的模板在所述模板被按压到衬底上的可压印媒体中之前的特定说明性实施例的俯视图；
图2为用于制造电子装置的模板在所述模板被按压到衬底上的可压印媒体中之前的特定说明性实施例的侧视图；
图3为正被按压到衬底上的可压印媒体中的模板的特定说明性实施例的侧视图；
图4为固体经压印光致抗蚀剂层的表面轮廓的特定说明性实施例的侧视图；
图5为将图案从固体经压印光致抗蚀剂层转印到衬底的特定说明性实施例的侧视图；
图6为制造电子装置的方法的特定说明性实施例的流程图；以及
图7为包括在共同衬底上的FinFET和平面电子装置的便携式装置的方框图。
具体实施方式
参看图1，描绘用于制造电子装置的模板在所述模板被按压到衬底上的可压印媒体中之前的特定说明性实施例的俯视图，且将其整体标示为100。模板110具有表示待形成于衬底120上的图案的压印表面。压印表面包括第一区112和第二区114。第一区112包括适于制造鳍式场效应晶体管(FinFET)装置的第一拓扑图案116。第二区114包括适于制造平面电子装置的第二拓扑图案118。在一特定实施例中，平面电子装置为场效应晶体管(FET)或金属氧化物半导体场效应晶体管(MOSFET)。
通过将模板110按压到衬底120上的可压印媒体122中而将第一拓扑图案116和第二拓扑图案118转印到可压印媒体122。在图2中说明将此些图案转印到可压印媒体中的实例。可压印媒体122可(例如)经提供为沉积于衬底120上的光致抗蚀剂层。在一特定实施例中，可压印媒体122为热固性聚合物树脂、热塑性聚合物树脂或光可固化液体光致抗蚀剂。可压印媒体122在与模板110接触期间流入界定于模板110上的图案特征中，且此后硬化可压印媒体122以使得形成具有模板图案的轮廓的固体层。此后，将经压印的图案经由图案转印工艺(例如反应性离子蚀刻或湿式化学蚀刻)而从可压印媒体122转印到衬底120。多个FinFET和平面电子装置图案可包括于模板110的压印表面上，借此在后续的处理步骤中在共同衬底上同时形成多个FinFET和平面电子装置。另外，可通过如下步骤而使用模板110来图案化衬底120的小区域：将模板110压印到可压印媒体122中；固化模板110下方的可压印媒体122；移除模板110；步进到衬底120的邻近区；以及重复所述操作，其中第一图案116适于制造多个FinFET装置，且第二图案118适于制造多个平面电子装置，以产生具有多个FinFET装置和平面电子装置的多个区。
模板压印表面上的特征的分辨率可能为对形成于衬底上的特征的可得分辨率的限制性因素。因而，能够形成极高分辨率的技术可有利于形成压印表面图案。可通过电子束写入形成模板压印表面图案。另外，还可考虑模板110的释放特性，因为不良模板释放或粘贴可引起剥落或对经压印层的其它损坏，从而导致经压印图案或特征的尺寸完整性的降级。模板110可(例如)用例如润滑剂涂层等表面处理材料来处理以在模板110上形成释放层。
参看图2，描绘用于制造电子装置的模板210的特定说明性实施例的侧视图，且将其整体标示为200，可通过将模板210按压到衬底220上的可压印媒体222中而制造电子装置。模板210具有表示待形成于衬底220上的图案的压印表面。在一示范性实施例中，模板210为单片模板，且具有包括第一区212、第二区214、第三区242和第四区244的压印表面。第一区212包括适于制造鳍式场效应晶体管(FinFET)装置的第一图案216。第二区214包括适于制造平面电子装置(例如FET)的第二图案218。第三区242包括适于制造另一FinFET装置的第三图案246。第四区244包括适于制造另一平面电子装置(例如第二FET)的第四图案248。通过包括将模板210按压到可压印媒体(例如衬底220上的光致抗蚀剂层222)中的工艺，可将第一图案216、第二图案218、第三图案246和第四图案248转印到衬底220。光致抗蚀剂层222在与模板210接触期间流入界定于模板210上的图案特征中，且此后硬化光致抗蚀剂层222以使得形成具有模板图案的轮廓的固体层。此后，可将经压印图案经由图案转印工艺(例如反应性离子蚀刻或湿式化学蚀刻)从光致抗蚀剂层222转印到衬底220。
参看图3，描绘将模板按压到可压印媒体(例如光致抗蚀剂层)中的特定说明性实施例的侧视图，且将其整体标示为300。模板310具有表示待形成于衬底320上的图案的压印表面。在一特定实施例中，模板310可为图2中所示的模板210。压印表面包括第一区312、第二区314、第三区342和第四区344。第一区312包括适于制造鳍式场效应晶体管(FinFET)装置的第一图案316。第二区314包括适于制造平面电子装置(例如FET)的第二图案318。第三区342包括适于制造另一FinFET装置的第三图案346。第四区344包括适于制造另一平面电子装置(例如第二FET)的第四图案348。柱317勾勒出第一图案的轮廓，柱319勾勒出第二图案的轮廓，柱347勾勒出第三图案的轮廓，且柱349勾勒出模板310的第四图案的轮廓。通过包括将模板310按压到可压印媒体(例如衬底320上的光致抗蚀剂层322)中的工艺，可将第一图案、第二图案、第三图案和第四图案转印到衬底320。将模板310按压到光致抗蚀剂层322中以便形成压缩区313。在所说明的实施例中，柱317、319、347和349被按压到光致抗蚀剂层322中，但并不接触下伏衬底320的表面。使光致抗蚀剂层322的至少部分为可流动的，以使得光致抗蚀剂层322接触柱317、319、347与349之间的部分。结果，光致抗蚀剂层322实质上符合模板310的第一图案316、第二图案318、第三图案346和第四图案348的形状。
参看图4，描绘固体经压印光致抗蚀剂层422的表面轮廓的特定说明性实施例的侧视图，且将其整体标示为400。通过将光致抗蚀剂层422形成为固体层，并通过移除压印模板(未图示)而在衬底420上形成光致抗蚀剂层422。在一特定实施例中，根据符合图2中所描绘的说明性模板210的第一图案、第二图案、第三图案和第四图案的模板的多个柱和凹部来形成固体经压印光致抗蚀剂层422的轮廓。
参看图5，描绘图案从固体经压印光致抗蚀剂层转印到衬底的特定说明性实施例的侧视图，且将其整体标示为500。可使用图案转印工艺(例如反应性离子蚀刻)以将图案从固体经压印光致抗蚀剂层转印到衬底。在一特定实施例中，经由图案转印工艺(例如反应性离子蚀刻或湿式化学蚀刻)将图4中所描绘的固体经压印光致抗蚀剂层422的表面轮廓转印到衬底520，借此在衬底520上形成待用于FinFET装置530和平面电子装置540(例如，FET)中的特征。不需要将额外的图案化光致抗蚀剂层施加于衬底520以形成待用于FinFET装置530和平面电子装置540中的特征，FinFET装置530和平面电子装置540实质上同时形成。
参看图6，描绘制造电子装置的方法的特定说明性实施例的流程图，且将其整体标示为600。在602处，提供模板，其中所述模板具有压印表面，所述压印表面包括适于制造FinFET装置的第一图案和适于制造平面电子装置(例如FET)的第二图案。作为说明性实例，所述模板可为图1中所描绘的模板110或图2中所描绘的模板210。移动到604，通过将模板施加于可压印媒体而将压印表面图样转印到可压印媒体(例如衬底上的光致抗蚀剂层)。
继续到606，将可压印媒体(例如，光致抗蚀剂层)形成为固体层。举例来说，当使用热固性或热塑性聚合物树脂时，将所述树脂加热到一温度，使得树脂在与模板接触后即刻为充分可流动的，以流入界定于模板上的图案特征中。接着冷却图案化树脂。作为另一实例，当使用光可固化液体光致抗蚀剂时，模板通常是由透明材料制成。在此情况下，在将模板和光致抗蚀剂按压在一起后，光致抗蚀剂在UV光中固化，且变为固体。
移动到608，使模板与可压印媒体分离，且在衬底上形成包括经压印图案的固体经压印层。继续到610，经由图案转印工艺(例如反应性离子蚀刻或湿式化学蚀刻)将经压印的FinFET图案和平面电子图案从经压印光致抗蚀剂层(或其它可压印媒体)转印到衬底，借此在衬底上形成FinFET装置的特征和平面电子装置(例如，FET)的特征。在一示范性实施例中，平面电子装置可为金属氧化物半导体场效应晶体管(MOSFET)。在不使用额外的图案化光致抗蚀剂层的情况下，形成FinFET装置和平面电子装置的特征。多个FinFET和平面电子装置图案可包括于模板的压印表面上，借此形成多个FinFET和平面电子装置。
在形成FinFET装置和平面电子装置之后，进行处理以便形成包括互连件、接触件、导线层等(未图示)其余集成电路结构，所述其余集成电路结构通常在装置层级上方形成。此处理包括绝缘层的形成和导电层的形成。选择性地蚀刻绝缘层和导电层以形成其余集成电路结构。
参看图7，如本文中所描述，描绘例如无线电话等电子装置的特定说明性实施例的方框图，且将其整体标示为700，所述电子装置包括通过压印模板而形成于共同衬底上的FinFET和平面电子装置。装置700包括处理器，例如耦合到存储器732的数字信号处理器(DSP)710，存储器732包括通过压印模板而形成于共同衬底上的FinFET装置768和平面电子装置766。在一说明性实施例中，存储器732包括读出放大器770、解码器772和存储器单元774。在特定实施例中，平面电子装置766可包括于存储器732的读出放大器770或解码器772内，且FinFET装置768可包括于存储器单元774内。在一说明性实例中，通过压印模板而形成于共同衬底上的FinFET装置768和平面电子装置766包括图5中所描绘的FinFET装置和平面电子装置结构，且具有使用图6的方法，使用图1的模板110或图2的模板210或其任何组合而确定的拓扑特征。
图7还展示耦合到数字信号处理器710和显示器728的显示器控制器726。编码器/解码器(CODEC)734还可耦合到数字信号处理器710。扬声器736和麦克风738可耦合到CODEC 734。
图7还指示无线控制器740可耦合到数字信号处理器710和无线天线742。在一特定实施例中，DSP 710、显示器控制器726、存储器732、CODEC 734、无线控制器740和通过压印模板而形成于共同衬底上的FinFET 768和平面电子装置766被包括于系统级封装或芯片上系统722中。在一特定实施例中，输入装置730和电源744耦合到芯片上系统722。此外，在一特定实施例中，如图7中所说明，显示器728、输入装置730、扬声器736、麦克风738、无线天线742，和电源744处于芯片上系统722的外部。然而，每一者均耦合到芯片上系统722的组件(例如接口或控制器)。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和算法步骤可实施为电子硬件、由处理器执行的计算机软件或所述两者的组合。为了清楚地说明硬件与软件的此互换性，上文已大体上在其功能性方面描述了各种说明性组件、块、配置、模块、电路和步骤。将此功能性实施为硬件还是由处理器执行的软件视特定应用和强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但不应将此些实施方案决策解释为导致脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中，或所述两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸磁盘或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息和将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器和存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供对所揭示的实施例的先前描述旨在使所属领域的技术人员能够制作或使用所揭示的实施例。在不脱离本发明的范围的情况下，所属领域的技术人员将容易明白对这些实施例的各种修改，且可将本文中所界定的原理应用于其它实施例。因此，本发明无意限于本文中所展示的实施例，而是将被赋予可能与如由所附权利要求书界定的原理和新颖特征一致的最广范围。

Claims (25)

1.一种设备，其包含：
具有压印表面的模板，其中所述压印表面包括具有适于制造鳍式场效应晶体管FinFET装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。
2.根据权利要求1所述的设备，其中所述模板为单片模板。
3.根据权利要求1所述的设备，其中所述FinFET装置和所述平面电子装置位于衬底上。
4.根据权利要求1所述的设备，其中所述模板经配置以将所述第一图案和所述第二图案赋予衬底上的可压印媒体。
5.根据权利要求1所述的设备，其中所述FinFET装置和所述平面电子装置是在不使用额外的图案化光致抗蚀剂层的情况下而制造。
6.根据权利要求1所述的设备，其中所述平面电子装置为场效应晶体管FET。
7.根据权利要求1所述的设备，其中所述第一图案适于制造多个FinFET装置。
8.根据权利要求1所述的设备，其中所述第二图案适于制造多个平面电子装置。
9.一种制造电子装置的方法，所述方法包含：
通过将模板施加于由衬底支撑的流体光致抗蚀剂材料而形成图案化光致抗蚀剂层；
使用所述形成的图案化光致抗蚀剂层来形成所述电子装置；
其中所述模板具有压印表面，所述压印表面包括具有适于制造鳍式场效应晶体管FinFET装置的第一图案的第一区，和具有适于制造平面电子装置的第二图案的第二区。
10.根据权利要求9所述的方法，其进一步包含：
将所述图案化光致抗蚀剂层形成为固体层；以及
将所述适于制造FinFET装置的第一图案和所述适于制造平面电子装置的第二图案转印到所述衬底。
11.根据权利要求9所述的方法，其中所述模板是单片的。
12.根据权利要求9所述的方法，其中在不将额外的图案化光致抗蚀剂层施加于所述衬底的情况下制造所述FinFET装置和所述平面电子装置。
13.根据权利要求9所述的方法，其中所述流体光致抗蚀剂材料包含热塑性聚合物树脂、热固性聚合物树脂或光可固化液体。
14.根据权利要求9所述的方法，其中所述平面电子装置为金属氧化物半导体场效应晶体管MOSFET。
15.根据权利要求9所述的方法，其中所述压印表面包括具有适于在所述衬底上制造另一FinFET装置的第三图案的第三区，和具有适于在所述衬底上制造另一平面电子装置的第四图案的第四区。
16.一种装置，其包含：
鳍式场效应晶体管FinFET装置；以及
平面电子装置；
其中所述FinFET装置和所述平面电子装置位于单片衬底上；
其中所述FinFET装置和所述平面电子装置是通过使用具有压印表面的模板来图案化流体光致抗蚀剂材料而形成，所述压印表面包括：
具有第一图案的第一区，所述第一图案适于制造所述FinFET装置；以及
具有第二图案的第二区，所述第二图案适于制造所述平面电子装置。
17.根据权利要求16所述的装置，其中所述模板为单片模板。
18.根据权利要求16所述的装置，其中所述平面电子装置为金属氧化物半导体场效应晶体管MOSFET。
19.根据权利要求16所述的装置，其进一步包含无线电话，所述无线电话包括所述FinFET装置和所述平面电子装置。
20.根据权利要求16所述的装置，其中所述平面电子装置包括于存储器装置的读出放大器中。
21.根据权利要求20所述的装置，其中所述FinFET装置包括于所述存储器装置的存储器单元中。
22.根据权利要求16所述的装置，其中所述平面电子装置包括于存储器装置的解码器中。
23.根据权利要求22所述的装置，其中所述FinFET装置包括于所述存储器装置的存储器单元中。
24.根据权利要求16所述的装置，其进一步包含第二FinFET装置，其中所述第一图案进一步适于制造所述第二FinFET装置。
25.根据权利要求16所述的装置，其进一步包含第二平面电子装置，其中所述第二图案进一步适于制造所述第二平面电子装置。
CN201080024098.4A 2009-06-03 2010-06-03 制造电子装置的设备和方法 Active CN102449769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/477,412 2009-06-03
US12/477,412 US9337100B2 (en) 2009-06-03 2009-06-03 Apparatus and method to fabricate an electronic device
PCT/US2010/037241 WO2010141708A1 (en) 2009-06-03 2010-06-03 Apparatus and method to fabricate an electronic device

Publications (2)

Publication Number Publication Date
CN102449769A true CN102449769A (zh) 2012-05-09
CN102449769B CN102449769B (zh) 2015-11-25

Family

ID=42987710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080024098.4A Active CN102449769B (zh) 2009-06-03 2010-06-03 制造电子装置的设备和方法

Country Status (8)

Country Link
US (1) US9337100B2 (zh)
EP (1) EP2438619A1 (zh)
JP (1) JP5474186B2 (zh)
KR (1) KR20120016170A (zh)
CN (1) CN102449769B (zh)
BR (1) BRPI1010863B1 (zh)
TW (1) TW201110240A (zh)
WO (1) WO2010141708A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102108846B1 (ko) * 2013-07-16 2020-05-11 엘지이노텍 주식회사 터치 윈도우

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726433A (zh) * 2002-11-12 2006-01-25 普林斯顿大学 用于纳米压印的组合物和方法
US20070069293A1 (en) * 2005-09-28 2007-03-29 Kavalieros Jack T Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070261016A1 (en) * 2006-04-24 2007-11-08 Sandhu Gurtej S Masking techniques and templates for dense semiconductor fabrication
JP2009006619A (ja) * 2007-06-29 2009-01-15 Hitachi Ltd ナノインプリント用モールドおよび記録媒体

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190929B1 (en) * 1999-07-23 2001-02-20 Micron Technology, Inc. Methods of forming semiconductor devices and methods of forming field emission displays
TW582015B (en) * 2000-06-30 2004-04-01 Nichia Corp Display unit communication system, communication method, display unit, communication circuit and terminal adapter
US7034949B2 (en) * 2001-12-10 2006-04-25 Ophthonix, Inc. Systems and methods for wavefront measurement
US6653030B2 (en) * 2002-01-23 2003-11-25 Hewlett-Packard Development Company, L.P. Optical-mechanical feature fabrication during manufacture of semiconductors and other micro-devices and nano-devices that include micron and sub-micron features
DE10217151A1 (de) 2002-04-17 2003-10-30 Clariant Gmbh Nanoimprint-Resist
JP3821069B2 (ja) 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
DE10320239B4 (de) * 2003-05-07 2006-06-01 Infineon Technologies Ag DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle
JP4050663B2 (ja) * 2003-06-23 2008-02-20 株式会社東芝 半導体装置およびその製造方法
US6911383B2 (en) * 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
KR100642632B1 (ko) * 2004-04-27 2006-11-10 삼성전자주식회사 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
TWI283066B (en) 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7217978B2 (en) * 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7677877B2 (en) * 2005-11-04 2010-03-16 Asml Netherlands B.V. Imprint lithography
DE102006019962A1 (de) 2006-04-28 2007-11-08 Infineon Technologies Ag Imprint-Maske und Verfahren zum Ausrichten der Imprint-Maske
JP4580017B2 (ja) 2006-10-20 2010-11-10 富士通株式会社 パターン転写用スタンパおよびそれを用いた磁気記録媒体の製造方法ならびにその磁気記録媒体
US7560785B2 (en) * 2007-04-27 2009-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multiple fin heights
US20090166770A1 (en) * 2008-01-02 2009-07-02 International Business Machines Corporation Method of fabricating gate electrode for gate of mosfet and structure thereof
KR101512876B1 (ko) 2008-08-27 2015-04-16 에이엠오 게엠베하 개선된 나노임프린트 방법
US8027214B2 (en) * 2008-12-31 2011-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric sense amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726433A (zh) * 2002-11-12 2006-01-25 普林斯顿大学 用于纳米压印的组合物和方法
US20070069293A1 (en) * 2005-09-28 2007-03-29 Kavalieros Jack T Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
CN101292346A (zh) * 2005-09-28 2008-10-22 英特尔公司 在块状衬底上集成平面型与非平面型cmos晶体管的工艺及用此工艺制作的器件
US20070261016A1 (en) * 2006-04-24 2007-11-08 Sandhu Gurtej S Masking techniques and templates for dense semiconductor fabrication
JP2009006619A (ja) * 2007-06-29 2009-01-15 Hitachi Ltd ナノインプリント用モールドおよび記録媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAGHMAIE, F. ET AL.: "A Simplified Method to Produce a Functional Test Stamp for Nanoimprint Lithography (NIL)", 《IEEE SENSORS JOURNAL》 *

Also Published As

Publication number Publication date
BRPI1010863A2 (pt) 2016-08-09
JP5474186B2 (ja) 2014-04-16
KR20120016170A (ko) 2012-02-22
WO2010141708A1 (en) 2010-12-09
EP2438619A1 (en) 2012-04-11
JP2012529187A (ja) 2012-11-15
BRPI1010863B1 (pt) 2020-08-18
CN102449769B (zh) 2015-11-25
US9337100B2 (en) 2016-05-10
US20100308408A1 (en) 2010-12-09
TW201110240A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
CN102741934B (zh) 磁性隧道结装置及制造方法
TW569637B (en) Display substrate and display device
US8798291B2 (en) Structure of MEMS electroacoustic transducer and fabricating method thereof
TW200616053A (en) A method for making a semiconductor device that includes a metal gate electrode
TW200509740A (en) Process for removing an organic layer during fabrication of an organic electronic device and the organic electronic device formed by the process
CN102484111B (zh) 制造磁性随机存取存储器的系统和方法
JP2008526106A5 (zh)
JP2017517890A (ja) 折り曲げ可能および伸び縮み可能なデバイスのための波状インターコネクト
CN102714183A (zh) 具有应变材料的半导体装置
JP2004508722A (ja) 有機電界効果トランジスター、有機電界効果トランジスターを構造化する方法および集積回路
JP2005524109A5 (zh)
WO2007106625A3 (en) Perforated embedded plane package and method
TW200515470A (en) Semiconductor device and manufacturing method therefor
CN102449769B (zh) 制造电子装置的设备和方法
CN110235240B (zh) 可拉伸电子装置及其制造方法、可拉伸显示设备
JP2007173816A5 (zh)
TW200914364A (en) MEMS device and process
US11476174B2 (en) Solder mask design for delamination prevention
TW200620416A (en) Method of manufacturing flash memory device
TW201935499A (zh) 無線充電線圈的沖壓製程與無線充電線圈的製造方法
WO2014194007A2 (en) Length-of-diffusion protected circuit and method of design
CN110136954B (zh) 无线充电线圈的冲压制程与无线充电线圈的制造方法
KR970024184A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device)
KR101690062B1 (ko) 피나클 금형 가공을 이용한 양면형 연성인쇄회로기판의 제조 방법
TW200502982A (en) Structure and fabricating method of an anti-fuse memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant