CN102446963A - 复合隧穿介质层及其制作方法以及非易失性存储器 - Google Patents
复合隧穿介质层及其制作方法以及非易失性存储器 Download PDFInfo
- Publication number
- CN102446963A CN102446963A CN2010105081064A CN201010508106A CN102446963A CN 102446963 A CN102446963 A CN 102446963A CN 2010105081064 A CN2010105081064 A CN 2010105081064A CN 201010508106 A CN201010508106 A CN 201010508106A CN 102446963 A CN102446963 A CN 102446963A
- Authority
- CN
- China
- Prior art keywords
- layer
- tunnel dielectric
- dielectric layer
- composite tunnel
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种复合隧穿介质层及其制作方法以及非易失性存储器，所述复合隧穿介质层包括一氧化硅层和一SiOxNy层，所述SiOxNy层形成于所述氧化硅层的表面上。本发明的复合隧穿介质层及其制作方法以及非易失性存储器，该复合隧穿介质层阻碍电荷穿过的能力强能有效防止电荷介质层中的电荷穿过该复合隧穿介质层产生漏电现象。
Description
技术领域
本发明涉及非易失性存储器，尤其涉及一种复合隧穿介质层及其制作方法以及非易失性存储器。
背景技术
非易失性存储器是一种以电子电荷的形式存储数字数据的半导体器件，电荷在电源关闭时也能保留在存储器中。
浮栅型存储器是一种非易失性存储器，请参见图1，现有技术的浮栅型存储器包括衬基101，形成于所述衬基101表面上的隧穿介质层(tunnel oxide)102，位于所述隧穿介质层102两侧、所述衬基101内的源极107和漏极108，形成于所述隧穿介质层102表面上的浮栅103，形成于所述浮栅103表面上的阻挡介质层104，形成于所述阻挡介质层104表面上的控制栅105，以及所述隧穿介质层102、浮栅103、阻挡介质层104和控制栅105两侧的侧墙106。
往存储器内存入数据时，在所述控制栅105上施加电压，使沟道109中的电荷穿过所述隧穿介质层102进入所述浮栅103；擦除存储器内的数据时，在所述控制栅105上施加电压，使所述浮栅103中的电荷穿过所述隧穿介质层102进入所述沟道109。
所述隧穿介质层102阻碍电荷穿过的能力决定数据存储在所述浮栅103中的保存时间，所述隧穿介质层102阻碍电荷穿过的能力越强，数据存储在所述浮栅103中的保存时间越长，非易失性存储器的性能越好。现有技术中，所述隧穿介质层102为单一的氧化硅层(oxide)，为了维持足够的保存时间，必须采用比较厚的氧化硅层，因为氧化硅层太薄会产生漏电(leakage)现象。
现有技术中，氧化硅层的厚度不能低于100nm，这使得现有技术的浮栅型存储器在继续等比例缩小方面遇到困难，为使浮栅型存储器适应集成度的不断提高，需要提出新的隧穿介质层取代单一的氧化硅层。
发明内容
本发明的目的在于提供一种复合隧穿介质层及其制作方法以及非易失性存储器，该复合隧穿介质层阻碍电荷穿过的能力强，能有效防止漏电。
为了达到上述的目的，本发明提供一种复合隧穿介质层，包括一氧化硅层和一SiOxNy层；所述SiOxNy层形成于所述氧化硅层的表面上。
上述复合隧穿介质层，其中，所述氧化硅层的厚度为10～30埃。
上述复合隧穿介质层，其中，所述SiOxNy层的厚度为10～30埃。
本发明提供的第二技术方案是一种复合隧穿介质层的制作方法，包括以下步骤：在衬基的表面上热氧化生长一层氧化硅；在所述氧化硅的表面上形成一氮化硅层；将所述氮化硅层氧化成SiOxNy层。
上述复合隧穿介质层的制作方法，其中，热氧化生长氧化硅的温度为600～1150℃。
上述复合隧穿介质层的制作方法，其中，生长的氧化硅的厚度为10～30埃。
上述复合隧穿介质层的制作方法，其中，采用原子层沉积法在所述氧化硅的表面上形成氮化硅层。
上述复合隧穿介质层的制作方法，其中，在温度为400～600℃、大气压为20～800Pa的条件下，循环通入二氯二氢硅气体和氨气，由二氯二氢硅和氨气反应生成氮化硅。
上述复合隧穿介质层的制作方法，其中，所述二氯二氢硅气体的流速为0.1～1.5slm，所述氨气的流速为0.5～10slm。
上述复合隧穿介质层的制作方法，其中，所述氮化硅层的厚度为10～20埃。
上述复合隧穿介质层的制作方法，其中，采用原位蒸汽产生氧化所述氮化硅层。
上述复合隧穿介质层的制作方法，其中，氧化所述氮化硅层的温度为900～1150℃。
上述复合隧穿介质层的制作方法，其中，所述SiOxNy层的厚度为10～30埃。
本发明提供的第三种技术方案是一种非易失性存储器，包括衬基、复合隧穿介质层和电荷存储层，所述复合隧穿介质层包括氧化硅层和SiOxNy层；所述氧化硅层形成于所述衬基的表面上；所述SiOxNy层形成于所述氧化硅层的表面上；所述电荷存储层形成于所述SiOxNy层的表面上。
上述非易失性存储器，其中，所述氧化硅层的厚度为10～30埃。
上述非易失性存储器，其中，所述SiOxNy层的厚度为10～30埃。
本发明的复合隧穿介质层及其制作方法以及非易失性存储器采用包含氧化硅层和SiOxNy层的复合隧穿介质层取代单一氧化硅的隧穿介质层，由于硅氮化学键的键能大于硅氧化学键的键能，因此，复合隧穿介质层大大增强了隧穿介质层阻碍电荷穿过的能力，能有效防止电荷介质层中的电荷穿过该复合隧穿介质层产生漏电现象，提高了非易失性存储器的数据保存时间；另外，由于复合隧穿介质层阻碍电荷穿过的能力增强，因此，即使缩小隧穿介质层的厚度也不会产生漏电现象，使非易失性存储器能适应集成度的不断提高。
附图说明
本发明的复合隧穿介质层及其制作方法以及非易失性存储器由以下的实施例及附图给出。
图1是现有技术的浮栅型存储器的结构示意图。
图2是本发明非易失性存储器实施例一的结构示意图。
图3是本发明非易失性存储器实施例二的结构示意图。
图4是本发明复合隧穿介质层的制作方法的流程图。
具体实施方式
以下将结合图2～图4对本发明的复合隧穿介质层及其制作方法以及非易失性存储器作进一步的详细描述。
本发明的复合隧穿介质层包括一氧化硅层和一氮氧化硅(SiOxNy)层；
所述氮氧化硅层形成于所述氧化硅层的表面上。
所述氧化硅层的厚度为10～30埃；
所述氮氧化硅层的厚度为10～30埃。
由于硅氮化学键(Si-N)的键能大于硅氧化学键(Si-H)的键能，因此，电荷穿过本发明的复合隧穿介质层要耗费更多的能量，即本发明的复合隧穿介质层阻碍电荷穿过的能力强。
本发明的非易失性存储器包括衬基、复合隧穿介质层以及电荷存储层；
所述复合隧穿介质层形成于所述衬基的表面上；
所述电荷存储层形成于所述复合隧穿介质层的表面上；
所述复合隧穿介质层包括形成于所述衬基表面上的氧化硅层和形成于所述氧化硅层表面上的SiOxNy层；
所述复合隧穿介质层的厚度为20～60埃。
实施例一：
如图2所示，本发明的非易失性存储器为浮栅型存储器，该浮栅型存储器包括衬基201，形成于所述衬基201表面上的复合隧穿介质层，位于所述复合隧穿介质层两侧、所述衬基201内的源极203和漏极204，形成于所述复合隧穿介质层表面上的浮栅(该浮栅用于存储电荷，即该浮栅为电荷存储层)205，形成于所述浮栅205表面上的阻挡介质层206，形成于所述阻挡介质层206表面上的控制栅207，以及所述复合隧穿介质层、所述浮栅205、所述阻挡介质层206和所述控制栅207两侧的侧墙208；
所述复合隧穿介质层包括形成于所述衬基201表面上的氧化硅层202a和形成于所述氧化硅层202a表面上的SiOxNy层202b；
所述浮栅205为多晶硅层；
所述阻挡介质层206为氧化硅层；
所述控制栅207为多晶硅层。
实施例二：
如图3所示，本发明的非易失性存储器为SONOS存储器，该SONOS存储器包括衬基301，形成于所述衬基301表面上的所述复合隧穿介质层，位于所述复合隧穿介质层两侧、所述衬基301内的源极303和漏极304，形成于所述复合隧穿介质层表面上的电荷存储层305，形成于所述电荷存储层305表面上的阻挡介质层306，以及所述复合隧穿介质层、所述电荷存储层305和所述阻挡介质层306两侧的侧墙307；
所述复合隧穿介质层302包括形成于所述衬基301表面上的氧化硅层302a和形成于所述氧化硅层302a表面上的SiOxNy层302b；
所述电荷存储层305为氮化硅(Si3N4)层；
所述阻挡介质层306为氧化铝(Al2O3)层。
本发明的非易失性存储器中采用复合隧穿介质层取代单一的氧化硅隧穿介质层，能有效防止电荷介质层中的电荷穿过该复合隧穿介质层产生漏电现象，提高了非易失性存储器的数据保存时间；
本发明的非易失性存储器中的SiOxNy层大大增强了隧穿介质层阻碍电荷穿过的能力，因此，即使缩小隧穿介质层的厚度也不会产生漏电现象，使得非易失性存储器能适应集成度的不断提高。
请参见图4，本发明的复合隧穿介质层的制作方法包括以下步骤：
步骤1，在衬基的表面上热氧化生长一层氧化硅；
将所述衬基暴露在高纯氧的高温气氛里完成均匀氧化层的生长，所述衬基的氧化温度为600～1150℃；
既可采用干氧氧化生长氧化层，又可采用湿氧氧化生长氧化层；
生长的氧化硅的厚度为10～30埃；
步骤2，在所述氧化硅的表面上形成一氮化硅层；
形成所述氮化硅层例如采用原子层沉积法(atomic layer deposition，ALD)，在400～600℃的温度下，循环通入二氯二氢硅(SiH2Cl)气体和氨气(NH3)，由二氯二氢硅和氨气反应生成氮化硅，所述二氯二氢硅气体的流速为0.1～1.5slm，所述氨气的流速为0.5～10slm，大气压取20～800Pa；
所述氮化硅层的厚度为10～20埃；
步骤3，将所述氮化硅层氧化成氮氧化硅(SiOxNy)层；
由于步骤2形成的氮化硅层本身具有很多缺陷，工作时会俘获很多电子并留在其中，这会造成阈值电压变化很大，氧化该氮化硅层能大大降低缺陷密度，从而大大降低俘获电子的几率，而且硅氮化学键的键能大于硅氧化学键的键能，电子很难穿过所述氮氧化硅层，有助于防止漏电现象的产生，提高数据保存时间；
例如采用原位蒸汽产生(in-situ steam generation，ISSG)氧化所述氮化硅层，在900～1150℃的温度下，通入氢气和氧气氧化所述氮化硅层，最终使所述氮化硅层氧化成SiOxNy层；
所述SiOxNy层的厚度为10～30埃。
本发明的复合隧穿介质层的制作方法能制作出小于100nm的隧穿介质层，使得非易失性存储器能适应集成度的不断提高。
Claims (16)
1.一种复合隧穿介质层，其特征在于，包括一氧化硅层和一SiOxNy层；
所述SiOxNy层形成于所述氧化硅层的表面上。
2.如权利要求1所述的复合隧穿介质层，其特征在于，所述氧化硅层的厚度为10～30埃。
3.如权利要求1所述的复合隧穿介质层，其特征在于，所述SiOxNy层的厚度为10～30埃。
4.一种复合隧穿介质层的制作方法，其特征在于，包括以下步骤：
在衬基的表面上热氧化生长一层氧化硅；
在所述氧化硅的表面上形成一氮化硅层；
将所述氮化硅层氧化成SiOxNy层。
5.如权利要求4所述的复合隧穿介质层的制作方法，其特征在于，热氧化生长氧化硅的温度为600～1150℃。
6.如权利要求4或5所述的复合隧穿介质层的制作方法，其特征在于，生长的氧化硅的厚度为10～30埃。
7.如权利要求4所述的复合隧穿介质层的制作方法，其特征在于，采用原子层沉积法在所述氧化硅的表面上形成氮化硅层。
8.如权利要求7所述的复合隧穿介质层的制作方法，其特征在于，在温度为400～600℃、大气压为20～800Pa的条件下，循环通入二氯二氢硅气体和氨气，由二氯二氢硅和氨气反应生成氮化硅。
9.如权利要求8所述的复合隧穿介质层的制作方法，其特征在于，所述二氯二氢硅气体的流速为0.1～1.5slm，所述氨气的流速为0.5～10slm。
10.如权利要求4、7、8或9所述的复合隧穿介质层的制作方法，其特征在于，所述氮化硅层的厚度为10～20埃。
11.如权利要求4所述的复合隧穿介质层的制作方法，其特征在于，采用原位蒸汽产生氧化所述氮化硅层。
12.如权利要求11所述的复合隧穿介质层的制作方法，其特征在于，氧化所述氮化硅层的温度为900～1150℃。
13.如权利要求4、11或12所述的复合隧穿介质层的制作方法，其特征在于，所述SiOxNy层的厚度为10～30埃。
14.一种非易失性存储器，包括衬基、电荷存储层，其特征在于，还包括复合隧穿介质层，所述复合隧穿介质层包括氧化硅层和SiOxNy层；
所述氧化硅层形成于所述衬基的表面上；
所述SiOxNy层形成于所述氧化硅层的表面上；
所述电荷存储层形成于所述SiOxNy层的表面上。
15.如权利要求14所述的非易失性存储器，其特征在于，所述氧化硅层的厚度为10～30埃。
16.如权利要求14所述的非易失性存储器，其特征在于，所述SiOxNy层的厚度为10～30埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105081064A CN102446963A (zh) | 2010-10-15 | 2010-10-15 | 复合隧穿介质层及其制作方法以及非易失性存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105081064A CN102446963A (zh) | 2010-10-15 | 2010-10-15 | 复合隧穿介质层及其制作方法以及非易失性存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102446963A true CN102446963A (zh) | 2012-05-09 |
Family
ID=46009290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105081064A Pending CN102446963A (zh) | 2010-10-15 | 2010-10-15 | 复合隧穿介质层及其制作方法以及非易失性存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446963A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402334A (zh) * | 2001-08-09 | 2003-03-12 | 旺宏电子股份有限公司 | 具有闸极堆叠介电层的半导体内存组件的制作方法 |
| CN1449043A (zh) * | 2002-04-01 | 2003-10-15 | 旺宏电子股份有限公司 | 一种存储装置及其护层形成方法 |
| CN101154618A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 形成器件隔离区的方法 |
| CN101529599A (zh) * | 2006-11-20 | 2009-09-09 | 应用材料股份有限公司 | 用于栅极叠层结构的集群顺序处理的方法 |
| US20090227116A1 (en) * | 2008-03-05 | 2009-09-10 | Hynix Semiconductor Inc. | Method for Manufacturing Non-Volatile Memory Device having Charge Trap Layer |
| US20100123183A1 (en) * | 2008-11-20 | 2010-05-20 | Hitachi Kokusai Electric Inc. | Non-volatile semiconductor memory device and method of fabricating the same |
-
2010
- 2010-10-15 CN CN2010105081064A patent/CN102446963A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1402334A (zh) * | 2001-08-09 | 2003-03-12 | 旺宏电子股份有限公司 | 具有闸极堆叠介电层的半导体内存组件的制作方法 |
| CN1449043A (zh) * | 2002-04-01 | 2003-10-15 | 旺宏电子股份有限公司 | 一种存储装置及其护层形成方法 |
| CN101154618A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 形成器件隔离区的方法 |
| CN101529599A (zh) * | 2006-11-20 | 2009-09-09 | 应用材料股份有限公司 | 用于栅极叠层结构的集群顺序处理的方法 |
| US20090227116A1 (en) * | 2008-03-05 | 2009-09-10 | Hynix Semiconductor Inc. | Method for Manufacturing Non-Volatile Memory Device having Charge Trap Layer |
| US20100123183A1 (en) * | 2008-11-20 | 2010-05-20 | Hitachi Kokusai Electric Inc. | Non-volatile semiconductor memory device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032145B2 (ja) | 半導体装置 | |
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US8063435B2 (en) | Semiconductor memory and method for manufacturing the same | |
| JP7042852B2 (ja) | 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体 | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| JP5443873B2 (ja) | 半導体装置及びその製造方法 | |
| US20150137212A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US20060192248A1 (en) | Memory Device and Method of Manufacturing Including Deuterated Oxynitride Charge Trapping Structure | |
| JP2010062239A (ja) | 半導体装置およびその製造方法 | |
| JP2009206152A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2008532260A (ja) | 不揮発性ナノ結晶メモリ及びその方法 | |
| CN101335208A (zh) | 制造具有电荷俘获层的非易失性存储器元件的方法 | |
| JP2008147390A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| CN101364615A (zh) | 非易失性存储器与非易失性存储器的形成方法 | |
| JP5291984B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20090036843A (ko) | 반도체 소자의 제조 방법 | |
| TWI400772B (zh) | Flash memory manufacturing method | |
| CN102446963A (zh) | 复合隧穿介质层及其制作方法以及非易失性存储器 | |
| JP4959926B2 (ja) | フラッシュメモリセルの製造方法 | |
| KR100824406B1 (ko) | 반도체 장치의 제조방법 | |
| CN100483744C (zh) | 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法 | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2010161154A (ja) | 半導体記憶装置及びその製造方法 | |
| JP5355063B2 (ja) | 半導体装置及びその製造方法 | |
| JP4781806B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130617 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130617 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130617 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120509 |