CN102446817A

CN102446817A - 互连结构的制作方法

Info

Publication number: CN102446817A
Application number: CN201010509437XA
Authority: CN
Inventors: 陈碧钦; 何伟业; 聂佳相; 孔祥涛
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-10-14
Filing date: 2010-10-14
Publication date: 2012-05-09
Anticipated expiration: 2030-10-14
Also published as: CN102446817B

Abstract

本发明提供了一种互连结构的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有低K介质层；对所述半导体衬底和低K介质层进行退火工艺；在退火后的低K介质层上形成硬掩膜层；以所述硬掩膜层为掩膜，在退火后的衬底和低K介质层内形成互连结构。本发明减小了互连结构的电阻，减小了器件的RC时间常数，提高了器件的性能，满足了工艺要求。

Description

互连结构的制作方法

技术领域

本发明涉及半导体技术领域，特别涉及互连结构的制作方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸越来越小，互连结构的RC延迟效应对器件的开启速度影响越来越大。为了减小RC延迟效应，现有技术用电阻率小的铜代替电阻率大的铝，以减小金属互连线的电阻；并且，利用低介电材料(K值小于氧化硅)来取代传统的氧化硅(其K值为3.9)，以减小金属互连线间的电容C。由于金属铜难以刻蚀，现有技术利用双镶嵌工艺制作铜互连结构。

参考图1～图3，为现有技术的铜互连结构制作方法剖面结构示意图。

首先，请参考图1，提供半导体衬底10。在所述半导体衬底10上依次形成刻蚀阻挡层20、低K介质层30、硬掩膜层40、光刻胶层50。其中，所述刻蚀阻挡层20的材质为氮化硅；所述低K介质层30的材质为黑金刚钻石(BlackDiamond，其K值为2.5)；所述硬掩膜层40的材质为金属，例如为氮化钛，其形成方法为物理气相沉积的方法(PVD)；所述光刻胶层50内具有开口，露出部分硬掩膜层40。

然后，请参考图2，进行刻蚀工艺，对所述硬掩膜层40和低K介质层30和刻蚀阻挡层20进行刻蚀，在所述刻蚀阻挡层20和部分低K介质层30内形成接触孔70，在所述部分低K介质层30和硬掩膜层40内形成沟槽80，所述沟槽80与所述接触孔70部分重叠，以便在后续填充金属后能够形成互连结构。

接着，去除位于低K介质层30上方的硬掩膜层40以及光刻胶层50。

然后，请参考图3，在所述接触孔70和沟槽80内填充铜，并进行平坦化工艺。使得所述接触孔70内充满铜金属，形成接触插塞，用于将下层电极引出；所述沟槽80内充满铜金属，形成金属互连线，用于同一金属层电连接或同层电极重新布线。所述接触插塞和金属互连线构成双镶嵌互连结构90。

在公开号为CN101325172的中国专利申请中可以发现更多关于现有技术的信息。

在实际中，利用上述方法形成的器件的开关速度慢，无法满足应用的需求。

发明内容

本发明解决的问题是提供了一种互连结构的制作方法，所述方法提高了器件的开关速度，满足了应用的需求。

为解决上述问题，本发明提供一种互连结构的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有低K介质层；

对所述半导体衬底和低K介质层进行退火工艺；

在退火后的低K介质层上形成硬掩膜层；

以所述硬掩膜层为掩膜，在退火后的衬底和低K介质层内形成互连结构。

可选地，所述硬掩膜层的材质为金属或金属化合物。

可选地，所述硬掩膜层利用物理气相沉积工艺制作。

可选地，在所述退火工艺完成后的1～60分钟之内制作所述硬掩膜层。

可选地，所述退火工艺为快速热退火工艺或炉管退火工艺。

可选地，所述退火工艺的气体为氩气、氦气、氮气、氙气中的一种或多种，所述退火的气体流量范围为5～1000sccm。

可选地，所述退火工艺的温度范围为250～450摄氏度。

可选地，所述退火工艺时间为10～1000秒。

可选地，所述退火工艺的压力为1～760托。

可选地，所述互连结构为双镶嵌结构。

与现有技术相比，本发明具有以下优点：在形成硬掩膜层前对半导体衬底和位于半导体衬底上的低K介质层进行退火工艺，然后对退火后的低K介质层上形成硬掩膜层，由于退火工艺对半导体衬底和低K介质层进行了加热，使得半导体衬底和低K介质层表面具有一定的温度，从而减小硬掩膜层与低K介质层之间的应力，避免所述应力挤压低K介质层而造成低K介质层变形的情况，相应地低K介质层内可以形成尺寸更加均匀的沟槽和接触孔，提高了填充金属后形成的互连结构的均匀性，减小了互连结构的电阻，减小了器件的RC时间常数，提高了器件的开关速度，满足了应用的需求。

附图说明

图1～图3是现有技术的互连结构的制作方法剖面结构示意图。

图4是现有技术形成的互连结构俯视示意图。

图5是本发明的互连结构制作方法流程示意图。

图6～图9是本发明一个实施例的互连结构制作方法剖面结构示意图。

图10是本发明的方法形成的互连结构俯视示意图。

具体实施方式

现有方法制作的器件的开关速度较慢，无法满足工艺要求。经过发明人研究发现，造成器件开关速度慢的原因是由于器件的RC时间常数大，而造成RC时间常数的大的原因是由于互连结构的互连线和接触孔摇摆(wiggling)。所述摇摆通常表现为互连结构的互连线和/或互连线下方的接触插塞的尺寸不均匀。如图4所示，为现有方法制作的双镶嵌互连结构的俯视结构示意图。半导体衬底10上的互连结构90的尺寸不均匀，所述互连结构90呈弯曲状。图中仅示出了互连结构90的互连线，位于互连线下方的接触插塞未示出。

由于互连线和接触插塞的尺寸不均匀，增加了互连结构的电阻，从而增大了器件的RC时间常数，降低了器件的反应速度，最终影响器件的性能。

发明人进一步研究发现，所述互连线和接触插塞尺寸不均匀的原因是由于硬掩膜层与下方的低K介质层之间存在较大的应力所致，由于低K介质较软，受所述应力作用容易发生变形，从而使得所述低K介质层的厚度不均匀。在后续刻蚀工艺时，低K介质层内形成的接触孔和沟槽的尺寸不均匀，从而使得最后填充金属层后形成的互连线和接触插塞尺寸不均匀，最终增大了互连结构的电阻，从而增大了器件的RC时间常数，影响了器件的开关速度。

对应地，本发明提供一种互连结构的制作方法，请参考图5，所述方法包括：

步骤S1，提供半导体衬底，所述半导体衬底上形成有低K介质层；

步骤S2，对所述半导体衬底和低K介质层进行退火工艺；

步骤S3，在退火后的低K介质层上形成硬掩膜层；

步骤S4，以所述硬掩膜层为掩膜，在退火后的衬底和低K介质层内形成互连结构。

下面将结合具体的实施例对本发明的技术方案进行详细的描述。

请参考图6～图9，为本发明一个实施例的互连结构制作方法剖面结构示意图。

参考图6，提供半导体衬底100，所述半导体衬底100上依次形成有刻蚀阻挡层200、低K介质层300、帽层400。

具体地，所述半导体衬底100的材质可以为硅、绝缘体上硅等。

所述刻蚀阻挡层200用于保护半导体衬底200表面，避免所述半导体衬底200在刻蚀工艺中受到损伤。本实施例中，所述刻蚀阻挡层200的材质为氮化硅或氮氧化硅。

本实施例中，所述低K介质层300形成于所述刻蚀阻挡层200上。在其他的实施例中，所述低K介质层300可以直接形成于半导体衬底200上。

所述低K介质层300的K值通常小于氧化硅的K值。本实施例中，所述低K介质层的K值小于2.5，其材质可以为黑金刚钻石(Black Diamond)。

作为优选的实施例，所述低K介质层300上还形成有帽层400，所述帽层400用于减小低K介质层300与后续形成的硬掩膜层之间的应力，减小低K介质层300的弯曲变形的程度。

发明人发现，硬掩膜层沉积时半导体衬底的温度对晶粒大小有影响。虽然沉积工艺有针对半导体衬底进行加热的步骤，但是在沉积工艺起始阶段，半导体衬底表面的温度还没有升至预定温度，从而半导体衬底上沉积的晶粒大小不均匀，随着沉积工艺的进行，半导体衬底表面的温度逐渐增加，从而半导体衬底表面形成的晶粒大小逐渐趋于均匀，在所述硬掩膜层与半导体衬底的交界面(本实施例中为硬掩膜层与帽层)之间的形成了较大的应力。

若能够在沉积硬掩膜层前对所述半导体衬底(包括半导体衬底上的刻蚀阻挡层、低K介质层、帽层)加热，使得半导体衬底表面的温度在沉积工艺开始前就达到预定温度，则可以使得半导体衬底表面的温度在所述沉积工艺过程中保持恒定，可以在半导体衬底表面形成晶粒大小均匀的硬掩膜层，从而减小硬掩膜层与半导体衬底(本实施例中为硬掩膜层与帽层)之间的应力，减小硬掩膜层对低K介质层的挤压，减小低K介质层的弯曲变形。

因此，本发明在形成硬掩膜层之前，进行退火工艺。所述退火工艺可以为炉管退火工艺或快速热退火工艺。由于快速热退火工艺的时间短，处理速度快，因此，优选快速热退火工艺。

作为一个实施例，所述快速热退火的工艺参数为：退火时间为10～1000秒，所述退火时间越长，消除应力的效果越好。但是退火的时间越长，可能会影响产品的整个热预算(thermal budget)。在实际中，本领域技术人员可以根据具体的情况进行优选设置。作为一个实施例，所述退火的压力为1～760托，退火时的压力与硬掩膜层500的厚度、硬掩膜层500与帽层400之间的应力有关系。所述硬掩膜层500的厚度越大，需要的压力越大；硬掩膜层500与帽层400之间的应力越大，需要的压力越大。

所述退火的气体为氮气、惰性气体或者氮气与惰性气体的混合。惰性气体可以为氩气、氦气、氙气等。所述氮气与惰性气体的混合可以为氮气与一种惰性气体的混合或氮气与多种惰性气体的混合。

作为一个实施例，所述退火的气体流量范围为5～1000sccm。

发明人还发现，退火步骤与形成硬掩膜层的步骤的时间间隔对消除应力的效果有影响，所述时间间隔越小，消除应力的效果越好。经过实验，获得在退火步骤后的1～60分钟内形成硬掩膜层，消除应力的效果较好，可以将硬掩膜层与帽层之间的应力减小为没有退火步骤时的40～80％。

作为一个实施例，所述退火工艺的温度比沉积工艺的预定温度高50～100摄氏度，这样经过退火使得半导体衬底的温度大于工艺的预定温度，即使半导体衬底放置1～60分钟，半导体衬底的温度仍然接近沉积工艺的预定温度，在沉积时半导体衬底表面的形成的晶粒大小会更加均匀。

本实施例中，所述退火的温度范围为250～450度。在实际中，本领域技术人员可以根据工艺需要进行测试，获得最优的退火工艺的温度范围。

然后，参考图7，在所述帽层400上形成硬掩膜层500。所述硬掩膜层500的材质为金属或金属化合物。本实施例中，所述硬掩膜层500的材质为氮化钛。在其他的实施例中，所述硬掩膜层500的材质还可以为硅化钨、硅化钛等。

所述硬掩膜层500制作方法与其材质有关。本实施例中，所述硬掩膜层500的材质为金属或金属化合物，从而优选地所述硬掩膜层500的制作方法为沉积方法，所述沉积方法可以为物理气相沉积或化学气相沉积的方法。作为优选的实施例，所述硬掩膜层500的制作方法为物理气相沉积的方法。所述硬掩膜层500厚度范围为50～5000埃。

由于预先对半导体衬底100(及其上方的刻蚀阻挡层200、低K介质层300、帽层400)进行了退火，使得半导体衬底100表面具有一定温度，在进行沉积工艺时，所述半导体衬底表面的温度接近沉积工艺的预定温度，从而沉积工艺在半导体衬底100表面形成的晶粒大小均匀，从而减小了硬掩膜层500与帽层400之间的应力，减小了硬掩膜层500对低K介质层的挤压。所述预定温度的范围通常为200～400摄氏度。

然后，以所述硬掩膜层500为掩膜，在退火后的衬底和低K介质层内形成互连结构。本实施例中，所述互连结构为双镶嵌结构，所述双镶嵌结构包括形成于接触孔内的接触插塞和形成于沟槽内的互连线。在其他的实施例中，所述互连结构还仅为形成于接触孔内的接触插塞或形成于沟槽内的互连线。

请参考图8，作为一个实施例，进行刻蚀工艺，在所述帽层400、部分低K介质层300内形成沟槽800，在所述帽层400、部分低K介质层300和刻蚀阻挡层200内形成接触孔700。所述沟槽800和接触孔700部分重叠，以便两者内填充金属层后能够形成互连结构。由于低K介质层300受到了应力相对退火前减小，从而低K介质层300的变形减小，使得所述沟槽800和接触孔700的尺寸更加均匀。

形成沟槽800和接触孔700的具体步骤为本领域技术人员公知技术，在此不做详细的说明。

然后，参考图9，去除所述帽层400和帽层400上方的硬掩膜层500，露出低K介质层300。接着，在所述沟槽800和接触孔700内沉积金属，形成覆盖所述低K介质层300的金属层，所述金属层填充满所述沟槽800和接触孔700。所述金属层的形成方法可以为物理气相沉积、化学气相沉积、电镀等方法。所述金属的材质为铜。最后，进行平坦化工艺，去除位于低K介质层300上方的多余的铜，使得位于接触孔700和位于沟槽800内的金属构成互连结构900。

参考图10，为本发明的方法形成的互连结构俯视示意图。由于在形成硬掩膜层后，利用退火步骤对所述硬掩膜层进行退火，消除了硬掩膜层与帽层之间的应力，从而减小了所述应力对低K介质层的挤压作用，消除了低K介质层由于挤压发生形变。使得后续刻蚀时形成的沟槽和接触孔更加均匀，最终填充金属后形成的互连线和接触插塞更加均匀，从而减小了金属互连线的电阻，在刻蚀时，层间介质层300内形成的沟槽的800(结合图9)的宽度更加均匀。从而形成的金属互连线900的宽度均匀，减小了金属互连线的电阻，减小了器件的RC时间常数，提高了器件的性能，满足了应用的需求。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种互连结构的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有低K介质层；

对所述半导体衬底和低K介质层进行退火工艺；

在退火后的低K介质层上形成硬掩膜层；

2.如权利要求1所述的互连结构的制作方法，其特征在于，所述硬掩膜层的材质为金属或金属化合物。

3.如权利要求1所述的互连结构的制作方法，其特征在于，所述硬掩膜层利用物理气相沉积工艺制作。

4.如权利要求1所述的互连结构的制作方法，其特征在于，在所述退火工艺完成后的1～60分钟之内制作所述硬掩膜层。

5.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺为快速热退火工艺或炉管退火工艺。

6.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺的气体为氩气、氦气、氮气、氙气中的一种或多种，所述退火的气体流量范围为5～1000sccm。

7.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺的温度范围为300～450摄氏度。

8.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺时间为10～1000秒。

9.如权利要求1所述的互连结构的制作方法，其特征在于，所述退火工艺的压力为1～760托。

10.如权利要求1所述的互连结构的制作方法，其特征在于，所述互连结构为双镶嵌结构。