CN102446810B - 一种形成浅沟槽隔离的方法 - Google Patents
一种形成浅沟槽隔离的方法 Download PDFInfo
- Publication number
- CN102446810B CN102446810B CN2011103411168A CN201110341116A CN102446810B CN 102446810 B CN102446810 B CN 102446810B CN 2011103411168 A CN2011103411168 A CN 2011103411168A CN 201110341116 A CN201110341116 A CN 201110341116A CN 102446810 B CN102446810 B CN 102446810B
- Authority
- CN
- China
- Prior art keywords
- groove
- nitride layer
- silicon nitride
- deposit
- pad silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明一种形成浅沟槽隔离的方法，其中包括：有效的通过对原器件中密集沟槽与疏松沟槽的分步填充，并使在填充密集沟槽时的溅射与淀积的比例大于在填充疏松沟槽时的溅射与淀积比例。通过发明一种形成浅沟槽隔离的方法，有效扩大了高密度等离子体化学气相沉积的工艺，达到填充无空洞与等离子体无损伤的有益效果。
Description
技术领域
本发明涉及一种工艺方法，尤其涉及一种形成浅沟槽隔离的方法。
背景技术
随着集成电路半导体关键尺寸的逐渐缩小，半导体集成电路中器件与器件的隔离技术也由原来的硅局部氧化隔离发展为浅沟槽隔离。
典型的浅沟槽隔离结构包括形成于衬底的沟槽以及填充于沟槽中的绝缘介质，其中绝缘介质一般为氧化硅。
由于高密度等离子体（High Density Plasma，简称HDP）化学气相沉积（Chemical Vapor Deposition，简称CVD，）法具有溅射（Sputtering，简称S）与淀积（Deposition，简称D）两个功能，因此在进行淀积的同时，也会进行对淀积物剥离。
通过调整溅射与淀积的比例，可以控制该制程的填充能力。具有较高溅射与淀积设定的高密度等离子体化学气相沉积制程其填充能力较强，但是却有着对硅有源区等离子体损伤的风险，尤其是对于相对隔离的硅有源区；具有较低溅射与淀积设定的高密度等离子体化学气相沉积制程虽然对硅有源区的等离子体损伤小，然而却不能很好的满足填充的要求，容易在沟槽中形成空洞。
然而在实际的半导体生产过程中，随着半导体关键尺寸的逐渐减小，浅沟槽隔离的深宽比（Aspect Ratio，AR）也逐渐增加，对高密度等离子体化学气相沉积的填充能力要求也越来越高。因此，人们不得不用比较高的溅射与淀积比例设定的化学气相沉积制程进行填充，然而，考虑到对硅有源区等离子体损伤的风险，又不得不严格控制溅射与淀积的比例设定。
到了65nm技术节点以下，高密度等离子体化学气象沉积制程几乎已经没有什么工艺窗口来满足无空洞填充和无硅损伤的近乎苛刻的要求了。
发明内容
发明公开了一种形成浅沟槽隔离的方法。用以解决现有技术中在进行填充的时候却不能很好的满足填充的要求，容易在沟槽中形成空洞的问题。
为实现上述目的，发明采用的技术方案是：
一种形成浅沟槽隔离的方法，包括：首先铺设一层硅基底，在所述硅基底上淀积垫氧化硅层，在所述垫氧化硅层的上表面淀积垫氮化硅层，形成所要被加工的原器件，其中，还包括：对所述原器件进行密集沟槽与疏松沟槽的填充，其填充密集沟槽与疏松沟槽分二个工艺步骤完成，其工步如下：
第一工步包括在对原器件的上表面进行覆盖一层光阻，并在所要填充密集沟槽的区域，对原器件进行密集沟槽的刻蚀，使所刻蚀的密集沟槽穿过垫氮化硅层与垫氧化硅层，在硅基底中形成密集沟槽，再将所述垫氮化硅层上所加工过的光阻完全移除，之后在所述垫氮化硅层上淀积一层氧化硅，并使用氧化硅对密集沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；
之后进行第二个工步，之前首先进行对垫氮化硅层上淀积一层新的光阻，并在所要填充疏松沟槽的区域，对原器件进行疏松沟槽的刻蚀，使所刻蚀疏松沟槽穿过垫氮化硅层与垫氧化硅层，并在硅基底中形成疏松沟槽，之后在所述垫氮化硅层淀积一层氧化硅，并使氧化硅对疏松沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；
上述的工艺方法，其中，在所述第一个工步中进行对淀积氧化硅于密集沟槽中的空间完全填充时溅射的比例大于所述第二个工步中进行对氧化硅淀积于疏松沟槽中的空间完全填充时溅射的比例。
上述的工艺方法，其中，所述淀积为化学气相淀积工艺。
上述的工艺方法，其中，所述氧化硅完全去除的方式为研磨去除。
本发明中一种形成浅沟槽隔离的方法，采用了如上方案具有以下效果：
1、有效的通过对原器件中密集沟槽与疏松沟槽的分步填充，并使在填充密集沟槽时的溅射与淀积的比例大于在填充疏松沟槽时的溅射与淀积比例；
2、同时扩大了高密度等离子体化学气相沉积的工艺，达到填充无空洞与等离子体无损伤的有益效果。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。
图1-9所示为本发明一种形成浅沟槽隔离的方法的工艺步骤示意图。
如图序号：硅基底1、氧化硅层2、氮化硅层3、密集沟槽4、疏松沟槽5、光阻6、氧化硅7、密集沟槽的区域10、疏松沟槽的区域11。
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。
请参看1-9图所示，一种形成浅沟槽隔离的方法，包括：首先铺设一层硅基底1，在硅基底1上淀积垫氧化硅层2，在垫氧化硅层2的上表面淀积垫氮化硅层3，形成所要被加工的原器件，其中，还包括：对原器件进行密集沟槽4与疏松沟槽5的填充，其填充密集沟槽4与疏松沟槽5分二个工艺步骤完成，其工步如下：
第一工步包括在对原器件的上表面进行覆盖一层光阻6，并在所要填充密集沟槽的区域10，对原器件进行密集沟槽4的刻蚀，使所刻蚀的密集沟槽4穿过垫氮化硅层3与垫氧化硅层2，在硅基底1中形成密集沟槽4，再将垫氮化硅层3上所加工过的光阻6完全移除，之后在垫氮化硅层3上淀积一层氧化硅7，并使用氧化硅7对密集沟槽4中的空间完全填充，再将位于垫氮化硅层3以上的氧化硅7完全去除；
之后进行第二个工步，之前首先进行对垫氮化硅层3上淀积一层新的光阻6，并在所要填充疏松沟槽的区域11，对原器件进行疏松沟槽5的刻蚀，使所刻蚀疏松沟槽5穿过垫氮化硅层3与垫氧化硅层2，并在硅基底1中形成疏松沟槽5，之后再垫氮化硅层3淀积一层氧化硅7，并使氧化硅7对疏松沟槽5中的空间完全填充，再将位于垫氮化硅层3以上的氧化硅7完全去除；
进一步的，在第一个工步中进行对淀积氧化硅7于密集沟槽4中的空间完全填充时溅射的比例大于第二个工步中进行对氧化硅7淀积于疏松沟槽5中的空间完全填充时溅射的比例。
进一步的，所述淀积为化学气相淀积工艺。
进一步的，所述氧化硅完全去除的方式为研磨去除。综上所述，发明一种形成浅沟槽隔离的方法，有效的通过对原器件中密集沟槽与疏松沟槽的分步填充，并使在填充密集沟槽时的溅射与淀积的比例大于在填充疏松沟槽时的溅射与淀积比例，同时扩大了高密度等离子体化学气相沉积的工艺，达到填充无空洞与等离子体无损伤的有益效果。
以上对发明的具体实施例进行了描述。需要理解的是，发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响发明的实质内容。
Claims (3)
1.一种形成浅沟槽隔离的方法，包括：首先铺设一层硅基底，在所述硅基底上淀积垫氧化硅层，在所述垫氧化硅层的上表面淀积垫氮化硅层，形成所要被加工的原器件，其特征在于，还包括：对所述原器件进行密集沟槽与疏松沟槽的填充，其填充密集沟槽与疏松沟槽分二个工艺步骤完成，其工步如下：
第一工步包括在对原器件的上表面进行覆盖一层光阻，并在所要填充密集沟槽的区域，对原器件进行密集沟槽的刻蚀，使所刻蚀的密集沟槽穿过垫氮化硅层与垫氧化硅层，在硅基底中形成密集沟槽，再将所述垫氮化硅层上所加工过的光阻完全移除，之后在所述垫氮化硅层上淀积一层氧化硅，并使用氧化硅对密集沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；
之后进行第二个工步，之前首先进行对垫氮化硅层上淀积一层新的光阻，并在所要填充疏松沟槽的区域，对原器件进行疏松沟槽的刻蚀，使所刻蚀疏松沟槽穿过垫氮化硅层与垫氧化硅层，并在硅基底中形成疏松沟槽，之后在所述垫氮化硅层淀积一层氧化硅，并使氧化硅对疏松沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；
在所述第一个工步中进行对淀积氧化硅于密集沟槽中的空间完全填充时溅射的比例大于所述第二个工步中进行对氧化硅淀积于疏松沟槽中的空间完全填充时溅射的比例。
2.根据权利要求1所述的工艺方法，其特征在于，所述淀积为化学气相淀积工艺。
3.根据权利要求1所述的工艺方法，其特征在于，所述氧化硅完全去除的方式为研磨去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103411168A CN102446810B (zh) | 2011-11-02 | 2011-11-02 | 一种形成浅沟槽隔离的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103411168A CN102446810B (zh) | 2011-11-02 | 2011-11-02 | 一种形成浅沟槽隔离的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446810A CN102446810A (zh) | 2012-05-09 |
| CN102446810B true CN102446810B (zh) | 2013-12-04 |
Family
ID=46009192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103411168A Active CN102446810B (zh) | 2011-11-02 | 2011-11-02 | 一种形成浅沟槽隔离的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446810B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653203B1 (en) * | 2002-05-23 | 2003-11-25 | Taiwan Semiconductor Manufacturing Company | Thin sidewall multi-step HDP deposition method to achieve completely filled high aspect ratio trenches |
| JP2008103645A (ja) * | 2006-10-20 | 2008-05-01 | Toshiba Corp | 半導体装置の製造方法 |
| KR100878015B1 (ko) * | 2007-01-31 | 2009-01-13 | 삼성전자주식회사 | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 |
| JP2010283256A (ja) * | 2009-06-08 | 2010-12-16 | Toshiba Corp | 半導体装置およびｎａｎｄ型フラッシュメモリの製造方法 |
| US8610240B2 (en) * | 2009-10-16 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit with multi recessed shallow trench isolation |
-
2011
- 2011-11-02 CN CN2011103411168A patent/CN102446810B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446810A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752190B1 (ko) | 반도체 소자의 갭필 방법 | |
| US6734082B2 (en) | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape | |
| US20120282756A1 (en) | Thin Film Filling Method | |
| CN101577244B (zh) | 层间介质层的平坦化方法及接触孔的形成方法 | |
| CN101308843B (zh) | 一种浅沟槽隔离结构及制备该结构的制程 | |
| CN104835775A (zh) | 一种浅沟道隔离结构的制备方法 | |
| CN102446810B (zh) | 一种形成浅沟槽隔离的方法 | |
| CN108766953B (zh) | 半导体器件及其形成方法 | |
| CN107968050B (zh) | 沟道孔的底部刻蚀方法 | |
| CN103489821B (zh) | 一种高深宽比沟槽的填充方法 | |
| CN102956535A (zh) | 半导体器件及其制造方法 | |
| CN103928386B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103066009A (zh) | 穿透硅的通孔填充钨塞的工艺方法 | |
| CN104599954B (zh) | 射频结构及其形成方法 | |
| CN102054734B (zh) | 提高晶圆沟道填充能力的方法 | |
| CN104347471A (zh) | 半导体器件的制备方法 | |
| CN110890313A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN102610571B (zh) | 一种形成双应力刻蚀阻挡层及前金属介电质层的方法 | |
| CN102420166A (zh) | 氮化硅-二氧化硅-氮化硅阻挡层的浅沟槽隔离刻蚀方法 | |
| CN102054733A (zh) | 形成浅沟槽隔离结构的方法 | |
| CN102867775B (zh) | 深沟槽的填充方法 | |
| CN106356329B (zh) | 铜互连的电介质覆盖层的形成方法 | |
| CN102709226A (zh) | 浅沟槽隔离形成方法以及半导体器件制造方法 | |
| CN116646302A (zh) | 一种深沟槽的填充方法 | |
| CN102054736A (zh) | 高深宽比沟槽隔离区的填充方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |