CN104347471A - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN104347471A CN104347471A CN201310323531.XA CN201310323531A CN104347471A CN 104347471 A CN104347471 A CN 104347471A CN 201310323531 A CN201310323531 A CN 201310323531A CN 104347471 A CN104347471 A CN 104347471A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- preparation
- semiconductor device
- liner oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000005516 engineering process Methods 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- -1 boron ion Chemical class 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 229940085991 phosphate ion Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本发明揭示了一种半导体器件的制备方法，所述半导体器件的制备方法先提供半导体衬底，所述半导体衬底上具有浅沟槽，之后，对所述浅沟槽的底部进行离子注入，最后，在所述浅沟槽的底部与侧壁形成一内衬氧化物层。本发明的半导体器件的制备方法，对所述浅沟槽的底部进行离子注入，可以在所述浅沟槽的底部形成一掺杂区，所述掺杂区的所述内衬氧化物层的生长速度大于所述浅沟槽的侧壁上所述内衬氧化物层的生长速度，使得最终形成的所述内衬氧化物层中，所述内衬氧化物层的底部厚度得到明显提高，进而增加了浅沟槽隔离中内衬氧化物的底部厚度和侧壁厚度的均一性，防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体器件的制备方法。
背景技术
集成电路制程的快速发展，使得半导体器件日益积集化与微小化。而随着半导体器件的积集化，半导体组件的尺寸与隔离半导体组件的隔离结构的大小也随之缩减。因此，在半导体制程中，形成良好的隔离结构显得十分关键。常见的一种形成隔离结构的方法是借助局部氧化形成场氧化层(Local Oxidation ofSilicon，简称LOCOS)，然而，该方法对于积集度高的半导体装置而言并不适合，同一产生鸟嘴侵蚀的问题(Bird’s beak encroachment)。因此，目前以浅沟槽隔离(shallow trench isolation，简称STI)制程成为主流，特别适用于次微米以下的集成电路制程。
在现有技术的浅沟槽隔离技术中，当在半导体衬底上生长由以上的栅氧化层时，栅氧化层角落部位(corner，为栅氧化层与浅沟槽相邻的部分)需要具有一定的尖角圆滑度(corner rounding)，因此，需要内衬氧化物(liner oxide)满足一定的厚度要求。如图1所示，半导体衬底100内具有浅沟槽110，当在浅沟槽110内生长内衬氧化物111时，由于浅沟槽110的底部和侧壁所在的晶面不同，所以，内衬氧化物111在浅沟槽110的底部和侧壁的生长厚度不同，最终造成浅沟槽110的侧壁厚度w1约为底部厚度w2的1.6倍，其中，浅沟槽110的侧壁所在的晶面为(110)面，浅沟槽110的底部所在的晶面为(100)面。
由于，内衬氧化物的底部厚度和侧壁厚度不均一，会造成STI漏电。特别是在形成内衬氧化物后，进行高密度电浆化学气相沉积(HDPCVD)工艺前，会对内衬氧化物进行回刻(pull back)工艺，回刻工艺会进一步地减薄浅沟槽110的底部厚度，从而更容易造成STI漏电。
发明内容
本发明的目的在于，提供一种半导体器件的制备方法，能够提高浅沟槽隔离中内衬氧化物的底部厚度和侧壁厚度的均一性，从而提高所述浅沟槽隔离器件的电性能。
为解决上述技术问题，一种半导体器件的制备方法，包括；
提供半导体衬底，所述半导体衬底上具有浅沟槽；
对所述浅沟槽的底部进行离子注入；
在所述浅沟槽的底部与侧壁形成一内衬氧化物层。
进一步的，在所述对所述浅沟槽的底部进行离子注入步骤和在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤之间，还包括：进行第一回刻工艺。
进一步的，在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤之后，还包括：
在所述浅沟槽内沉积一隔离氧化物层；
对所述半导体衬底进行平坦化工艺，以形成浅沟槽隔离。
进一步的，在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤和在所述浅沟槽内沉积一隔离氧化物层步骤之间，还包括：进行第二回刻工艺。
进一步的，所述离子注入的离子为硼离子、磷离子或砷离子。
进一步的，所述离子注入的离子浓度为1×1018cm-3～1×1021cm-3。
进一步的，所述离子注入的注入方向与所述半导体衬底的表面的夹角为90度±5度。
进一步的，采用热氧化工艺在所述浅沟槽的底部与侧壁形成所述内衬氧化物层。
进一步的，所述热氧化工艺的温度为700℃～1200℃。
进一步的，所述热氧化工艺的时间为10min～3h。
进一步的，所述内衬氧化物层在所述浅沟槽的底部的厚度为
与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：在所述半导体器件的制备方法中，先提供半导体衬底，所述半导体衬底上具有浅沟槽，之后，对所述浅沟槽的底部进行离子注入，最后，在所述浅沟槽的底部与侧壁形成一内衬氧化物层，与现有技术相比，对所述浅沟槽的底部进行离子注入，可以在所述浅沟槽的底部形成一掺杂区，所述掺杂区的所述内衬氧化物层的生长速度大于所述浅沟槽的侧壁上所述内衬氧化物层的生长速度，使得最终形成的所述内衬氧化物层中，所述内衬氧化物层的底部厚度得到明显提高，进而增加了浅沟槽隔离中内衬氧化物的底部厚度和侧壁厚度的均一性，防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
附图说明
图1为现有技术中内衬氧化物的示意图；
图2为本发明一实施例中半导体器件的制备方法的流程图；
图3-图8为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的半导体器件的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种半导体器件的制备方法，所述半导体器件的制备方法在所述浅沟槽的底部与侧壁形成一内衬氧化物层先提供半导体衬底之前，先对所述浅沟槽的底部进行离子注入，以在所述浅沟槽的底部形成一掺杂区，所述掺杂区的所述内衬氧化物层的生长速度大于所述浅沟槽的侧壁上所述内衬氧化物层的生长速度，使得最终形成的所述内衬氧化物层中，所述内衬氧化物层的底部厚度得到明显提高，进而增加了浅沟槽隔离中内衬氧化物的底部厚度和侧壁厚度的均一性，防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
结合上述核心思想，本发明提供的半导体器件的制备方法，包括；
步骤S11，提供半导体衬底，所述半导体衬底上具有浅沟槽；
步骤S12，对所述浅沟槽的底部进行离子注入；
步骤S13，在所述浅沟槽的底部与侧壁形成一内衬氧化物层。
以下列举所述半导体器件的制备方法的几个实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请结合图2以及图3-图8，具体说明本发明的半导体器件的制备方法。其中，图2为本发明一实施例中半导体器件的制备方法的流程图，图3-图8为本发明一实施例中半导体器件的制备方法中器件结构的示意图。
首先，如图2所示，进行步骤S11，提供半导体衬底200，所述半导体衬底200上具有浅沟槽210，如图3所示。所述半导体衬底200还可以包括有源区等必要的器件结构，此为本领域的公知常识，在此不作赘述。较佳的，所述半导体衬底200上还依次形成有垫氧化物层300和氮化物层400，以所述氮化物层400做硬质掩膜(hard mask)制备浅沟槽210图形，可以制备出小尺寸的所述浅沟槽210。其中，所述半导体衬底200的材料不做限制，在本实施例中为硅衬底。
然后，进行步骤S12，对所述浅沟槽210的底部进行离子注入，以在所述浅沟槽210的底部形成一掺杂区220，如图4所示。其中，所述离子注入的离子较佳的为硼离子、磷离子或砷离子，所述硼离子、磷离子或砷离子掺杂到所述半导体衬底200中，所述硼离子、磷离子或砷离子会改变晶体硅的晶格结构，从而在进行步骤S13时，改变所述内衬氧化物层在所述浅沟槽210的底部的生长速度。但所述离子注入的离子并不限于为硼离子、磷离子或砷离子，只要是能够提高所述掺杂区的所述内衬氧化物层的生长速度的离子，亦在本发明的思想范围之内。其中，所述离子注入的离子浓度较佳的为1×1018cm-3～1×1021cm-3，如3×1019cm-3或5×1020cm-3，可以达到很好的提高所述掺杂区的所述内衬氧化物层的生长速度的有益效果。在本实施例中，所述离子注入的注入方向与所述半导体衬底200的表面的夹角为90度，可以很好的防止所述离子注入到所述浅沟槽210的侧壁，从而保证所述浅沟槽210的底部上的所述内衬氧化物层的生长速度大于所述浅沟槽210的侧壁上所述内衬氧化物层的生长速度。但所述离子注入的注入方向与所述半导体衬底200的表面的夹角并不限于为90度，如在90度±5度的误差范围内均能达到以上效果。
在本发明中，在步骤S12和步骤S13之间，进行第一回刻工艺，以刻蚀部分所述浅沟槽210边缘的所述垫氧化物层300和氮化物层400，如图5所示，从而提高所述内衬氧化物层的填充性能。
接着，进行步骤S13，在所述浅沟槽210的底部与侧壁形成一内衬氧化物层500，如图6所示。较佳的，采用热氧化工艺在所述浅沟槽210的底部与侧壁形成一内衬氧化物层500，其中，所述热氧化工艺的温度较佳的为700℃～1200℃，所述热氧化工艺的时间较佳的为10min～3h，可以得到在所述浅沟槽220的底部的厚度W2为的所述内衬氧化物层500，所述内衬氧化物500的底部厚度W2和侧壁厚度W1相差不大，均一性好。
在本实施例中，所述离子注入中磷离子浓度较佳的为3×1019cm-3，所述热氧化工艺的温度为900℃，所述热氧化工艺的时间为2h，得到的所述内衬氧化物层500在所述浅沟槽220的底部的厚度W2为而在对比施例中，不进行步骤S12，所述热氧化工艺的温度为900℃，所述热氧化工艺的时间为2h，得到的所述内衬氧化物层500在所述浅沟槽220的底部的厚度W2为可见，步骤S12中的所述离子注入提高了所述浅沟槽210的底部上的所述内衬氧化物层500的生长速度，从而增加了所述内衬氧化物500的底部厚度W2和侧壁厚度W1的均一性，防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
在本实施例中，在步骤S13之后，还可以进行以下步骤已形成浅沟槽隔离，具体包括：
较佳的，在第一子部之前，进行第二回刻工艺，以刻蚀部分所述内衬氧化物层500，如图7所示，从而提高所述隔离氧化物层的填充性能。其中，所述内衬氧化物500的底部厚度W2和侧壁厚度W1均有所减小，但所述内衬氧化物500的底部厚度W2和侧壁厚度W1的仍具有良好的均一性；
进行第一子部：采用高密度电浆化学气相沉积工艺，在所述浅沟槽210内沉积一隔离氧化物层600，如图8所示；
进行第二子部：对所述半导体衬底200进行平坦化工艺，以形成浅沟槽隔离。在所述浅沟槽隔离结构中，内衬氧化物500的底部厚度W2和侧壁厚度W1的均一性好，可以有效防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
综上所述，本发明提供一种半导体器件的制备方法，在所述半导体器件的制备方法中，先提供半导体衬底，所述半导体衬底上具有浅沟槽，之后，对所述浅沟槽的底部进行离子注入，最后，在所述浅沟槽的底部与侧壁形成一内衬氧化物层。与现有技术相比，本发明提供的半导体器件的制备方法具有以下优点：
本发明的半导体器件的制备方法，对所述浅沟槽的底部进行离子注入，可以在所述浅沟槽的底部形成一掺杂区，所述掺杂区的所述内衬氧化物层的生长速度大于所述浅沟槽的侧壁上所述内衬氧化物层的生长速度，使得最终形成的所述内衬氧化物层中，所述内衬氧化物层的底部厚度得到明显提高，进而增加了浅沟槽隔离中内衬氧化物的底部厚度和侧壁厚度的均一性，防止浅沟槽隔离漏电，从而提高所述浅沟槽隔离器件的电性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种半导体器件的制备方法，包括：
提供半导体衬底，所述半导体衬底上具有浅沟槽；
对所述浅沟槽的底部进行离子注入；
在所述浅沟槽的底部与侧壁形成一内衬氧化物层。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述对所述浅沟槽的底部进行离子注入步骤和在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤之间，还包括：进行第一回刻工艺。
3.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤之后，还包括：
在所述浅沟槽内沉积一隔离氧化物层；
对所述半导体衬底进行平坦化工艺，以形成浅沟槽隔离。
4.如权利要求3所述的半导体器件的制备方法，其特征在于，在所述浅沟槽的底部与侧壁形成一内衬氧化物层步骤和在所述浅沟槽内沉积一隔离氧化物层步骤之间，还包括：进行第二回刻工艺。
5.如权利要求1-4中任意一项所述的半导体器件的制备方法，其特征在于，所述离子注入的离子为硼离子、磷离子或砷离子。
6.如权利要求1-4中任意一项所述的半导体器件的制备方法，其特征在于，所述离子注入的离子浓度为1×1018cm-3～1×1021cm-3。
7.如权利要求1-4中任意一项所述的半导体器件的制备方法，其特征在于，所述离子注入的注入方向与所述半导体衬底的表面的夹角为90度±5度。
8.如权利要求1-4中任意一项所述的半导体器件的制备方法，其特征在于，采用热氧化工艺在所述浅沟槽的底部与侧壁形成所述内衬氧化物层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述热氧化工艺的温度为700℃～1200℃。
10.如权利要求8所述的半导体器件的制备方法，其特征在于，所述热氧化工艺的时间为10min～3h。
11.如权利要求1所述的半导体器件的制备方法，其特征在于，所述内衬氧化物层在所述浅沟槽的底部的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310323531.XA CN104347471A (zh) | 2013-07-29 | 2013-07-29 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310323531.XA CN104347471A (zh) | 2013-07-29 | 2013-07-29 | 半导体器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104347471A true CN104347471A (zh) | 2015-02-11 |
Family
ID=52502806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310323531.XA Pending CN104347471A (zh) | 2013-07-29 | 2013-07-29 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347471A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957213A (zh) * | 2018-09-27 | 2020-04-03 | 瓦里安半导体设备公司 | 形成半导体装置的方法 |
| CN111211039A (zh) * | 2019-01-18 | 2020-05-29 | 合肥晶合集成电路有限公司 | 沟槽隔离结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432798B1 (en) * | 2000-08-10 | 2002-08-13 | Intel Corporation | Extension of shallow trench isolation by ion implantation |
| US20030170964A1 (en) * | 1996-10-02 | 2003-09-11 | Micron Technology, Inc. | Oxidation of ion implanted semiconductors |
| US20050142775A1 (en) * | 2003-12-31 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Method for isolating semiconductor devices |
| CN102044467A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的制作方法 |
| CN102569160A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件制作方法 |
-
2013
- 2013-07-29 CN CN201310323531.XA patent/CN104347471A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030170964A1 (en) * | 1996-10-02 | 2003-09-11 | Micron Technology, Inc. | Oxidation of ion implanted semiconductors |
| US6432798B1 (en) * | 2000-08-10 | 2002-08-13 | Intel Corporation | Extension of shallow trench isolation by ion implantation |
| US20050142775A1 (en) * | 2003-12-31 | 2005-06-30 | Dongbuanam Semiconductor Inc. | Method for isolating semiconductor devices |
| CN102044467A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的制作方法 |
| CN102569160A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957213A (zh) * | 2018-09-27 | 2020-04-03 | 瓦里安半导体设备公司 | 形成半导体装置的方法 |
| CN110957213B (zh) * | 2018-09-27 | 2024-03-26 | 瓦里安半导体设备公司 | 形成半导体装置的方法 |
| CN111211039A (zh) * | 2019-01-18 | 2020-05-29 | 合肥晶合集成电路有限公司 | 沟槽隔离结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN109585291A (zh) | 半导体结构的形成方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| CN103943621B (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN104347471A (zh) | 半导体器件的制备方法 | |
| CN109216156B (zh) | 一种背面密封晶片的方法 | |
| CN104347472A (zh) | 一种浅沟槽隔离的制造方法 | |
| CN109524346B (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN107305839A (zh) | 防止自掺杂效应的方法 | |
| US8975154B2 (en) | Process for producing at least one deep trench isolation | |
| US11688763B2 (en) | Semiconductor device having side-diffused trench plug | |
| KR102435904B1 (ko) | 반도체 장치 제조를 위한 가상 웨이퍼 기술 | |
| CN104465384A (zh) | 半导体器件的制备方法 | |
| CN102931128B (zh) | 浅沟槽隔离之边角圆化的方法 | |
| CN102376548A (zh) | 降低外延工艺中自掺杂与外扩散的方法 | |
| JP2009253292A (ja) | バイポーラ・トランジスタの浅いベース領域を形成する方法 | |
| CN103943471A (zh) | 外延层形成方法及半导体结构 | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN105097458A (zh) | 一种多晶硅薄膜的沉积方法 | |
| CN109727905A (zh) | 浅沟槽隔离结构的凹陷区处理方法及半导体元器件 | |
| CN104425347A (zh) | 浅沟槽隔离的制备方法 | |
| CN108538716A (zh) | 降低自掺杂效应的方法及半导体结构 | |
| CN110364476A (zh) | 一种半导体器件的制造方法 | |
| KR20070075092A (ko) | 플래시 메모리 소자의 제조방법 | |
| US8815698B2 (en) | Well region formation method and semiconductor base |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |