CN102446742A - 一种预防在双应力氮化硅工艺中光阻失效的方法 - Google Patents

一种预防在双应力氮化硅工艺中光阻失效的方法 Download PDF

Info

Publication number
CN102446742A
CN102446742A CN2011102502850A CN201110250285A CN102446742A CN 102446742 A CN102446742 A CN 102446742A CN 2011102502850 A CN2011102502850 A CN 2011102502850A CN 201110250285 A CN201110250285 A CN 201110250285A CN 102446742 A CN102446742 A CN 102446742A
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
transistor
photoresistance
seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102502850A
Other languages
English (en)
Inventor
徐强
张文广
郑春生
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011102502850A priority Critical patent/CN102446742A/zh
Publication of CN102446742A publication Critical patent/CN102446742A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种预防在双应力氮化硅工艺中光阻失效的方法，在通孔刻蚀停止层上旋涂光阻之前，通过先将作为通孔刻蚀停止层的氮化硅薄膜表面游离的氮元素降低，再在其上旋涂光阻，避免使光阻直接接触含氮元素的薄膜而导致光阻失效，从而不会导致光阻曝光效率下降。

Description

一种预防在双应力氮化硅工艺中光阻失效的方法
技术领域
本发明涉及半导体制备技术，属于集成电路制造领域，尤其涉及一种预防在双应力氮化硅工艺中光阻失效的方法。
背景技术
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，尤其是随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PMOS上面淀积高拉和高压应力氮化硅作为通孔刻蚀停止层（Contact Etch Stop Layer，CESL）。尤其是在65nm制程以下，为了同时提高N/PMOS的电迁移率，有时需要同时淀积高拉和高压应力氮化硅于不同的MOS上。
这种技术称之为双应力层技术（Dual Stress Layer，DSL）。当采用DSL技术时，需要利用选择性刻蚀技术将位于PMOS上面的高拉应力氮化硅、以及NMOS上面的高压应力氮化硅去除。
参考图1a至图1c所示的，根据现有技术的工艺流程示意图，在半导体基体上淀积一层高拉应力的第一氮化硅薄膜100作为通孔刻蚀停止层，得到如图1所示的结构，其中，为了同时淀积高拉和高压应力氮化硅于不同的MOS上，需要将图1a中位于PMOS上方的通孔刻蚀停止层去除，因此，先旋涂一层第一光阻200以覆盖所述通孔刻蚀停止层为后续去除在PMOS上方的通孔刻蚀停止层做准备。而现有技术中，由于光阻和氮化硅是直接接触的，因此，在光阻200曝光后，参考图1c，在PMOS上方会留有残余光阻201。
这是由于第一光阻200对于第一氮化硅薄膜100中游离的氮元素比较敏感，容易中毒而导致光阻曝光效率下降，容易产生光阻残余等缺陷，最终导致光阻定义出的尺寸不一致而使得工艺达不到要求。
因此，提供一种能够有效预防在双应力氮化硅工艺中光阻失效的方法就显得尤为重要了。
发明内容
本发明的目的是减小在双应力氮化硅工艺中减小光阻中毒的可能性，防止光刻工艺中光阻失效的现象。
本发明公开一种预防在双应力氮化硅工艺中光阻失效的方法，提供具有至少一个第一晶体管和至少一个第二晶体管半导体基体；淀积第一氮化硅薄膜在所述半导体基体上并覆盖所述第一晶体管和所述第二晶体管，其中，接着执行如下步骤：
用含氧等离子体处理所述第一氮化硅薄膜使所述第一氮化硅薄膜表面游离的氮元素下降；
淀积第一光阻覆盖所述第一氮化硅薄膜，再进行曝光去除位于第一晶体管竖直上方的第一光阻部分，使所述第一氮化硅薄膜位于第一晶体管竖直上方的部分露出；
刻蚀去除所述第一氮化硅薄膜位于第一晶体管竖直上方的部分，使所述第一晶体管露出；
去除剩余在第二晶体管竖直上方的第一光阻，使所述第一氮化硅薄膜剩余在所述第二晶体管上方的部分露出；
淀积第二氮化硅薄膜覆盖所述露出的第一晶体管和所述第一氮化硅薄膜剩余的部分；
用含氧等离子体处理所述第二氮化硅薄膜使所述第二氮化硅薄膜表面游离的氮元素下降；
淀积第二光阻覆盖所述第二氮化硅薄膜，再进行曝光去除位于第二晶体管竖直上方的第二光阻部分，使所述第二氮化硅薄膜剩余在所述第二晶体管竖直上方的部分露出；
刻蚀去除所述第二氮化硅薄膜位于第二晶体管竖直上方的部分，使所述第一氮化硅薄膜剩余在所述第二晶体管上方的剩余部分露出；
去除所述第二光阻剩余在所述第一晶体管竖直上方的部分，使所述第二氮化硅薄膜剩余在所述第一晶体管竖直上方的部分露出。
上述的方法，其中，所述第一晶体管为PMOS管，所述第一氮化硅薄膜为高拉应力氮化硅薄膜。
上述的方法，其中，所述第二晶体管为NMOS管，所述第二氮化硅薄膜为高压应力氮化硅薄膜。
上述的方法，其中，用所述含氧等离子体处理时的温度的取值范围为300度至500度。
上述的方法，其中，用所述含氧等离子体处理时的压强的取值范围为2托至8托。
上述的方法，其中，用所述含氧等离子体处理时的持续时间的取值范围为2秒至20秒。
本发明通过先将作为通孔刻蚀停止层的氮化硅薄膜表面游离的氮元素降低，再在其上旋涂光阻，避免使光阻直接接触含氮元素的薄膜而导致光阻失效，从而不会导致光阻曝光效率下降。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件。
图1a示出了现有技术中，在半导体基体上覆盖有一层高拉应力氮化硅薄膜的结构示意图；
图1b示出了现有技术中，在所述高拉应力氮化硅薄膜上覆盖一层光阻的示意图；
图1c示出了现有技术中，在曝光后，高拉应力氮化硅薄膜上部分残留光阻的示意图； 
图2为根据本发明的，用含氧等离子体处理所述氮化硅薄膜的示意图；
图3至图6为根据本发明的，一种预防在双应力氮化硅工艺中光阻失效的方法中，在处理第二晶体管上通孔刻蚀停止层的示意图；以及
图7至图11为根据本发明的，一种预防在双应力氮化硅工艺中光阻失效的方法中处理第一晶体管上通孔刻蚀停止层的示意图。
具体实施方式
以下结合附图及具体实施方式对本发明进行进一步详细说明。此处所描述的具体实施方式仅用于解释本发明，并不用于限定本发明的保护范围。
本发明所涉及的通孔刻蚀停止层在下述中用氮化硅薄膜进行描述。
参考图2所述的根据本发明的，用含氧等离子体处理所述硅薄膜的示意图。本发明的一种预防在双应力氮化硅工艺中光阻失效的方法，用于具有至少一个第一晶体管1和至少一个第二晶体管2的半导体基体上；淀积第一氮化硅薄膜100在所述半导体基体上并覆盖所述第一晶体管1和所述第二晶体管1。
参考图2，再用含氧等离子体处理所述第一氮化硅薄膜100使所述第一氮化硅薄膜100表面游离的氮元素下降。
在图3中，淀积第一光阻200覆盖所述第一氮化硅薄膜100。再进行曝光去除位于第一晶体管1竖直上方的第一光阻200部分，使所述第一氮化硅薄膜100位于第一晶体管1竖直上方的部分露出，参考图4。
在图5中，刻蚀去除所述第一氮化硅薄膜100位于第一晶体管1竖直上方的部分，使所述第一晶体管1露出。
接着，去除剩余在第二晶体管2竖直上方的第一光阻200，使所述第一氮化硅薄膜100剩余在所述第二晶体管2上方的部分露出，如图6所示。
参考图7，再淀积第二氮化硅薄膜300覆盖所述露出的第一晶体管1和所述第一氮化硅薄膜100剩余的部分。
如图8，用含氧等离子体处理所述第二氮化硅薄膜300使所述第二氮化硅薄膜300表面游离的氮元素下降；
淀积第二光阻400覆盖所述第二氮化硅薄膜300，再进行曝光去除位于第二晶体管竖直上方的第二光阻400部分，使所述第二氮化硅薄膜剩余在所述第二晶体管竖直上方的部分露出，如图9所示。
刻蚀去除所述第二氮化硅薄膜300位于第二晶体管2竖直上方的部分，使所述第一氮化硅薄膜100剩余在所述第二晶体管2上方的剩余部分露出；
参考图11，最后，去除所述第二光阻400剩余在所述第一晶体管竖直上方的部分，使所述第二氮化硅薄膜300剩余在所述第一晶体管1竖直上方的部分露出。
在一个具体实施例中，所述第一晶体管1为PMOS管，所述第一氮化硅薄膜100为高拉应力氮化硅薄膜。
进一步地，所述第二晶体管2为NMOS管，所述第二氮化硅薄膜300为高压应力氮化硅薄膜。
参考图2和图8所示的步骤中，用所述含氧等离子体处理时的温度的取值范围为300度至500度。
更进一步地，用所述含氧等离子体处理时的压强的取值范围为2托至8托。
在一个优选例中，用所述含氧等离子体处理时的持续时间的取值范围为2秒至20秒。
本领域技术人员理解，第一晶体管也可以是NMOS管，相应地，第二晶体管为PMOS管，所述第一氮化硅薄膜为高压应力氮化硅薄膜，所述第二氮化硅薄膜为高拉应力氮化硅薄膜用于产生张应力，这样的变化并不影响本发明的实施。
本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种预防在双应力氮化硅工艺中光阻失效的方法，提供具有至少一个第一晶体管和至少一个第二晶体管半导体基体；淀积第一氮化硅薄膜在所述半导体基体上并覆盖所述第一晶体管和所述第二晶体管，其特征在于，接着执行如下步骤：
用含氧等离子体处理所述第一氮化硅薄膜使所述第一氮化硅薄膜表面游离的氮元素下降；
淀积第一光阻覆盖所述第一氮化硅薄膜，再进行曝光去除位于第一晶体管竖直上方的第一光阻部分，使所述第一氮化硅薄膜位于第一晶体管竖直上方的部分露出；
刻蚀去除所述第一氮化硅薄膜位于第一晶体管竖直上方的部分，使所述第一晶体管露出；
去除剩余在第二晶体管竖直上方的第一光阻，使所述第一氮化硅薄膜剩余在所述第二晶体管上方的部分露出；
淀积第二氮化硅薄膜覆盖所述露出的第一晶体管和所述第一氮化硅薄膜剩余的部分；
用含氧等离子体处理所述第二氮化硅薄膜使所述第二氮化硅薄膜表面游离的氮元素下降；
淀积第二光阻覆盖所述第二氮化硅薄膜，再进行曝光去除位于第二晶体管竖直上方的第二光阻部分，使所述第二氮化硅薄膜剩余在所述第二晶体管竖直上方的部分露出；
刻蚀去除所述第二氮化硅薄膜位于第二晶体管竖直上方的部分，使所述第一氮化硅薄膜剩余在所述第二晶体管上方的剩余部分露出；
去除所述第二光阻剩余在所述第一晶体管竖直上方的部分，使所述第二氮化硅薄膜剩余在所述第一晶体管竖直上方的部分露出。
2.根据权利要求1所述的方法，其特征在于，所述第一晶体管为PMOS管，所述第一氮化硅薄膜为高拉应力氮化硅薄膜。
3.根据权利要求1所述的方法，其特征在于，所述第二晶体管为NMOS管，所述第二氮化硅薄膜为高压应力氮化硅薄膜。
4.根据权利要求1至3中任意一项所述的方法，其特征在于，用所述含氧等离子体处理时的温度的取值范围为300度至500度。
5.根据权利要求4所述的方法，其特征在于，用所述含氧等离子体处理时的压强的取值范围为2托至8托。
6.根据权利要求5所述的方法，其特征在于，用所述含氧等离子体处理时的持续时间的取值范围为2秒至20秒。
CN2011102502850A 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法 Pending CN102446742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102502850A CN102446742A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102502850A CN102446742A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Publications (1)

Publication Number Publication Date
CN102446742A true CN102446742A (zh) 2012-05-09

Family

ID=46009137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102502850A Pending CN102446742A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Country Status (1)

Country Link
CN (1) CN102446742A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN104217944A (zh) * 2014-09-15 2014-12-17 上海华力微电子有限公司 半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048941A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法
JP2009164454A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 半導体装置の製造方法および半導体装置
CN101919045A (zh) * 2007-05-31 2010-12-15 格罗方德半导体公司 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能
CN102024706A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048941A (ja) * 2005-08-10 2007-02-22 Fujitsu Ltd 半導体装置の製造方法
CN101919045A (zh) * 2007-05-31 2010-12-15 格罗方德半导体公司 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能
CN101320713A (zh) * 2007-06-05 2008-12-10 国际商业机器公司 半导体结构及其方法
JP2009164454A (ja) * 2008-01-09 2009-07-23 Renesas Technology Corp 半導体装置の製造方法および半導体装置
CN102024706A (zh) * 2009-09-22 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN104217944A (zh) * 2014-09-15 2014-12-17 上海华力微电子有限公司 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US7923350B2 (en) Method of manufacturing a semiconductor device including etching to etch stop regions
JP2008521214A (ja) 半導体ウエハの薄型化
TW200733220A (en) Method for manufacturing semiconductor device
US9337043B2 (en) Metal gate transistor and method for forming the same
CN102446742A (zh) 一种预防在双应力氮化硅工艺中光阻失效的方法
TW200616104A (en) Device and method using isotopically enriched silicon
US6933212B1 (en) Apparatus and method for dicing semiconductor wafers
JP2011009341A (ja) 半導体装置の製造方法
CN107958891B (zh) 芯片封装
US20080073724A1 (en) Double layer etch stop layer structure for advanced semiconductor processing technology
US8890214B2 (en) Method of manufacturing sidewall spacers on a memory device
US20080153294A1 (en) Method for forming self aligned contacts for integrated circuit devices
US8865573B2 (en) Method for fabricating semiconductor device
TWI256108B (en) Method for manufacturing semiconductor device
US11894226B2 (en) Semiconductor device and method making the same
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
CN102664150A (zh) 提高接触刻蚀阻挡层工艺中pmos性能的方法
US9299607B2 (en) Contact critical dimension control
CN102456565A (zh) 一种预防在双应力氮化硅工艺中光阻失效的方法
US20140357070A1 (en) Method of improving the yield of a semiconductor device
US11876072B2 (en) Method for preparing semiconductor device with wire bond
CN102054686A (zh) 形成cmos器件应力膜的方法
US6812148B2 (en) Preventing gate oxice thinning effect in a recess LOCOS process
JP2010245571A (ja) 半導体装置の製造方法
US7465643B2 (en) Semiconductor device with fixed channel ions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120509