CN102446514A

CN102446514A - 挠曲件的布线结构

Info

Publication number: CN102446514A
Application number: CN2011103101392A
Authority: CN
Inventors: 荒井肇; 福岛清隆
Original assignee: NHK Spring Co Ltd
Current assignee: NHK Spring Co Ltd
Priority date: 2010-10-01
Filing date: 2011-09-30
Publication date: 2012-05-09
Anticipated expiration: 2031-09-30
Also published as: US20120081815A1; JP5583539B2; CN102446514B; JP2012079382A; US8300363B2

Abstract

一种挠曲件的布线结构，其包括布线，其包含第一极性的迹线和第二极性的迹线，其传输信号至磁头和从磁头传输信号，所述磁头被挠曲件以及布线支持，将数据写入记录介质以及从记录介质读取数据；和交错部分，其至少部分地形成在所述布线中，在交错部分，每个所述迹线分为子迹线，所述子迹线在所述布线的宽度方向上交替，在所述交错部分的每一侧上，每个所述迹线的所述子迹线相互连接，每个所述迹线的外部子迹线比相同迹线的内部子迹线更窄。所述布线结构减少在交错部分的布线的信号传输损耗的频率特性(频损特性)中的局部下降。

Description

挠曲件的布线结构

技术领域

本发明涉及一种附接到磁头悬架的挠曲件的布线结构，所述磁头悬架设置于，例如，硬盘驱动器。

背景技术

硬盘驱动器包含了硬盘和支持磁头的磁头悬架。所述硬盘驱动器中的硬盘高速旋转，磁头悬架的磁头从硬盘的表面轻微浮起，将数据写入硬盘以及从硬盘读取数据。磁头悬架的磁头附接挠曲件，所述挠曲件与磁头悬架相匹配并沿磁头悬架延伸。所述挠曲件包括布线，所述布线用于传输写入信号至磁头以及从磁头读取信号。

如今的硬盘驱动器被要求具备更大容量，高传输速率，以及更低的功耗。为了满足这些要求，要求硬盘驱动器中的挠曲件的布线改进电特性，例如降低阻抗和电感、实现与前置放大器的阻抗匹配、避免衰减。

为了符合挠曲件布线的这些要求，日本未审查专利申请公开NO.H10-24837公开了一种交错布线技术，在挠曲件的宽度方向上交替大量两极的迹线。该技术能够降低挠曲件布线的阻抗等。

然而，所述交错布线会引起布线信号传输损耗频率特性(下文中有时作为“频损特性”而提到)的局部下降或降低，而这在没有采用交错布线技术的标准布线中是观察不到的。如果发生了，频损特性局部下降会造成一些问题，例如引起不想要的滤波器以及缩小带宽。

发明内容

本发明的目的是提供一种挠曲件的布线结构，具有交错配置，能够在交错部分不引起布线的频损特性的局部下降。

为了实现该目的，本发明的一个方面提供了支持磁头的挠曲件的布线结构，用于将数据写入记录介质以及从记录介质读取数据。所述布线结构具有：布线，其包含了第一极性的迹线以及第二极性的迹线，所述布线传输信号至磁头以及从磁头传输信号；以及交错部分，其至少部分地形成在布线中，其中，每个迹线分为子迹线，所述子迹线在布线的宽度方向上交替，在交错部分的每一侧上，每个迹线的子迹线相互连接，每个迹线的外部子迹线比相同迹线的内部子迹线更窄。

本发明的这个方面能够在交错部分避免在挠曲件的布线的信号传输损耗的频率特性中发生的局部下降。

附图说明

图1是表示具有采用了根据本发明的第一实施方式的布线结构的挠曲件的磁头悬架的示例的俯视图；

图2是表示附图1的部分挠曲件的透视图；

图3是表示附图2的挠曲件的剖视图；

图4是表示根据第一实施方式的布线结构的交错部分的模型；

图5A和5B是列出了根据第一实施方式的实施例1A至1D与对比实施例2和3的分析模型的尺度的表格；

图6是表示用于分析图5A和5B的分析模型的频率特性分析电路的电路图；

图7是表示采用无交错部分的对比实施例1的信号传输损耗的频率特性(频损特性)的曲线图；

图8是表示采用了具有等宽的子迹线的交错部分的对比实施例2的频损特性的曲线图；

图9是分别表示实施例1A、1B以及具有不同宽度的外部子迹线的对比实施例2的频损特性的曲线图；

图10是图9的部分放大图；

图11是分别表示实施例1A至1D以及具有不同宽度的外部子迹线的对比实施例2和3的频损特性的曲线图；

图12是说明频损特性局部下降的曲线图；

图13是表示频损特性局部下降与外部子迹线宽度之间关系的曲线图；

图14是表示根据本发明第一实施方式的一个修正的挠曲件的布线结构的剖视图；

图15是表示根据所述修正的频损特性局部下降与外部子迹线宽度之间关系的曲线图；

图16A和16B是表示根据本发明第二实施方式的挠曲件的布线结构采用不同子迹线配置的透视图；

图17是表示根据第二实施方式的布线结构的模型；

图18是表示根据第二实施方式的实施例2A和2B以及对比实施例4至6的频损特性的曲线图；

图19是图18的部分放大图；和

图20是表示实施例2A与对比实施例4和5的频损特性的曲线图。

具体实施方式

下面将参考附图来说明本发明的实施方式。通过降低外部子迹线的宽度以使其比内部子迹线的宽度更窄，每个实施方式避免了在挠曲件的布线结构的交错部分发生信号传输损耗的频率特性的局部下降。

图1是表示具有采用了根据本发明第一实施方式的布线结构的挠曲件的磁头悬架的俯视图。

在图1中，所述磁头悬架1包含了负载梁3、基座5以及挠曲件7。

所述负载梁3施加负载于磁头21上，其包含了刚性部件9与弹性部件11。所述刚性部件9由，例如，不锈钢制成，且具有大概，例如，100μm的厚度。

所述弹性部件11与刚性部件9相分离，由例如具有比刚性部件9更低的精密弹簧常数的弹性薄不锈钢轧板制成。所述弹性部件11具有大概，例如，40μm的厚度。所述弹性部件11的第一端被固定于刚性部件9的后端，例如，通过激光焊接，以及其第二端与增强板13成为一体。

所述增强板13被安置和固定于基座板15以形成了基座5。所述基座5附接到支架(未示出)的臂，其绕转轴(未示出)旋转，由此转动磁头悬架1。

所述挠曲件7包含了金属基底17以及在金属基底17上形成的布线图19。所述布线图19包含了作为传输发往至和来自磁头21的信号的信号传输布线的写入布线和读取布线。

所述挠曲件7被固定在刚性部件9，例如，通过激光焊接。布线图19的第一端被连接到磁头21，其第二端向着基座5延伸。

所述挠曲件7具有舌部23，其形成为悬臂。所述舌部23支持着磁头21的滑动头，从而从记录介质读取数据和将数据写入记录介质。所述磁头21包含写入元件和读取元件。所述写入元件是，例如，标准的感应式磁传感器。所述读取元件是，例如，具有高读取灵敏度的TuMR元件、MR元件、或GMR元件。相对应磁头21，布线图19传输写入和读取信号。

所述磁头21可设置有加热器和传感器，加热器通过相对于硬盘的热膨胀精密地调整间隔，传感器检测磁头21是否触碰硬盘。这种情况下，所述布线图19进一步包括了加热器布线和传感器布线，作为信号传输布线，用于传输加热器控制信号以及传感器检测信号。

图2是表示部分挠曲件7的透视图，图3是表示挠曲件7的剖视图，图4是表示根据第一实施方式的布线结构交错部分的模型。

根据所述第一实施方式的挠曲件7的布线结构适用于任何作为信号传输布线的写入布线、读取布线、加热器布线以及传感器布线，因此，下述说明是基于如下假设：布线结构适用于写入布线、读取布线、加热器布线以及传感器布线之一。也就是说，将被说明的写入布线、读取布线、加热器布线以及传感器布线的一种从此处以后被称为“布线”。

如图2-4所示，挠曲件7包含了金属基底17、在金属基底17上形成的基座绝缘层25、以及在基座绝缘层25上形成的布线27。

所述金属基底17由导电薄板制成，例如弹性薄不锈钢冷轧板(SST)。所述金属基底17的厚度的范围为，例如，大概12-20μm，根据所述第一实施方式，大概为20μm。所述金属基底17设置有通窗29。

所述窗29改进了布线27的阻抗，以实现宽的带宽。所述窗29形成于沿着布线27的合适位置，该布线27沿着挠曲件7延伸。与布线27有关的所述窗29的平铺率被合适的调整，以实现布线27所要求的阻抗和带宽。

所述基座绝缘层25由挠性绝缘树脂制成，例如聚酰亚胺。所述基座绝缘层25的厚度范围为，例如，大概5-15μm，根据所述第一实施方式，大约为10μm。

所述布线27包括第一极性的第一迹线31(图4中所示的“迹线1”)和第二极性的第二迹线33(图4中所示的“迹线2”)，迹线由导电金属制成，例如铜。所述第一迹线31和第二迹线33在挠曲件7的宽度方向上相互平行。所述布线27的厚度范围为，例如，大概8-15μm，根据第一实施方式，大概为15μm。

所述第一迹线31包含了在两边的单迹线部分35以及位于所述单迹线部分35之间的一对第一子迹线39和41。所述第一子迹线39和41在挠曲件7的宽度方向上相互平行。所述第二迹线33包含了两边的单迹线部分37以及位于所述单迹线部分37之间的一对第二子迹线43和45。所述第二子迹线43和45在挠曲件7的宽度方向上相互平行。所述第一和第二子迹线39、41、43和45在布线27的一部分上构成了交错部分47。所述交错部分47能够完整地形成在布线27上，或在布线27的纵向上形成在布线27的多个部分。也就是说，所述交错部分47至少一部分地形成在布线27中，在这部分上，所述迹线31和33的每一个被分为了子迹线39、41、43和45。

在所述交错部分47中，所述第一和第二子迹线39、41、43和45沿挠曲件7的宽度方向在基座绝缘层25上被交替。也就是说，在交错部分47中，第一极性的所述第一迹线31的子迹线39和41以及第二极性的所述第二迹线33的子迹线43和45被交错或者交替。

在所述交错部分47中，每个所述第一和第二子迹线41、43位于布线27的交错部分47的外侧，每个所述第一和第二子迹线39、45位于布线27的交错部分47的内侧。每个外部第一和第二子迹线41、43的宽度比相应的内部第一和第二子迹线39、45的宽度窄。

外部第一和第二子迹线41、43的宽度被降低，这样布线27在交错部分47的信号传输损耗的频率特性(频损特性)中的局部下降可相对于在假设所有的子迹线39、41、43和45在交错部分47具有相同的宽度下所观察到的水平减少。

根据第一实施方式，所述内部第一和第二子迹线39、45的每一个的宽度大概为120μm或者150μm，外部第一和第二子迹线41、43的每一个具有的宽度大概是内部第一和第二子迹线39、45的宽度的50％-80％，特别地，大约60％。

在邻近的第一和第二子迹线39、41、43和45的间隔是相同的，根据所述第一实施方式，大概是，例如20μm。第一和第二子迹线39、41、43和45定义的所述间隔也可能被设置不相同。例如，所有的间隔可能不同，或者选择某个间隔相对于其余的间隔不同。

第一子迹线39、41的一端通过分叉49被一起连接到单迹线部分35，第一子迹线39、41的另一端通过桥53被一起连接到单迹线部分35。第二子迹线43、45的一端通过分叉51被一起连接到单迹线部分37，第二子迹线43、45的另一端通过桥55被一起连接到单迹线部分37。也就是说，在交错部分47的每一侧，第一极性的子迹线39、41被相互连接，第二极性的子迹线43、45被相互连接。

具有上述配置的所述布线27被覆盖绝缘层57所覆盖，所述覆盖绝缘层57由例如聚酰亚胺的挠性绝缘树脂制成。所述覆盖绝缘层57的厚度范围是，例如，大概4-5μm，根据第一实施方式，大概为5μm。所述覆盖绝缘层57覆盖了布线27的表面并保护它避免外部力量等。所述覆盖绝缘层57可被省略，这样暴露布线27的表面。

各种布线示例的信号传输损耗的频率特性(频损特性)将被说明。

图5A和5B是列出了根据第一实施方式的实施例1A至1D与对比实施例2和3的分析模型的尺度的表格，图6是表示用于分析图5A和5B的分析模型的频率特性分析电路的电路图。

如图5A所列出的，分析模型的每一个具有20μm厚度的金属基底17(SST)、10μm厚度的基座绝缘层25(Base PI)、15μm厚度的布线27(Cu)、以及5μm厚度的覆盖绝缘层57(Cover)。

如图5B所列出的，内部第一和第二子迹线(39、45)的每一个的宽度被设置为150μm(25Ω的阻抗(Z0))，子迹线之间的间隔每一个被设置为20μm。分析模型的外部第一和第二子迹线(41、43)的宽度分别被设置为内部子迹线宽度的40％、50％、60％、80％、100％和120％。依据不同的外部子迹线宽度，分析模型的所述金属基底17设置的窗29分别具有580μm、610μm、640μm、700μm、760μm和820μm的宽度。

三维电磁域分析软件“Ansoft HFSS(注册商标)”被用于形成布线27的每一个三维模型，以及计算S-参数。由软件而产生的结果数据被应用到图6的电路，由电路分析软件“Ansoft Designer(注册商标)”执行电路计算。

图7-10是表示模型的频损特性分析结果的曲线图，其中，图7是采用无交错部分的对比实施例1，图8是采用了具有等宽子迹线的交错部分的对比实施例2，图9是实施例1A和1B以及具有不同宽度的外部子迹线的对比实施例2，图10是图9的部分放大图。在图7-10中，纵坐标表示增益，横坐标表示频率。

根据图7所示的对比实施例1，因为没有采用交错部分，所以在频损特性上观察不到局部下降。然而，-3dB级半增益衰减的频率大概是2GHz，这表明带宽很窄。根据图8所示的对比实施例2，频损特性大体是平缓的，这表明带宽扩大了。然而，由于频损特性的下降，-3dB的增益处的频率只有大概10GHz。

另一方面，图9和10中的根据第一实施方式的实施例1A(60％)和1B(80％)使得频损特性更加平缓，从而扩大了带宽，减少了频损特性的下降。实施例1A(60％)增加-3dB增益的频率至大概18GHz，实施例1B(80％)增加至大概17GHz。

图11是说明了根据第一实施方式的实施例1A、1B、1C和1D以及对比实施例2和3的频损特性的曲线图。实施例1A、1B、1C和1D采用了分别为内部子迹线宽度的60％、80％、40％和50％的外部子迹线宽度。对比实施例2和3采用了分别是内部子迹线宽度的100％和120％的外部子迹线宽度。

在图11中，根据第一实施方式的实施例1C(40％)和1D(50％)普遍的平缓了频损曲线，从而扩大了带宽，减少了频损特性中的下降。实施例1C(40％)增加-3dB增益的频率至大概11GHz，实施例1D(50％)增加至大概16GHz。

另一方面，对比实施例3(120％)扩大了外部子迹线的宽度，其比内部子迹线的宽度更宽，因此，-3dB增益的频率被恶化至大概5GHz。

图12是说明了发生在频损特性中的局部下降的曲线图。图13是表示频损特性中的局部下降与外部子迹线宽度之间关系的曲线图。在图13中，虚线是宽度120μm(30Ω的阻抗(Z0))的内部子迹线，实线是宽度150μm(25Ω的阻抗(Z0))的内部子迹线。在图13中，纵坐标代表下降，横坐标代表外部子迹线宽度。

在图12中，下降D对应于与没有下降的参考增益线的距离，并以单位增益来表达。在图13中，所述外部子迹线的宽度在内部子迹线宽度的40％-120％之间变化，在每个外部子迹线的宽度处测量所述下降。

在宽度150μm(阻抗(Z0)25Ω)和宽度120μm(阻抗(Z0)30Ω)的每一个内部子迹线处，所述下降随着外部子迹线的宽度从100％减少至60％而减少。当外部子迹线的宽度为内部子迹线的宽度的60％时，所述下降几乎为0。

当外部子迹线宽度比率从60％减少时，所述下降从几乎为0增加，最终超过外部子迹线宽度比率为100％的级别。同样，当外部子迹线宽度比率增加到超过100％时，下降增加。在阻抗为25Ω和30Ω的不同情况下，这种现象均被观察到。

从所述分析能够了解到，使外部子迹线的宽度比率降低到比100％低，可以有效的减少频损特性中的下降。

从图13中很明显，外部子迹线的宽度比率为50％-85％的下降等于或者少于外部子迹线的宽度比率为100％的下降的一半。当比率为60％时，所述下降减少到几乎为0。相应地，所述外部子迹线宽度比率优选在50％-85％的范围内。

将总结所述第一实施方式的效果。

具有根据第一实施方式的所述布线结构的挠曲件是支持磁头21以写入数据至记录介质和从记录介质读取数据的挠曲件1。所述挠曲件1的布线结构包括连接至磁头21的布线27。至少部分地，所述布线27具有交错部分47，其中，第一和第二迹线31、33被分为第一和第二子迹线39、41、43和45，这些子迹线在布线27的宽度方向上交替。在交错部分47的每一侧，第一极性的所述子迹线39和41相互连接，第二极性的所述子迹线43和45相互连接。每个外部第一和第二子迹线41和43的宽度比相对应的内部第一和第二子迹线39和45的宽度窄。外部第一和第二子迹线41、43的宽度被降低，这样布线27在交错部分47的信号传输损耗的频率特性(频损特性)中的局部下降可相对于在假设所有的第一和第二子迹线39、41、43和45在交错部分47具有相同宽度的情况下所观察到的级别减少。

根据第一实施方式的布线结构能够减少布线27在交错部分47的频损特性中的局部下降。

相应地，第一实施方式的布线结构能够降低布线27的阻抗和电感，实现与前置放大器的阻抗匹配、降低衰减，扩大带宽，避免不想要的过滤器的生成。

因此，第一实施方式的布线结构满足多种电气要求，例如写入布线的低阻抗和扩大的带宽。

根据第一实施方式，每个外部第一和第二子迹线41和43的宽度被缩小为相对应的内部第一和第二子迹线39和45的宽度的50％-85％。与采用每个具有相同宽度的子迹线的交错部分的布线结构相比，这种配置在交错部分47使布线27的频损特性中的下降基本上减半。

所述第一实施方式可将每一外部第一和第二子迹线41、43的宽度设置为内部第一和第二子迹线39、45的宽度的60％。这种配置使得布线27在交错部分47的频损特性中的下降基本上降低为零。

第一实施方式在基座绝缘层25上形成布线27，所述基座绝缘层25在具有窗29的金属基底17上形成。所述窗29在对应于交错部分47的位置形成。即使具有这样的配置，第一实施方式减少在交错部分47的布线27的频损特性的下降。

通常地，在金属基底17上形成的所述窗29有效地调整布线27的阻抗和带宽。然而，当所述交错部分47准备用于在窗29的位置的布线27时，所述窗29趋向于引起布线27的频损特性中的下降。

第一实施方式能够减少在交错部分47的布线27的频损特性中的下降，同时，允许所述窗29调整布线27的阻抗和带宽。

将说明第一实施方式的一个修正。图14是表示根据所述修正的挠曲件7A的剖视图，图15是表示根据所述修正的频损特性中的局部下降与外部子迹线宽度之间关系的曲线图。所述修正与第一实施方式基本上是相同的，因此，为了省略重复说明，相对应的部分以相同的附图标记来表示，或者是以相同的附图标记加上“A”来表示。

根据所述修正的所述挠曲件7A具有没有窗的金属基底17A。根据所述修正，布线27A的阻抗(Z0)被设置为10Ω和15Ω，如图15所示。当外部子迹线的宽度比率处于50％-85％的范围时，所述挠曲件7A显示了交错部分47A处的布线27A的频损特性中的下降大幅地减少，当所述比率为60％时，所述下降被最小化。

这样，所述修正提供与第一实施方式相同的效果。

将说明本发明的第二实施方式的布线结构。图16A和16B是表示根据本发明第二实施方式的挠曲件布线结构采用的不同子迹线配置的透视图。在图16A中，只有每个迹线的外部子迹线比迹线的其他子迹线窄。图16B中，每个迹线的外部和中间子迹线比迹线的内部子迹线窄。图17是表示根据第二实施方式的布线结构的模型。所述第二实施方式与第一实施方式基本上是相同的，因此，为了省略重复说明，相对应的部分以相同的附图标记来表示，或者是以相同的附图标记加上“B”来表示。

根据第二实施方式，所述挠曲件7B的布线结构27B被设置为具有交错部分47B，在交错部分47B中，每个迹线被分为了三个子迹线。

更准确的来说，第一极性的第一迹线31B包含在单迹线部分35B之间的第一子迹线59、39B和41B。所述第一子迹线59、39B和41B在挠曲件7B的宽度方向上相互平行。第二极性的第二迹线33B包含在单迹线部分37B之间的第二子迹线43B、45B和61。所述第二子迹线43B、45B和61在挠曲件7B的宽度方向上相互平行。

在交错部分47B中，所述第一和第二子迹线59、39B、41B、43B、45B、61沿挠曲件7B的宽度方向在基座绝缘层25B上被交替。在所述交错部分47B中，每个所述第一和第二子迹线41B和43B位于交错部分47B的外侧，所述第一和第二子迹线59和61分别被中间地安置于子迹线41B和43B的内侧，以及所述第一和第二子迹线39B和45B分别被中心地安置于子迹线59和61的内侧。

每个外部第一和第二子迹线41B、43B的宽度比相应的内部第一和第二子迹线39B、45B的宽度窄。

根据第二实施方式，如图16A所示，只有外部第一和第二子迹线41B、43B可变窄，或者如图16B所示，外部第一和第二子迹线41B、43B以及中间第一和第二子迹线59、61可变窄。

将说明根据第二实施方式的挠曲件7B的信号传输损耗的频率特性(频损特性)。所述外部第一和第二子迹线41B和43B的宽度被改变为内部第一和第二子迹线39B和45B的宽度的100％、60％和36％。此外，中间第一和第二子迹线59和61的宽度被改变为内部第一和第二子迹线39B和45B的宽度的100％、80％和60％。

图18-20是表示根据第二实施方式的实施例2A和2B以及对比实施例4至6的频损特性的曲线图。在图18中，实施例2A具有60％的外部子迹线的宽度比率，实施例2B具有80％的中间子迹线的宽度比率和60％的外部子迹线的宽度比率，对比实施例4的每个子迹线具有相同的宽度(100％)，对比实施例5具有中间子迹线的宽度比率为60％和外部子迹线的宽度比率为36％，对比实施例6具有中间子迹线的宽度比率为60％且外部子迹线的宽度比率为60％。图19是图18的部分放大图，图20是表示实施例2A与对比实施例4和5的频损特性的曲线图。在图18-20中，纵坐标表示增益，横坐标表示频率，“All”表示所有的子迹线具有相同的宽度，“Out”表示外部子迹线的宽度，“Mid”表示中间子迹线的宽度，“Cnt”表示内部(中心)子迹线的宽度。

在图18-20中，根据采用了所有的子迹线相同宽度(100％)的对比实施例4的-3dB增益处的频率大概为17GHz，根据采用了外部子迹线的宽度比率为60％的实施例2A以及根据采用了外部子迹线的宽度比率为60％且中间子迹线的宽度比率为80％的实施例2B的-3dB增益处的频率大概为18GHz，下降减少了。

另一方面，采用了中间子迹线的宽度比率为60％且外部子迹线的宽度比率为36％的对比实施例5以及采用了中间子迹线的宽度比率为60％且外部子迹线的宽度比率为60％的对比实施例6，均增加了下降，且3dB增益处的频率分别减少为大概15GHz和14GHz。

当外部子迹线的宽度比率设置为大概60％时，将每个迹线分为三个子迹线以形成交错部分47B的第二实施方式能够优化在交错部分47B的布线27B的频损特性。

根据第二实施方式，所述中间子迹线的宽度比率可减少为约80％，而不引起在交错部分47B的布线27B的频损特性的恶化。然而，如果中间子迹线的宽度比率减少为约60％，频损特性将恶化。如果外部子迹线的宽度相对于中间子迹线的宽度窄，频损特性也将会恶化。

所以，相对具有相同宽度的中间和内部子迹线，仅仅将外部子迹线变窄有效地减少在交错部分47B的布线27B的频损特性中的下降。

所述中间子迹线可变窄为内部子迹线宽度的约80％，而不引起在交错部分47B的布线27B的频损特性的恶化。

这样，所述第二实施方式提供了挠曲件7B的布线27B，其具有交错部分47B，在交错部分47B中，每个迹线被分为超过2个子迹线的多个子迹线，这些子迹线中，外部第一和第二子迹线41B和43B比内部第一和第二子迹线39B和45B窄，因此提供了与第一实施方式相同的效果。

类似第一实施方式的修正，所述第二实施方式可以省略窗29B。

如上所述，本发明仅仅将布线27、27A、27B中的每个迹线的子迹线的外部子迹线设置的比相同迹线的内部子迹线窄，以减少在交错部分47、47A、47B的布线的信号传输损耗的频率特性(频损特性)中的局部下降。

因此，布线结构和挠曲件7的尺度、布线27、27A和27B的子迹线的阻抗、子迹线的数目等并不被这些实施方式所限制，可以根据众所周知的挠曲件而改变。

进一步地，为了满足本发明的目的，布线27、27A和27B的支持部件并不被限于金属基底和基座绝缘层。

Claims

1.一种支持磁头写入数据至记录介质和从记录介质读取数据的挠曲件的布线结构，包括：

布线，其包括第一极性的迹线和第二极性的迹线，并传输信号至磁头和从磁头传输信号；

交错部分，其至少部分地形成在所述布线中，在交错部分中，每个所述迹线被分为多条子迹线，所述多条子迹线在所述布线的宽度方向上交替，在所述交错部分的每一侧上，每个所述迹线的所述多条子迹线相互连接；和

每个迹线的外部子迹线比同一迹线的内部子迹线更窄。

2.根据权利要求1所述的布线结构，其中所述外部子迹线的宽度在所述内部子迹线的宽度的50％-85％的范围内。

3.根据权利要求1所述的布线结构，其中所述外部子迹线的宽度为所述内部子迹线的宽度的60％。

4.根据权利要求1所述的布线结构，其中所述布线结构包括金属基底和形成在所述金属基底上的基座绝缘层，所述布线形成在所述基座绝缘层上，在对应于所述交错部分的位置，所述金属基底设置有窗。