CN102437982A

CN102437982A - 一种数字预失真系统和方法

Info

Publication number: CN102437982A
Application number: CN2011103827328A
Authority: CN
Inventors: 余萍; 唐友喜; 潘文生; 符初生
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2011-11-28
Filing date: 2011-11-28
Publication date: 2012-05-02

Abstract

本发明公开了一种数字预失真(Digital Pre-distortion)系统和方法，它采用包含两个或两个以上的数字预失真器串联形成的组合数字预失真器进行数字预失真。该系统装置包括：组合数字预失真器101，DAC102、上变频链路103、功放104、增益衰减模块105、下变频链路106、本振107、ADC108、数字预失真训练控制器109。本发明还公开了一种数字预失真实现方法，使本发明的数字预失真系统装置能高效工作。本发明克服了单个数字预失真器拟合精度较低的缺点，具有稳定性高、预失真改善效果好、应用范围广、实现简单的优点。

Description

一种数字预失真系统和方法

技术领域

一种数字预失真系统和方法，本发明设计了一种数字预失真系统，具体涉及将DPD与功放相结合的线性放大方法及装置。

背景技术

随着无线通信技术的快速发展，功率放大器(PA：Power Amplifier)越来越成为通信系统中不可缺少的一部分，其固有的非线性特性日益受到相关领域的关注。当输入信号功率较大时，功放就会进入饱和区甚至截止区，产生严重的非线性失真。为了保证功放工作在线性区中，往往需要控制功放输入信号的功率大小；为了能够容纳信号的高峰均比，保证在信号的峰值功率处功放仍然不会进入饱和区，功放的平均输入功率必须控制一个在较低的水平，即通常所说的功率回退。但是采取这种处理方法会大大降低功放的效率，增加功放的成本。

数字预失真是根据功放特性建模后对其求取逆系统，具体是：信号进入功放前，先对信号进行预失真处理，使得输入信号的失真与功率放大模块的非线性失真呈现相反的失真特性，从而使整个功放系统的输入输出呈现线性特性。数字预失真技术是现有功放线性化技术中性价比最高的一种技术，得到研究者的青睐。

目前的数字预失真系统主要由数字预失真器、数模转换器(DAC：Digital-to-AnalogConvertor)、上变频链路、本振、功放、增益衰减模块、下变频链路、模数转换器(ADC：Analog-to-Digital Convertor)、数字预失真训练控制模块组成。具体应用时，首先将基带数字信号经过数字预失真后输出，然后将经过一系列处理后生成的中频数字信号通过数模转换为中频模拟信号，并将中频模拟信号通过上变频链路形成射频信号传递给功放。功放输出的射频信号，一部分被发送出去，另一部分则被反馈给反馈通道，经过增益衰减等处理后送给下变频链路形成中频模拟信号，然后模拟信号通过模数转换为数字信号，并被送入到数字预失真训练控制模块中用于训练预失真模型权系数，最后将训练得到的权系数用来更新数字预失真器的预失真模型参数。

在单个数字预失真器的情况下，预失真系统为了达到提高功放线性化的目的，一般要求预失真模型的记忆深度和放大阶数的取值都较大，使得预失真模型的复杂度高，系统计算量大，降低了系统工作时间。

发明内容

本发明旨在克服现有技术的不足之处而提出一种新颖的数字预失真装置和实现方法。本发明一种新颖的数字预失真系统装置，该系统装置包括：两个或两个以上的数字预失真器串联形成的组合数字预失真器101，DAC102、上变频链路103、功放104、增益衰减模块105、下变频链路106、本振107、ADC108、数字预失真训练控制器109。

所述组合数字预失真器101、DAC102、上变频链路103和功放104，依次串接在数字预失真系统发射通道；所述增益衰减模块105、下变频链路106、ADC108、数字预失真训练控制器109依次串接在系统反馈通道；本振107与发射通道的上变频链路103和反射通道的下变频链路108相连；组合预失真器101的输出同时作为数字预失真训练控制器109的一路输入信号；

所述组合数字预失真器101为FPGA器件，其特征在于包括至少两个数字预失真器，N个数字预失真器依次首尾相接形成组合数字预失真器101；

所述数字预失真训练控制器109为高速DSP器件，包括三部分：一是自适应算法处理单元301，该处理单元用于处理自适应算法获取组合数字预失真器101的加权系数；二是误差控制处理单元302，用于判断通过自适应算法处理单元301得到的加权系数是否收敛；三是预失真器选择设置单元303，用于判断通过误差控制处理单元302后收敛的加权系数传递给组合数字预失真器101中的第几个数字预失真器。

本发明还包括一种新颖的数字预失真系统实现方法，该方法包括：

第一步：利用数字预失真系统发射通道的输出信号和反馈通道的反馈信号，在数字预失真训练控制器109中得到组合数字预失真器101中各个数字预失真器的模型权系数，具体步骤包括：

1、先将组合数字预失真器101中的各个数字预失真器的模型权系数全部赋初值为[100……]，使数字预失真系统在开始工作时，输入信号能直接输出到达功放中。

2、数字预失真训练控制器109中的自适应算法处理单元301接收反馈通道经过处理后的信号和组合数字预失真器101的输出信号，通过自适应算法得到预失真模型权系数，并得到反馈信号进行自适应算法后的信号与组合数字预失真器101的输出信号的误差值，其中自适应算法是LMS算法、LS算法和RLS算法之一；

3、数字预失真训练控制器109通过误差控制处理单元302，判断模型权系数是否收敛。若模型权系数收敛，则将得到的权系数通过预失真器选择设置单元303传递给选出的数字预失真器，若未收敛，则返回(2)中继续运算，直到模型权系数收敛为止；

4、数字预失真训练控制器109中的预失真器选择设置单元303判断将收敛的权系数具体传递给组合数字预失真器101中的第几个数字预失真器，具体步骤为：

步骤1：设置组合数字预失真器101中数字预失真器的个数；

步骤2：设置权系数传递给组合数字预失真器101的先后顺序，一般按照顺序或者逆序设置，也可以随机设置；

步骤3：将收敛的预失真权系数ω_test按步骤2设置的顺序传递给组合数字预失真器101中的数字预失真器；

第二步：得到组合数字预失真器101中的各个数字预失真器模型的权系数后，数字预失真训练控制器109停止工作；当数字预失真系统与功放失去原有的匹配关系时，数字预失真训练控制器109重新开始工作，更新组合数字预失真器101中各个数字预失真器模型的权系数。

优选地，本发明一种新颖的数字预失真系统装置中的组合数字预失真器101一般包括两个数字预失真器，就能有效克服单个数字预失真器运算复杂、拟合精度低的缺点。

本发明的有益效果

本发明提出的一种数字预失真系统和方法，利用多个数字预失真器串联形成的组合数字预失真器实现对功放的输入信号进行预失真处理，以抵消功放的瞬时失真和记忆效应失真，达到线性化功放的效果。

组合数字预失真器101具有加深模型记忆深度的效果，能更加逼近功放模型，因此可以降低各级预失真模块模型的复杂度，提高计算速度和运算精度，稳定性高。

由于本发明可以适用于除已经给出的预失真系统结构外，还可以应用于其它结构的预失真系统，具有适用范围广，应用灵活性高的特点。

附图说明

图1是本发明一种新颖的数字预失真系统装置图。

图2是图1中组合数字预失真器101的详细结构示意图。

图3是图1中数字预失真训练控制器109详细组成单元图。

图4是预失真器选择设置单元303的处理流程图。

具体实施方式

本发明一种新颖的数字预失真系统装置和实现方法，下面通过具体实施例和附图对本发明做进一步详细说明。

图1为本发明一种新颖的数字预失真系统装置，具体包括：基带信号处理模块100，组合数字预失真器101，DAC102、上变频链路103、功放104、增益衰减模块105、下变频链路106、本振107、ADC108、数字预失真训练控制器109。

图2给出了组合数字预失真器101的详细结构示意图，组合数字预失真器101由数字预失真器1201、数字预失真器2202，数字预失真器N203组成。其特征在于包括至少两个数字预失真器，N个数字预失真器依次首尾相接形成组合数字预失真器101。

图3给出了数字预失真训练控制器109的详细组成单元：自适应算法处理单元301，误差控制处理单元302，预失真器选择设置单元303。主要用于得到预失真模型权系数，判断权系数的收敛性，并对权系数传递给组合数字预失真器101中的第几个数字预失真器进行选择。

图1给出了一种新颖的数字预失真系统装置的具体处理过程，其特征在于：

1、首先将组合数字预失真器101中的各个数字预失真器的模型权系数全部赋初值为[100……]；

4、数字预失真训练控制器109中的预失真器选择设置单元303判断将收敛的权系数具体传递给组合数字预失真器101中的第几个数字预失真器。

图4给出了预失真器选择设置单元303在数字预失真训练控制器109中的具体实施流程：

步骤1：设置组合数字预失真器101中数字预失真器的个数；

Claims

1.一种数字预失真系统，其特征包括：两个或两个以上的数字预失真器串联形成的组合数字预失真器(101)、数模转换器(102)、上变频链路(103)、功放(104)、增益衰减模块(105)、下变频链路(106)、本振(107)、模数转换器(108)、数字预失真训练控制器(109)；所述组合数字预失真器(101)、数模转换器(102)、上变频链路(103)和功放(104)，依次串接在数字预失真系统发射通道；所述增益衰减模块(105)、下变频链路(106)、模数转换器(108)、数字预失真训练控制器(109)依次串接在系统反馈通道；本振(107)与发射通道的上变频链路(103)和反馈通道的下变频链路(108)相连；组合数字预失真器(101)的输出同时作为数字预失真训练控制器(109)的一路输入信号；

所述数字预失真训练控制器(109)，包括三部分：一是自适应算法处理单元(301)，该处理单元用于处理自适应算法获取组合数字预失真器(101)的加权系数；二是误差控制处理单元(302)，用于判断通过自适应算法处理单元(301)得到的加权系数是否收敛；三三是预失真器选择设置单元(303)，用于判断通过误差控制处理单元(302)后收敛的加权系数传递给组合数字预失真器(101)中的第几个数字预失真器。

2.根据权利要求1所述的一种数字预失真系统，其特征在于所述的组合数字预失真器(101)为FPGA器件。

3.根据权利要求1所述的一种数字预失真系统，其特征在于所述的数字预失真训练控制器(109)由高速DSP组成。

4.根据权利要求1的一种数字预失真系统中的数字预失真方法，其特征是：

第一步：利用数字预失真系统发射通道的输出信号和反馈通道的反馈信号，在数字预失真训练控制器(109)中得到组合数字预失真器(101)中各个数字预失真器的模型权系数，具体步骤包括：

A：首先将组合数字预失真器(101)中的各个数字预失真器的模型权系数全部赋初值为[100……]；

B：数字预失真训练控制器(109)中的自适应算法处理单元(301)接收反馈通道经过处理后的信号和组合数字预失真器(101)的输出信号，通过自适应算法得到模型参数，并得到反馈信号进行自适应算法后的信号与组合数字预失真器(101)的输出信号的误差值，其中自适应算法是LMS算法、LS算法和RLS算法之一；

C：数字预失真训练控制器(109)通过误差控制处理单元(302)，判断模型权系数是否收敛，若模型权系数收敛，则将得到的权系数通过预失真器选择设置单元(303)传递给选出的数字预失真器，若未收敛，则返回B中继续运算，直到模型权系数收敛为止；

D：数字预失真训练控制器(109)中的预失真器选择设置单元(303)判断将收敛的权系数具体传递给组合数字预失真器(101)中的第几个数字预失真器，具体步骤为：

步骤1：设置组合数字预失真器(101)中数字预失真器的个数；

步骤2：设置权系数传递给组合数字预失真器(101)的先后顺序，一般按照顺序或者逆序设置，也可以随机设置；

步骤3：将收敛的预失真权系数ω_test按步骤9设置的顺序传递给组合数字预失真器(101)中的数字预失真器；

第二步：得到组合数字预失真器(101)中的各个数字预失真器模型的权系数后，数字预失真训练控制器(109)停止工作；当数字预失真系统与功放失去原有的匹配关系时，数字预失真训练控制器(109)重新开始工作，更新组合数字预失真器(101)中各个数字预失真器模型的权系数。