CN102437160A - 一种静态存储器有源区结构和sram版图 - Google Patents
一种静态存储器有源区结构和sram版图 Download PDFInfo
- Publication number
- CN102437160A CN102437160A CN2011102652684A CN201110265268A CN102437160A CN 102437160 A CN102437160 A CN 102437160A CN 2011102652684 A CN2011102652684 A CN 2011102652684A CN 201110265268 A CN201110265268 A CN 201110265268A CN 102437160 A CN102437160 A CN 102437160A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- active area
- sram
- static memory
- shared contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 abstract description 7
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种静态存储器有源区结构和SRAM版图。本发明主要是针对有共享接触孔结构的SRAM有源区结构，对共享接触孔下方的有源区和多晶栅极的相对位置进行改善，使共享接触孔下方的有源区离开多晶栅一段大概等于侧墙的宽度的距离，这样共享接触孔下方就不会有浅掺杂的区域，p-n结深大大增加，从而能大大提高接触孔刻蚀工艺的容许度。
Description
技术领域
本发明涉及一种半导体器件结构，尤其涉及一种能够提高接触孔刻蚀工艺容许度的静态存储器有源区结构。
背景技术
SRAM(Static Random Access Memory，静态随机存储记忆体)是任何一个半导体逻辑制程中不可缺少的部分，由于SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能。
轻微的漏电也影响到SRAM的功耗和发热。在深次微米技术中，漏电流已成为一个非常关键而且使不可忽视的问题。SRAM其中的一个重要参数就是漏电，严重的漏电直接影响到SRAM的工作，降低静态随机存储记忆体中的漏电流就能够有效降低微处理器的漏电流，因此，如何减少漏电一直是SRAM开发过程中的一个重要的指标。
SRAM漏电一般主要有两部分组成，第一部分是SRAM器件自身的漏电流，而另外一部分就是半导体制造工艺所产生的漏电。到目前为止，解决由于工艺所导致的漏电问题一般都集中在工艺的改善上。
65纳米和45纳米单端口SRAM(6T single port SRAM)的版图一般如图1所示。为了提高集成度，会有一个共享接触孔(Shared CT)，共享接触孔的部分在有源区1上，部分在多晶栅极2上。而目前为了防止共享接触孔断路的问题，SRAM在共享接触孔下方的有源区和多晶栅极2会有一个重叠的区域。这个区域是一个寄生的电容，另外在这附近因为有浅掺杂区域，容易在接触孔刻蚀后产生很大的漏电流。如图2所示，目前SRAM在共享接触孔10的下方，由于有源区1和多晶栅有部分重合，导致了右侧多晶栅2的左下方有源区有一块浅掺杂的区域3，这一块浅掺杂区域3对于器件来说没有作用。但是由于浅掺杂区域3的结深比较浅，一般在65纳米中只有40纳米左右，另外一方面接触孔10在刻蚀的时候，为了保证不形成断路，必须保持20纳米左右的有源区去除量。可以看到在浅掺杂区接触孔10已经非常接近p-n结的位置，一旦p-n结被刻蚀穿，就会导致指数级差的漏电流，所以在这个版图下需要精确控制接触孔刻蚀量。
可见，目前的SRAM结构本身对工艺要求非常严格，工艺开发的允许度有限，也为SRAM漏电的改善带来了许多障碍。
发明内容
本发明主要是针对有共享接触孔结构的SRAM有源区结构，对共享接触孔下方的有源区和多晶栅极的相对位置进行改善，提出一种改善的版图，用版图的特殊性来增加工艺开发的允许度。
本发明第一个目的是提供一种静态存储器有源区结构，所述静态存储器有源区结构包括共享接触孔、有源区和所述共享接触孔下方的多晶硅栅极，所述多晶硅栅极的两侧均设有侧墙；
还包括浅掺杂区，所述浅掺杂区位于所述共享接触孔下方的多晶硅栅极与相邻的多晶硅栅极之间；
还包括有浅沟槽，制备所述浅沟槽过程中，在浅掺杂区位置不变的情况下，使所述浅沟槽向所述共享接触孔一侧扩大，从而使所述共享接触孔下方的多晶硅栅极全部位于所述浅沟槽的上方。也就是说，相对于现有技术，本发明所述浅沟槽距所述共享接触孔下方的浅掺杂区距离更近，优选的，本发明浅沟槽距共享接触孔下方的浅掺杂区的距离比现有技术小450~500nm。
本发明上述静态存储器有源区结构，所述侧墙后的为450~500nm。
本发明上述静态存储器有源区结构，所述掺杂区下方为漏/源区；所述漏/源区截面为弧形。
本发明第二个目的是提供一种包括上述任一静态存储器有源区结构的SRAM版图。
本发明上述的SRAM版图，包括至少两个所述静态存储器有源区结构。
本发明使共享接触孔下方的有源区离开多晶栅一段大概等于侧墙的宽度的距离，这样共享接触孔下方就不会有浅掺杂的区域，p-n结深大大增加，从而能大大提高接触孔刻蚀工艺的容许度。
附图说明
图1为常规SRAM版图；
图2为常规SRAM截面视图；
图3为本发明静态存储器有源区结构示意图；
图4为本发明SRAM版图的一种实施例。
具体实施方式
本发明提供了一种静态存储器有源区结构以及包含所述有源区结构的SRAM版图。
下面通过具体实施例，对本发明所述静态存储器有源区结构以及包含所述有源区结构的SRAM版图进行详细的描述和介绍，以使更好的理解本发明，但是下述实施例并不限制本发明范围。
参照图3，本发明静态存储器有源区结构，包括共享接触孔10、有源区1和多晶硅栅极2，共享接触孔10部分位于有源区1之上，部分位于多晶硅栅极2之上。
多晶硅栅极2的两侧均设有侧墙6，侧墙最大厚度为450~500nm。
还包括浅掺杂区3，浅掺杂区3位于多晶硅栅极2与在SRAM相邻的另一多晶硅栅极21之间位置。
还包括浅沟槽5，与图2中现有的常规结构相比，可以看出，本发明SRAM有源区结构中，浅沟槽5更靠近多晶硅栅极21，而浅掺杂区3的位置和大小不变，这样，p-n结深度大大增加，在进行接触孔刻蚀的过程中，大大减小了对刻蚀厚度的控制的严格程度。
与现有技术相比，本发明中，浅沟槽5靠近共享接触孔的一侧，向浅掺杂区移动大概一个侧墙后的距离，即450~500nm，最好能够使整个多晶硅栅极2全部处于浅沟槽5的上方。
由于制备过程为现行制备有源区1、浅沟槽5，然后在制备多晶硅2、浅掺杂区3，因此上述距离可以在制备过程中进行控制。
参照图3，本发明提供的SRAM版图包括上述的静态存储器有源区结构，而且本实施例中至少包括两个所述的有源区结构。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (6)
1.一种静态存储器有源区结构，其特征在于，包括共享接触孔、有源区和所述共享接触孔下方的多晶硅栅极，所述多晶硅栅极的两侧均设有侧墙；
还包括浅掺杂区，所述浅掺杂区位于所述共享接触孔下方的多晶硅栅极与相邻的多晶硅栅极之间；
还包括有浅沟槽，制备所述浅沟槽过程中，在浅掺杂区位置不变的情况下，使所述浅沟槽向所述共享接触孔一侧扩大，并使所述共享接触孔下方的多晶硅栅极全部位于所述浅沟槽的上方。
2.根据权利要求1所述的静态存储器有源区结构，其特征在于，所述侧墙后的为450~500nm。
3.根据权利要求1所述的静态存储器有源区结构，其特征在于，所述掺杂区下方为漏/源区。
4.根据权利要求3所述的静态存储器有源区结构，其特征在于，所述漏/源区截面为弧形。
5.一种包括上述任一权利要求所述静态存储器有源区结构的SRAM版图。
6.根据权利要求5所述的SRAM版图，其特征在于，所述SRAM版图包括至少两个所述静态存储器有源区结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102652684A CN102437160A (zh) | 2011-09-08 | 2011-09-08 | 一种静态存储器有源区结构和sram版图 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102652684A CN102437160A (zh) | 2011-09-08 | 2011-09-08 | 一种静态存储器有源区结构和sram版图 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102437160A true CN102437160A (zh) | 2012-05-02 |
Family
ID=45985141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102652684A Pending CN102437160A (zh) | 2011-09-08 | 2011-09-08 | 一种静态存储器有源区结构和sram版图 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437160A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752328A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞的形成方法 |
| CN113921522A (zh) * | 2021-12-13 | 2022-01-11 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177304B1 (en) * | 1999-04-26 | 2001-01-23 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned contact process using a poly-cap mask |
| CN1426106A (zh) * | 2001-12-10 | 2003-06-25 | 三菱电机株式会社 | 半导体装置 |
| US20070145519A1 (en) * | 2005-12-27 | 2007-06-28 | Yuan-Ching Peng | Butted contact structure |
-
2011
- 2011-09-08 CN CN2011102652684A patent/CN102437160A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177304B1 (en) * | 1999-04-26 | 2001-01-23 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned contact process using a poly-cap mask |
| CN1426106A (zh) * | 2001-12-10 | 2003-06-25 | 三菱电机株式会社 | 半导体装置 |
| US20070145519A1 (en) * | 2005-12-27 | 2007-06-28 | Yuan-Ching Peng | Butted contact structure |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752328A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞的形成方法 |
| CN104752328B (zh) * | 2013-12-30 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞的形成方法 |
| CN113921522A (zh) * | 2021-12-13 | 2022-01-11 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
| CN113921522B (zh) * | 2021-12-13 | 2022-03-22 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194872B (zh) | 双垂直沟道晶体管 | |
| TWI549260B (zh) | 半導體結構 | |
| CN101673762B (zh) | Ldmos晶体管结构和制备方法 | |
| CN102468303B (zh) | 半导体存储单元、器件及其制备方法 | |
| CN102543880A (zh) | 半导体器件及其制造方法 | |
| CN106601750A (zh) | 带有u型沟槽的半浮栅存储器件及制备方法 | |
| US20150372075A1 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| TWI532181B (zh) | 凹入式通道存取電晶體元件及其製作方法 | |
| CN102437160A (zh) | 一种静态存储器有源区结构和sram版图 | |
| CN107958907B (zh) | 一种具有u型沟槽的半浮栅存储器件及其制造方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN104112746B (zh) | 埋入式字线动态随机存取存储器及其制造方法 | |
| CN103208495B (zh) | 半导体装置及其制造方法 | |
| TWI512902B (zh) | 埋入式字元線動態隨機存取記憶體及其製造方法 | |
| US6750509B2 (en) | DRAM cell configuration and method for fabricating the DRAM cell configuration | |
| KR100668752B1 (ko) | 비대칭접합이온주입을 이용한 반도체 메모리소자의제조방법 | |
| CN102738223B (zh) | 具有椭圆柱状鳍的凹入式晶体管 | |
| US20130126908A1 (en) | Memory Cells, And Methods Of Forming Memory Cells | |
| CN102790015B (zh) | 内存装置的制造方法 | |
| CN102856357B (zh) | 基于埋层n型阱的异质结1t-dram结构及其制备方法 | |
| CN103378127B (zh) | 垂直沟道晶体管 | |
| TWI578538B (zh) | 半導體結構 | |
| TW201445740A (zh) | 半導體裝置及其製造方法 | |
| CN102446959B (zh) | 基于埋层n型阱的异质结1t-dram的制备方法 | |
| CN203562427U (zh) | 一种具有共同接触插塞的静态随机存取存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120502 |