CN102426860A - 检测编程操作对临近存储单元干扰的方法 - Google Patents
检测编程操作对临近存储单元干扰的方法 Download PDFInfo
- Publication number
- CN102426860A CN102426860A CN2011103915672A CN201110391567A CN102426860A CN 102426860 A CN102426860 A CN 102426860A CN 2011103915672 A CN2011103915672 A CN 2011103915672A CN 201110391567 A CN201110391567 A CN 201110391567A CN 102426860 A CN102426860 A CN 102426860A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- voltage
- bit line
- programmed
- programming operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种检测编程操作对临近存储单元干扰的方法,在对存储阵列的单元进行编程操作的同时,同时选通多根连续位线,测量与被编程存储单元的位线相邻的连续两根位线的电压,计算流过所述两根连续位线连接的存储单元的泄露电流,通过判断所述泄露电流是否大于预设电流值,可以检测与被编程存储单元临近的存储单元中原有的信息是否受到泄露电流的干扰。另外,如果测量与被编程存储单元的施加低电压的位线相邻的连续两根位线的电压,还可以检测被编程存储单元的编程速度是否受到泄露电流的干扰。
Description
技术领域
本发明涉及存储器信息存储领域,特别是涉及检测存储阵列编程操作对临近存储单元干扰的方法。
背景技术
整个闪存存储器的核心是闪存存储单元构成的阵列,参见图1,闪存存储单元以普通MOS管为例,每个存储单元(cell)有三个端口,其中一个是控制端口,相当于普通MOS管的栅极,其余两个端口相当于普通MOS管的源极和漏极。存储单元的控制端口连接字线,并且阵列中同一行存储单元的控制端口连接同一字线WL1,字线电位高低实现对存储单元的开启和关断。存储阵列中同一行存储单元的源极和漏极顺次首尾相连,相邻的两个存储单元的源极和漏极连接在一根位线上。通常对存储单元进行编程(包括写入、擦除等)时,以对图1中存储单元cell2编程为例,字线WL1电平为高后存储单元cell2开启,位线选通装置选通存储单元cell2源极和漏极相连接的两根位线BLa和BLa+1,编程电流提供装置为位线BLa施加编程所需的低电压,编程电压提供装置为位线BLa+1施加编程所需的高电压,存储单元cell2两端存在电势差。在编程电流I的作用下,由于闪存存储单元沟道热电子效应(CHE),电荷注入存储单元cell2的存储层完成存储单元的编程操作。
目前,对存储单元cell2进行编程操作时,只关注这个存储单元的编程情况,不考虑其周围存储单元(例如cell0、cell1、cell3、cell4)在此编程操作过程中是否受到影响。在对存储单元cell1进行编程操作之前的若干周期过程中,与存储单元cell2施加低电压的位线BLa相邻的位线BLa-1可能曾被施加过信号,会有残留电荷留在位线BLa-1上。当进行存储单元cell2编程操作时,由于位线BLa施加低电压,存储单元cell1两端产生电势差,从而形成流经存储单元cell1的泄露电流,而字线WL1在编程过程中置于高电平使存储单元开启,编程操作时,字线WL1的电位较高,泄露电流较大时将会使电荷进入存储单元cell1的存储层,对存储单元cell1原有的存储信息产生干扰,可能使 存储单元cell1原有的存储信息被改写。
发明内容
本发明解决了检测存储阵列编程操作时对临近单元是否造成干扰的问题。
为达到上述目的,本发明提供了一种检测存储阵列编程操作对临近存储单元干扰的方法,包括:
选通被编程存储单元的字线;选通存储阵列的多根连续位线,其中,在所述被编程存储单元的一根位线施加第一编程电压,另一根位线施加第二编程电压,所述第二编程电压高于所述第一编程电压;在检测过程中每根位线只施加一次电压;
测量与所述被编程存储单元的位线相邻的两根连续位线之间的电压;
根据所述两根连续位线之间的电压计算流过所述两根连续位线连接的存储单元的泄露电流;
判断所述泄露电流是否大于预设电流值,如果是,与所述被编程存储单元临近的存储单元中存储信息受到所述泄露电流干扰;如果否,与所述被编程存储单元临近的存储单元中存储信息不受所述泄露电流干扰。
与现有技术相比,本发明具有下列优点:
本发明还提供了检测存储阵列编程操作对临近存储单元干扰的方法,同时选通多根连续位线,在编程存储单元的同时,测量与被编程存储单元的位线相邻的连续两根位线的电压,计算流过所述两根连续位线连接的存储单元的泄露电流,通过判断所述泄露电流是否大于预设电流值,可以检测与被编程存储单元临近的存储单元中原有的信息是否受到泄露电流的干扰。
另外,如果测量与被编程存储单元的施加低电压的位线相邻的连续两根位线的电压,计算流过所述两根连续位线连接的存储单元的泄露电流,通过判断所述泄露电流的大小,可以检测被编程存储单元的编程速度和精度是否受到泄露电流的干扰。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在 全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为存储阵列单元编程操作时的装置连接示意图;
图2为本发明的检测存储阵列编程操作对临近存储单元干扰的方法测流程图;
图3为本发明的第一实施例的方法检测时装置连接示意图;
图4为本发明的第一实施例的方法带有电压跟随装置的连接示意图;
图5为第一实施例的电压跟随装置的电路示意图;
图6为高精度电压测试装置的示意图;
图7为本发明的第一实施例的方法检测时装置连接示意图;
图8为本发明的检测存储阵列编程操作对临近存储单元干扰的方法的位线选通装置连接示意图。
具体实施方式
正如背景技术所述,常规的存储阵列进行编程操作时与施加低电压信号或高电压信号的位线相邻的位线上不施加任何信号,当前编程操作之前的若干编程周期过程中,与被编程存储单元的位线相邻的位线由于曾被施加过编程信号,会有残留正电荷,在编程操作的瞬间,在与被编程存储单元临近的共用一条字线的临近的存储单元的源极和漏极两端存在电势差而产生泄露电流,编程时字线电位较高,泄露电流较大时将会使电荷进入存储单元的存储层,对与被编程存储单元临近的存储单元原有的存储信息产生干扰。
为了检测存储阵列的存储单元编程操作时与被编程存储单元临近的共用一条字线的临近的存储单元中存储信息是否受到编程操作的影响,本发明提出一种检测编程操作对临近存储单元干扰的方法,技术方案是在对被编程存储单元进行编程时,同时测量与被编程存储单元的位线相邻的两根连续位线之间的电压,计算流过所述两根连续位线连接的存储单元的泄露电流,并判断该泄露电流是否会干扰与所述被编程存储单元临近的存储单元中存储信息。本发明的方案能够在编程操作进行的同时,通过测量流过与被编程存储单元临近的存储单元的泄露电流,达到检测编程操作是否会对与被编程存储单元临近的存储单元产生干扰的目的。
本发明公开的检测编程操作对临近存储单元干扰的方法的检测流程图见图2,包括:
步骤S1,选通被编程存储单元的字线;选通存储阵列的多根连续位线,其中,在所述被编程存储单元的一根位线施加第一编程电压,另一根位线施加第二编程电压,所述第二编程电压高于所述第一编程电压;在一个编程过程中每根位线只施加一次电压;
步骤S2,测量与所述被编程存储单元的位线相邻的两根连续位线之间的电压;
步骤S3,根据所述两根连续位线之间的电压计算流过所述两根连续位线连接的存储单元的泄露电流;
步骤S4,判断所述泄露电流是否大于预设电流值,如果是,编程操作对与所述被编程存储单元临近的存储单元中存储信息受到所述泄露电流干扰;如果否,编程操作对与所述被编程存储单元临近的存储单元中存储信息不受所述泄露电流干扰。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是示例,其在此不应限制本发明保护的范围。下面通过具体的实施例来详细描述本发明的方法:
实施例一
本实施例提供了一种检测编程操作对临近存储单元干扰的方法,检测与被编程存储单元施加低电压的位线相邻的两根连续位线之间的电压,对存储单元进行编程操作时检测编程操作对临近存储单元干扰的检测示意图参见图3,以为存储单元Celln+2进行编程操作为例,字线选通控制信号通过字线选通装置选通存储单元Celln+2的字线WL,位线选通控制信号通过位线选通装置同时选通存储阵列的至少四根连续位线BLn-1、BLn、BLn+1和BLn+2,在 一个编程操作中每根位线只施加一次电压,编程电流提供装置为位线BLn+1施加第一编程电压,编程电压提供装置为位线BLn+2施加第二编程电压,其中,第二编程电压大于第一编程电压;与位线BLn+1相邻的位线BLn-1和BLn通过位线选通装置连接在电压测试装置上,位线BLn-1和BLn之间的电压通过电压测试装置测出。其中,编程电流提供装置和编程电压提供装置为通常进行存储单元编程时的常用装置。
如果位线BLn-1和BLn中存在残余电荷,则在对存储单元Celln+2编程时,位线BLn+1被瞬间置于第一编程电压,由于字线WL为高电位,与存储单元Celln+2临近的存储单元Celln和Celln+1导通,将有泄露电流流过它们的沟道,该泄露电流超过预设电流值时,会使电子进入存储单元Celln和Celln+1的浮栅,对存储单元Celln和Celln+1原有的存储信息产生干扰。测量泄露电流大小的方法是由电压测试装置测量在编程操作瞬间位线BLn-1和BLn之间的电压值U1,存储单元Celln的沟道电阻为R1,存储单元的沟道电阻与其上存储信息相关。存储单元Celln上流过的泄露电流Ileak1根据下式计算:
Ileak1=U1/R1
计算出泄露电流Ileak1的大小,比较泄露电流与预设电流值,如果泄露电流大于预设电流,存储单元Celln和Celln+1信息受到泄露电流干扰,可能会被改写;如果泄露电流小于所述预设电流,存储单元信息不受述泄露电流干扰。
本实施例的检测编程操作对临近存储单元干扰的方法中,还可以选通存储阵列中的至少五根位线,在与施加第二编程电压的位线相邻的至少一根位线上施加与第二编程电压相同的电压。参见图4,在编程操作时,位线选通控制信号通过位线选通装置还选通与位线BLn+2相邻的位线BLn+3,位线BLn+3施加与位线BLn+2相等的第二编程电压,施加在位线BLn+3的电压由电压跟随装置提供。电压跟随装置的作用是跟随被编程的存储单元施加第二编程电压一端的电压,并使与之相连的位线电压到达同一值。对存储单元Celln+2进行编程时,存储单元Celln+3的两端电压相等,所以不会产生泄露电流,能够保证存储单元Celln+2上的编程精度。
电压跟随装置中可以包括一个运算放大器,如图5所示,运算放大器的输出端12与反相输入端11连接,使放大器的输出端12的电压就和同相输入端10的电压保持一致。参见图4,运算放大器的输入端10为电压跟随装置的输入端,连接在编程电压提供装置的电压输出端,运算放大器的输出端12输出的电压通过位线选通装置施加在位线BLn+3上。在编程操作时,电压跟随装置可以为与其连接的位线BLn+3跟随位线BLn+2进行同步充电。
另外,本实施例中的电压跟随电路还可以包括控制端,参见图5,控制端13为高电平时电压跟随电路工作,输出端12输出与同相输入端10相等的电压;控制端13为低电平时,电压跟随电路不工作,输出端12输出电压为零。
本实施例中的电压测试装置可以采用一般的电压测试设备,也可以采用高精度电压测试装置,其结构参见图6,包括前置放大电路、高通滤波电路、低通滤波电路、主放大电路和50Hz陷波电路,其中,前置放大电路用于将高精度测试装置的传感器采集到的电压信号进行差模方式放大避免信号失真,可以由带自动失调补偿的三级运算放大器组成(例如可以采用LM725CN等独立元件);高通和低通滤波电路用于减少测试噪声干扰,可以由二阶压控源电路组成;主放大电路和50Hz陷波电路用于产生与A/D转换器的输入端匹配的幅度。传感器采集到的电压信号进行差模方式后,高通和低通滤波电路减少测试噪声干扰,最后经过主放大电路和50Hz陷波电路产生与A/D转换器的输入端匹配的信号幅度,高精度电压测试装置可以灵敏准确地测试出电压值。
同时,参见图3,在对存储单元Celln+2进行编程时,如果与其临近的存储单元Celln、Celln+1等上有泄露电流存在,就会有电荷不断补充到位线BLn+2上,直到残留电荷全部泄漏完毕,位线BLn+1才能达到满足编程操作的低电压值U0,此时的读取操作结果才能有效。因此,泄露电流的存在,将可能干扰编程操作的速度,也可能影响编程的精度。本实施例的检测编程操作对临近存储单元干扰的方法,通过判断泄露电流的大小也可以检测编程操作速度和精度是否受到泄露电流的干扰。
实施例二:
本实施例提供了一种检测编程操作对临近存储单元干扰的方法,检测与被编程存储单元施加高电压的位线相邻的两根连续位线之间的电压,对存储 单元进行编程操作时检测编程操作对临近存储单元干扰的检测示意图参见图7,以存储单元Cellm+1进行编程操作为例,字线选通控制信号通过字线选通装置选通存储单元Cellm+1的字线WL,位线选通控制信号通过位线选通装置同时选通存储阵列的至少四根连续位线BLm、BLm+1、BLm+2和BLm+3,编程电流提供装置为位线BLm施加第一编程电压,编程电压提供装置为位线BLm+1施加第二编程电压,与位线BLm+1相邻的位线BLm+2和BLm+3通过位线选通装置连接在电压测试装置上,位线BLm+2和BLm+3之间的电压通过电压测试装置测出。其中,编程电流提供装置和编程电压提供装置为通常进行存储单元编程时的常用装置,电压测试装置也可以采用实施例一中的高精度测试装置。
在对存储单元Cellm+1编程时,位线BLm+1被瞬间置于第二编程电压U2,由于字线WL为高电位,与存储单元Cellm+1临近的存储单元Cellm+2和Cellm+3导通,位线BLm+2和BLm+3不施加电压,在存储单元Cellm+2和Cellm+3的两端存在电势差,将有泄露电流Ileak2流过存储单元Cellm+2和Cellm+3的沟道,该泄露电流超过设定电流值时,会使电子进入存储单元Cellm+2和Cellm+3的浮栅,对存储单元Cellm+2和Cellm+3原有的存储信息产生干扰。测量泄露电流大小的方法是由电压测试装置测量在编程操作时的瞬间位线BLm+2和BLm+3之间的电压值U2,存储单元Cellm+3的沟道电阻为R2,存储单元的沟道电阻与其上存储信息相关。存储单元Cellm+3上流过的泄露电流Ileak2根据下式计算:
Ileak2=U2/R2
计算出泄露电流Ileak2的大小,比较泄露电流与预设电流值,如果泄露电流大于预设电流,存储单元Cellm+2和Cellm+3信息受到泄露电流干扰,可能会被改写;如果泄露电流小于所述预设电流,存储单元信息不受述泄露电流干扰。
同时,对存储单元Cellm+1编程时的编程信息由位线BLm+1上的编程电流I决定,编程时泄露电流Ileak2的存在,可能会影响编程电流I的准确性,因此本实施例的检测编程操作对临近存储单元干扰的方法,通过判断泄露电流的大小还可以检测编程操作的准确性。
本实施例的检测编程操作对临近存储单元干扰的方法中,选通存储阵列的多根连续位线由位线选通装置根据选通控制信号实现,位线选通装置有多种结构,本实施例的位线选通装置可以采用一个选通控制信号选通一根位线的选通结构。参见图8,位线选通装置包括多个MOS晶体管M1、M2、M3...,控制信号为高电平时,MOS晶体管的源极和漏极导通,位线选通控制信号S1选通MOS晶体管M1,编程电流提供装置通过MOS晶体管M1为存储阵列的位线BLm施加第一编程电压;位线选通控制信号S2选通MOS晶体管M2,编程电压提供装置通过MOS晶体管M2为存储阵列的位线BLm+1施加第二编程电压;位线选通控制信号S3选通MOS晶体管M3,存储阵列的位线BLm+2通过MOS晶体管M3与电压测试装置一端连接;位线选通控制信号S4选通MOS晶体管M4,存储阵列的位线BLm+3通过MOS晶体管M4与电压测试装置另一端连接。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种检测编程操作对临近存储单元干扰的方法,其特征在于,包括:
选通被编程存储单元的字线;选通存储阵列的多根连续位线,其中,在所述被编程存储单元的一根位线施加第一编程电压,另一根位线施加第二编程电压,所述第二编程电压高于所述第一编程电压;在检测过程中每根位线只能施加一次电压;
测量与所述被编程存储单元的位线相邻的两根连续位线之间的电压;
根据所述两根连续位线之间的电压计算流过所述两根连续位线连接的存储单元的泄露电流;
判断所述泄露电流是否大于预设电流值,如果是,与所述被编程存储单元临近的存储单元中存储信息受到所述泄露电流干扰;如果否,与所述被编程存储单元临近的存储单元中存储信息不受所述泄露电流干扰。
2.根据权利要求1所述的检测编程操作对临近存储单元干扰的方法,其特征在于,测量与所述被编程存储单元施加第一编程电压的位线相邻的两根连续位线之间的电压。
3.根据权利要求2所述的检测编程操作对临近存储单元干扰的方法,其特征在于,选通存储阵列的至少五根连续位线,所述至少五根连续位线中,与所述被编程存储单元施加第二编程电压的位线相邻的至少一根连续位线施加与所述第二编程电压相等的电压。
4.根据权利要求3所述的检测编程操作对临近存储单元干扰的方法,其特征在于,所述与所述被编程存储单元施加高电压的位线相邻的至少一根连续位线施加与所述第二编程电压相等的电压为:
所述第二编程电压从运算放大器的同相输入端输入,经过运算放大器运算后为连接在运算放大器的输出端的位线施加与所述第二编程电压相等的电压,所述运算放大器的反相输入端连接在输出端。
5.根据权利要求1所述的检测编程操作对临近存储单元干扰的方法,其特征在于,测量与所述被编程存储单元施加第二编程电压的位线相邻的两根连续位线之间的电压。
6.根据权利要求1至5任一项所述的检测编程操作对临近存储单元干扰的方法,其特征在于,所述测量与所述被编程存储单元的位线相邻的两根连续位线之间的电压包括:
采集所述两根连续位线之间的电压后,顺序进行下列各步骤;
所述两根连续位线之间的电压经过前置放大电路进行差模方式放大获得放大电压信号;
所述放大电压信号值经过高通滤波电路和低通滤波电路去除噪声干扰;
去除噪声干扰后的放大电压信号经过主放大电路和50Hz陷波电路转换幅度。
7.根据权利要求1至5任一项所述的检测编程操作对临近存储单元干扰的方法,其特征在于,所述选通存储阵列的多根连续位线为:
多个选通控制信号控制多个MOS晶体管导通,其中,一个选通控制信号控制一个MOS晶体管的源极和漏极导通,使连接在一个MOS晶体管的源极的位线施加连接在漏极的所述第一编程电压或第二编程电压。
8.根据权利要求1至5任一项所述的检测编程操作对临近存储单元干扰的方法,其特征在于,编程电流提供装置为所述被编程存储单元的一根位线施加第一编程电压。
9.根据权利要求1至5任一项所述的检测编程操作对临近存储单元干扰的方法,其特征在于,编程电压提供装置为所述被编程存储单元的另一根位线施加第二编程电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391567.2A CN102426860B (zh) | 2011-11-30 | 2011-11-30 | 检测编程操作对临近存储单元干扰的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391567.2A CN102426860B (zh) | 2011-11-30 | 2011-11-30 | 检测编程操作对临近存储单元干扰的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102426860A true CN102426860A (zh) | 2012-04-25 |
CN102426860B CN102426860B (zh) | 2014-10-01 |
Family
ID=45960832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110391567.2A Active CN102426860B (zh) | 2011-11-30 | 2011-11-30 | 检测编程操作对临近存储单元干扰的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102426860B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372435A (zh) * | 2014-08-26 | 2016-03-02 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于石墨烯的生物检测系统及其制作集成方法 |
CN109390028A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411001A (zh) * | 2001-09-27 | 2003-04-16 | 夏普公司 | 位线控制译码器电路,半导体贮存器件及其数据读出方法 |
US20040190351A1 (en) * | 2003-03-24 | 2004-09-30 | Kabushiki Kaisha Toshiba | Leak immune semiconductor memory |
CN101667455A (zh) * | 2008-09-01 | 2010-03-10 | 松下电器产业株式会社 | 半导体存储装置 |
CN102148051A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
-
2011
- 2011-11-30 CN CN201110391567.2A patent/CN102426860B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1411001A (zh) * | 2001-09-27 | 2003-04-16 | 夏普公司 | 位线控制译码器电路,半导体贮存器件及其数据读出方法 |
US20040190351A1 (en) * | 2003-03-24 | 2004-09-30 | Kabushiki Kaisha Toshiba | Leak immune semiconductor memory |
CN101667455A (zh) * | 2008-09-01 | 2010-03-10 | 松下电器产业株式会社 | 半导体存储装置 |
CN102148051A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 存储器和灵敏放大器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105372435A (zh) * | 2014-08-26 | 2016-03-02 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于石墨烯的生物检测系统及其制作集成方法 |
CN109390028A (zh) * | 2017-08-10 | 2019-02-26 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
CN109390028B (zh) * | 2017-08-10 | 2021-01-22 | 北京兆易创新科技股份有限公司 | 自动修复nor型存储阵列位线故障的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102426860B (zh) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7929334B2 (en) | In-situ resistance measurement for magnetic random access memory (MRAM) | |
CN102426858B (zh) | 一种检测存储单元漏电流的方法及系统 | |
TW200517672A (en) | Method of measuring threshold voltage for a nand flash memory device | |
CN104714181A (zh) | 一种获取电压与电池荷电状态关系的方法和系统 | |
TW201307875A (zh) | 電池開路檢測裝置、電路及其方法 | |
EP2487689B1 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
JP2008176830A (ja) | 半導体微少電流判定方法および手段、半導体メモリ | |
CN101783183A (zh) | 一种用于测试阻变存储器性能指标的限流电路 | |
CN104833942B (zh) | 电能表电池功耗自动监测仪及使用方法 | |
CN103426478B (zh) | 一种快闪存储器的读电路 | |
CN102436850B (zh) | 检测读取操作对临近单元干扰的方法 | |
CN207215744U (zh) | 一种具有内建校准功能的湿度传感器芯片 | |
CN110496799B (zh) | 化成分辨异常电芯的方法 | |
CN102426860B (zh) | 检测编程操作对临近存储单元干扰的方法 | |
CN102426859B (zh) | 检测读取速度受到干扰的方法和检测编程干扰的方法 | |
CN103426477A (zh) | 一种NOR Flash 存储器的读方法及装置 | |
CN100474457C (zh) | 半导体存储器的测试方法 | |
CN102680933B (zh) | 一种高带宽示波器的幅值及相位校准方法 | |
CN103714863B (zh) | 测试闪存单元电流分布的系统及方法 | |
CN106024063A (zh) | 一种非易失性存储器的数据读取装置及方法 | |
CN105225693B (zh) | 虚拟接地闪存电路 | |
CN107589300A (zh) | 一种线路阻抗检测方法、系统、装置与可读存储介质 | |
CN104682466A (zh) | 充电控制电路的校准方法和校准电路 | |
CN205643653U (zh) | 一种原电池腐蚀检测装置 | |
CN204495909U (zh) | 宽范围高精度电阻采集电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |