CN102420099A - 一种监测由于湿法刻蚀造成有源区损伤的测试方法 - Google Patents

一种监测由于湿法刻蚀造成有源区损伤的测试方法 Download PDF

Info

Publication number
CN102420099A
CN102420099A CN2011101603159A CN201110160315A CN102420099A CN 102420099 A CN102420099 A CN 102420099A CN 2011101603159 A CN2011101603159 A CN 2011101603159A CN 201110160315 A CN201110160315 A CN 201110160315A CN 102420099 A CN102420099 A CN 102420099A
Authority
CN
China
Prior art keywords
wet etching
monitoring
oxide layer
active area
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101603159A
Other languages
English (en)
Other versions
CN102420099B (zh
Inventor
姬峰
胡友存
陈玉文
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN 201110160315 priority Critical patent/CN102420099B/zh
Publication of CN102420099A publication Critical patent/CN102420099A/zh
Application granted granted Critical
Publication of CN102420099B publication Critical patent/CN102420099B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

本发明一般涉及半导体制造领域中的一种监测测试方法，更确切的说，本发明涉及一种监测由于湿法刻蚀造成有源区损伤的测试方法。本发明监测由于湿法刻蚀造成有源区损伤的测试方法，通过将晶圆阱区中的三重栅层和双栅层实现交叠，在三重栅层和双栅层交叠的地方，能明显观察到很多湿法刻蚀对有源区造成的损伤，以使得在工艺研发阶段及时发现由于湿法刻蚀造成的有源区损伤问题。

Description

一种监测由于湿法刻蚀造成有源区损伤的测试方法
技术领域
本发明一般涉及半导体制造领域中的一种监测测试方法，更确切的说，本发明涉及一种监测由于湿法刻蚀造成有源区损伤的测试方法。
背景技术
传统三重栅氧化层（triple gate oxide）的工艺流程为，如图1-3所示，首先在P阱（P-well）或N阱(N-well)上进行离子注入（Implant，简称IMP），在IMP区域上生长厚氧化层（thick gate oxide），使用三重栅（triple gate，简称TG）层光罩光刻形成图案，以湿法刻蚀TG层被显影开的区域，若使用的厚氧化层、TG层光刻或者湿法刻蚀的工艺没有被优化，则在TG层被刻蚀区域可以随机发现有源区被损伤，但不能被轻易发现；然后生长中等厚度氧化层（medium gate oxide ），使用双栅（Double gate，简称DG）层光罩光刻形成图案，同样以湿法刻蚀DG层被显影开的区域，若中等厚度氧化层、DG光刻或者湿法刻蚀的工艺没有被优化，则同样在DG层被刻蚀区域也可以随机发现有源区被损伤，同样不能被轻易发现。即在传统工艺开发中，如果光刻或湿法刻蚀工艺没有被优化，则湿法刻蚀造成的损伤非常轻微且不易被发现，往往只能在工艺开发后期通过一些可靠性测试才能被发现，不仅延长了工艺开发的周期，且这些被损伤的有源区上生长的栅极氧化层就有可能造成器件的可靠性问题。
发明内容
鉴于上述问题，本发明提供了一种监测由于湿法刻蚀造成有源区损伤的测试方法，其中，包括以下步骤：
在一晶圆阱区的离子注入区域生长第一类氧化层，进行第一步刻蚀，刻蚀所述第一类氧化层以显影开要被刻蚀的第一区域；
完成第一步刻蚀工艺后，并生长第二类氧化层于所述第一区域上，进行第二步刻蚀，刻蚀所述第二类氧化层以显影开要被刻蚀的所述第二区域，进行第二步刻蚀；
其中所述第一区域与所述第二区域有交叠部分。
上述的监测由于湿法刻蚀造成有源区损伤的测试方法，其中，所述阱区为P型阱区或N型阱区。
上述的监测由于湿法刻蚀造成有源区损伤的测试方法，其中，所述第一类氧化层为厚氧化层。
上述的监测由于湿法刻蚀造成有源区损伤的测试方法，其中，所述第一步刻蚀采用湿法刻蚀。
上述的监测由于湿法刻蚀造成有源区损伤的测试方法，其中，所述第二类氧化层为中等厚度氧化层。
上述的监测由于湿法刻蚀造成有源区损伤的测试方法，其中，所述第二步刻蚀采用湿法刻蚀。
本发明提出一种监测由于湿法刻蚀造成有源区损伤的测试方法，通过将晶圆阱区中的三重栅层和双栅层实现交叠，在光刻或者湿法刻蚀的工艺没有被优化的前提下，在三重栅层和双栅层交叠的地方，能明显观察到很多湿法刻蚀对有源区造成的损伤，以使得在工艺研发阶段及时发现由于湿法刻蚀造成的有源区损伤问题。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明背景技术中传统工艺流程IMP区域的示意图；
图2是本发明背景技术中传统工艺流程TG层和DG层刻蚀后的示意图；
图3是本发明背景技术中传统工艺流程有源区受损伤示意图；
图4-9是本发明监测由于湿法刻蚀造成有源区损伤的测试方法的流程图；
图10是本发明工艺流程后有源区受损伤示意图。
具体实施方式
参见图4-9所示，本发明一种监测由于湿法刻蚀造成有源区损伤的测试方法，其中，包括以下步骤：
首先，在一晶圆阱区上进行离子注入（Implant，简称IMP），阱区1为P阱（P-well）或N阱(N-well)，并在IMP区域1上生长厚氧化层（thick gate oxide）2，采用三重栅（triple gate，简称TG）层光罩光刻并形成图案，以湿法刻蚀TG层被显影开的区域3上的厚氧化层21，以形成第一区域31；其中，在第一区域31中随机会有损伤图案4出现，但并不易被发现。
然后，在第一区域31上生长中等厚度氧化层（medium gate oxide）5，使用双栅（Double gate，简称DG）层光罩光刻形成图案，同样以湿法刻蚀DG层被显影开的区域6形成第二区域61，其中，第二区域61和第一区域31有重叠区域7；其中，在DG层被刻蚀区域也可以随机发现有源区被损伤图案8，且在重叠区域7中能明显观察到有很多损伤图案4和损伤图案8；如图10所示，以使得在整个晶圆9的各个区域都可以被轻易的发现损伤区域10。
若所使用的生长厚氧化层、TG层光刻或湿法刻蚀的工艺，或生长中等厚度氧化层、DG光刻或湿法刻蚀的工艺没有被优化，则晶圆9上的损伤区域10会更多，发现也较为容易。
交叠区域7可以放大刻蚀湿法对有源区所造成的损伤，在整个晶圆9的各个区域都可以被轻易的发现，并根据此损伤情况对工艺的缺陷进行调整。
本发明提出的测试方法，使TG层和DG层实现交叠，在TG层和DG层交叠的地方，湿法刻蚀会可能造成有源区损伤，即通过TG层和DG层实现交叠，使湿法刻蚀造成的有源区损伤得到放大，从而可以快速有效的在工艺研发阶段发现由于湿法刻蚀造成的有源区损伤问题，以尽快得以解决。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是以TG层和DG层实现交叠进行阐述，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，包括以下步骤：
在一晶圆阱区的离子注入区域生长第一类氧化层，进行第一步刻蚀，刻蚀所述第一类氧化层以显影开要被刻蚀的第一区域；
完成第一步刻蚀工艺后，并生长第二类氧化层于所述第一区域上，进行第二步刻蚀，刻蚀所述第二类氧化层以显影开要被刻蚀的所述第二区域，进行第二步刻蚀；
其中所述第一区域与所述第二区域有交叠部分。
2.如权利要求1所述的监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，所述阱区为P型阱区或N型阱区。
3.如权利要求1所述的监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，所述第一类氧化层为厚氧化层。
4.如权利要求1所述的监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，所述第一步刻蚀采用湿法刻蚀。
5.如权利要求1所述的监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，所述第二类氧化层为中等厚度氧化层。
6.如权利要求1所述的监测由于湿法刻蚀造成有源区损伤的测试方法，其特征在于，所述第二步刻蚀采用湿法刻蚀。
CN 201110160315 2011-06-15 2011-06-15 一种监测由于湿法刻蚀造成有源区损伤的测试方法 Active CN102420099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110160315 CN102420099B (zh) 2011-06-15 2011-06-15 一种监测由于湿法刻蚀造成有源区损伤的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110160315 CN102420099B (zh) 2011-06-15 2011-06-15 一种监测由于湿法刻蚀造成有源区损伤的测试方法

Publications (2)

Publication Number Publication Date
CN102420099A true CN102420099A (zh) 2012-04-18
CN102420099B CN102420099B (zh) 2013-10-09

Family

ID=45944445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110160315 Active CN102420099B (zh) 2011-06-15 2011-06-15 一种监测由于湿法刻蚀造成有源区损伤的测试方法

Country Status (1)

Country Link
CN (1) CN102420099B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799528A (zh) * 2016-08-30 2018-03-13 华邦电子股份有限公司 存储元件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489361A (en) * 1994-06-30 1996-02-06 International Business Machines Corporation Measuring film etching uniformity during a chemical etching process
US20030022397A1 (en) * 2001-07-26 2003-01-30 Hess Jeffery S. Monitoring and test structures for silicon etching
CN101246851A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 控制栅氧化层厚度的方法及半导体器件的制作方法
CN102080230A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 腐蚀控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489361A (en) * 1994-06-30 1996-02-06 International Business Machines Corporation Measuring film etching uniformity during a chemical etching process
US20030022397A1 (en) * 2001-07-26 2003-01-30 Hess Jeffery S. Monitoring and test structures for silicon etching
CN101246851A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 控制栅氧化层厚度的方法及半导体器件的制作方法
CN102080230A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 腐蚀控制方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799528A (zh) * 2016-08-30 2018-03-13 华邦电子股份有限公司 存储元件的制造方法
CN107799528B (zh) * 2016-08-30 2020-07-17 华邦电子股份有限公司 存储元件的制造方法

Also Published As

Publication number Publication date
CN102420099B (zh) 2013-10-09

Similar Documents

Publication Publication Date Title
JP2009542005A5 (zh)
US10714377B2 (en) Semiconductor device and semiconductor wafer including a porous layer and method of manufacturing
CN102543667B (zh) 硅片上被对准层图形的形成方法
CN101877307B (zh) 获得交替p型和n型半导体器件结构的方法及其器件结构
CN106449744B (zh) 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
JP2014003060A (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
CN102420099B (zh) 一种监测由于湿法刻蚀造成有源区损伤的测试方法
CN103531592B (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN108735795B (zh) (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
CN104299908A (zh) Vdmos及其制造方法
TW200524093A (en) High performance embedded DRAM technology with strained silicon
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
CN105355559A (zh) 一种制备半导体器件的方法
CN104779164A (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN108511347A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN106356304A (zh) 半导体制作工艺
CN101924052B (zh) 快速检测外延图形漂移缺陷的方法
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
CN106257646B (zh) 嵌入pip电容的cmos制作方法
CN106206712B (zh) 一种vdmos器件及其制作方法
CN203721734U (zh) 一种低vf的功率mosfet器件
CN103779416A (zh) 一种低vf的功率mosfet器件及其制造方法
CN103035724A (zh) 射频横向双扩散场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB03 Change of inventor or designer information

Inventor after: Ji Feng

Inventor after: Hu Youcun

Inventor after: Chen Yuwen

Inventor after: Zhang Liang

Inventor after: Li Lei

Inventor before: Ji Feng

Inventor before: Hu Youcun

Inventor before: Chen Yuwen

Inventor before: Zhang Liang

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: JI FENG HU YOUCUN CHEN YUWEN ZHANG LIANG TO: JI FENG HU YOUCUN CHEN YUWEN ZHANG LIANG LI LEI

C14 Grant of patent or utility model
GR01 Patent grant