CN102412142A - 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法 - Google Patents

一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法 Download PDF

Info

Publication number
CN102412142A
CN102412142A CN2011101103336A CN201110110333A CN102412142A CN 102412142 A CN102412142 A CN 102412142A CN 2011101103336 A CN2011101103336 A CN 2011101103336A CN 201110110333 A CN201110110333 A CN 201110110333A CN 102412142 A CN102412142 A CN 102412142A
Authority
CN
China
Prior art keywords
film
dielectric film
ultralow dielectric
interconnection region
groove interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101103336A
Other languages
English (en)
Inventor
徐强
张文广
郑春生
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101103336A priority Critical patent/CN102412142A/zh
Publication of CN102412142A publication Critical patent/CN102412142A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种低介电常数薄膜以及预防低介电常数薄膜损伤的方法，在半导体器件制造过程中：在含有有机成孔剂的介电质薄膜中设置沟槽互联区域；并在所述沟槽互联区域上覆盖光阻图案；之后对所述低介电质薄膜进行选择性紫外光照射；其中，覆盖有光阻图案用于遮挡紫外光线的照射，避免所述沟槽互联区域受紫外光照射，在所述沟槽互联区域中留下微孔，从而得到一种在需要做沟槽互联部分为密实结构形态的超低介电常数薄膜。采用本发明可有选择地对超低介电质薄膜进行紫外光照射，有效控制薄膜中孔隙的形成区域，并保证超低介电质材料薄膜的沟槽互联区域的密实性，有效预防了薄膜在后续加工过程中收到损伤，从而导致介电常数升高。

Description

一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法
技术领域
本发明涉及一种集成电路制造方法，尤其涉及一种集成电路制造中，一种超低介电常数薄膜以及一种预防超低介电常数薄膜损伤的方法。
背景技术
随着互补金属氧化物半导体器件（Complementary Metal Oxide Semiconductor， 简称CMOS）器件尺寸的不断缩小，各个器件的距离不断拉近，而芯片中的导线密度不断增加，导线宽度和间距减小，而互联中的电阻和电容所产生的寄生效应也越来越明显，而由互联引起的信号延迟成了芯片性能提升的阻碍。
而在芯片信号传递中，后段互联所用的介电质成了影响信号传递的决定性因素之一，介电质的介电常数K小，信号延迟越低。为了提高CMOS性能，人们也在不断寻找新的具有低介电常数K的介电质材料，从最初单纯的二氧化硅发展到了氟硅玻璃（FSG）、掺杂碳的玻璃（SiOC），通过寻求极性更低的材料降低介电材料的介电常数。而在另一方面，人们发现通过增加材料中的孔隙密度，可有效降低介电材料的介电常数。于是，到了45nm节点以下，人们将有机成孔剂引入到SiOC的生长过程中，之后，通过UV光的照射来去除有机成孔剂，从而在薄膜中形成微孔，最终达到降低薄膜的介电常数的目的。
然而在CMOS后续加工工艺中，由于薄膜中微孔的存在，降低了薄膜的机械性能，使得薄膜在如蚀刻、清洗等工序中，容易受到损伤，并最终导致薄膜介电常数的升高而达不到设计所需要求。
发明内容
本发明提供了一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法，在半导体加工过程中，对薄膜进行有选择性紫外光线照射，确保薄膜在需要做沟槽互联部分的密实性，从而避免上述在后续加工中，薄膜受到损伤，从而导致薄膜介电常数升高。
本发明一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法通过以下技术方案实现其目的：
一种超低介电常数薄膜，其中，所述超低介电常数薄膜上设有沟槽互联区域，所述沟槽互联区域为密实结构形态；在所述薄膜中，除所述沟槽互联区域外的部分内部开设有微孔，用于降低所述薄膜的体密度，从而降低所述超低介电常数薄膜的介电常数。
上述的超低介电常数薄膜，其中，所述的超低介电常数薄膜用于互补金属氧化物半导体器件制造。
上述的超低介电常数薄膜，其中，所述超低介电常数薄膜为二氧化硅薄膜、掺杂碳的玻璃薄膜或氟硅玻璃薄膜。
上述的超低介电常数薄膜，其中，所述超低介电常数薄膜除所述沟槽互联区域外部分的微孔孔隙率为10~30%。
上述的超低介电常数薄膜，其中，所述的微孔孔径为0.1~10nm。
一种预防超低介电常数薄膜损伤的方法，其中，在半导体器件制造过程中：
步骤一：在半导体衬体上沉积一层含有成孔剂的超低介电常数薄膜，在所述的超低介电常数薄膜中设置沟槽互联区域；并在所述沟槽互联区域上覆盖光阻图案；
步骤二：对含有成孔剂的超低介电常数薄膜进行选择性紫外光照射；其中，覆盖的光阻图案遮挡紫外光线的照射，避免所述沟槽互联区域受紫外光照射，而除去成孔剂，导致在所述沟槽互联区域中留下微孔，从而保持所述沟槽互联区域密实结构形态。
上述的预防超低介电常数薄膜损伤的方法，其中，所述步骤二中，对所述薄膜除所述互联区域外的其他部分进行紫外光线照射，并在其内部形成微孔，降低薄膜的介电常数。
上述的预防超低介电常数薄膜损伤的方法，其中，所述的半导体器件为互补金属氧化物半导体器件；所述的薄膜为二氧化硅薄膜、掺杂碳的玻璃薄膜或氟硅玻璃薄膜。
上述的预防超低介电常数薄膜损伤的方法，其中，所述步骤二中，将所述超低介电常数薄膜在200~500℃下，采用波长为100~400nm紫外光线照射5~30分钟。
采用本发明一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法的优点在于：
采用本发明一种预防超低介电常数薄膜损伤的方法可有选择地对超低介电常数薄膜进行紫外光照射，有效控制薄膜中孔隙的形成区域，保证超低介电常数薄膜需要做沟槽互联部分的密实性，有效预防了超低介电常数薄膜在后续加工过程中收到损伤，从而导致其介电常数升高，而且本发明实施工艺简单，实施成本低，实效性强。
附图说明
图1为现有超低常数电薄膜的制备流程示意图；
图2为本发明超低介电常数薄膜的制备流程示意图。
具体实施方式
如图1所示：为了降低CMOS介电质材料的介电常数，在二氧化硅、氟硅玻璃（FSG）、掺杂碳的玻璃（SiOC）介电质薄膜1生长过程中引入机成孔剂2，当将所述介电质薄膜1在采用紫外光线照射，使得其中的有机成孔剂2挥发，并在介电质薄膜1中形成微孔3，这样可以有效降超介电质薄膜1的体密度，有效降低介电质薄膜1的介电常数，从而提高CMOS的性能。
这种在介电质薄膜1中增加孔隙，降低介电质薄膜1的体密度可有效减低薄膜的介电常数，然而我们发现，在介电质薄膜1进行蚀刻、清洗等后续加工中，由于微孔3的存在，使得介电质薄膜1在如微孔缺口5等处受到损伤，从而导致所述介电质薄膜1的介电常数上升，影响CMOS的性能，使得制得的CMOS芯片无法满足设计要求。
如图2所示，本发明采用有选择性对含有有机成孔剂2的介电质薄膜1进行紫外线照射。在所述介电质薄膜1的互联沟槽区域4（需要沟槽互联部分）上采用光阻6遮蔽，使得在所述介电质薄膜1的互联沟槽区域4避免了紫外光线照射，而使该部分的有机成孔剂2挥发，形成微孔3，保持了所述互联沟槽区域4的介电质薄膜1的密实结构形态。当在对所述沟槽部分进行蚀刻、清洗等后续加工过程中，该部分相对密实的结构预防了介电质薄膜1受到损伤，而引起介电质薄膜1的介电常数升高。而在所述介电质薄膜1的其他部分，由于紫外光线照射，使得其中的有机成孔剂2挥发，在所述介电质薄膜1中形成微孔3，降低了介电质薄膜1的体密度，有效降低所述介电质薄膜1的介电常数，使其成为超低介电质常数薄膜，提高CMOS的性能。
本发明实施步骤包括：先在导体衬体上沉积一层含有成孔剂的介电质薄膜1，在所述的介电质薄膜1中设置沟槽互联区域4（需要做沟槽互联的部分）；并在所述沟槽互联区域4上覆盖光阻6，形成光阻图案；
步骤二：对含有成孔剂的介电质薄膜1进行选择性紫外光照射；其中，覆盖的光阻6用于遮挡紫外光线的照射，避免所述沟槽互联区域4受紫外光照射，而除去成孔剂2，导致在所述沟槽互联区域4中留下微孔3，以保持所述沟槽互联区域4密实结构形态。其中，在紫外线照射过程中，将所述超低介电常数薄膜在200~500℃下，并采用波长为100~400nm紫外光线照射5~30分钟。采用该条件下制得的介电质薄膜性能最优。
在后续加工中，移除所述介电质薄膜1上的光阻6，并在后续加工中，采用蚀刻等工艺在所述介电质薄膜1的互联区域4进行开孔、开槽，并填入金属连线，从而形成沟槽互联。而由于所述沟槽互联区域4相对密实的结构形态，在蚀刻、清洗等工艺中降低了所述介质薄膜1的损伤，避免了其介电常数的提高。
通过以上的实施步骤，得到一种超低介电常数薄膜，所述超低介电常数薄膜上设有沟槽互联区域4，所述沟槽互联区域4为密实结构形态；而在所述超低介电常数薄膜中，除所述沟槽互联区域4外的部分内部开设有微孔3，用于降低所述超低介电常数薄膜的体密度，从而降低所述超低介电常数薄膜的介电常数，其中本发明超低介电常数薄膜除所述沟槽互联区域4外的部分的孔隙率优选达到10~30%，而所述微孔3的孔径为0.1~10nm。
本发明预防超低介电常数薄膜损伤的方法适用于各种介电质薄膜，并通过本发明得到的这种结构的超低介电常数薄膜具有超低介电常数的同时，也保证了在进行蚀刻、清洗等后续加工中，所述超低介电常数薄膜不会受到损伤。且本发明预防超低介电常数薄膜损伤的方法的整个实施工艺简单，而且可有效预防超低介电常数薄膜在加工过程中受到损伤，保证了CMOS的性能。
 
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (9)

1.一种超低介电常数薄膜，其特征在于，所述超低介电常数薄膜上设有沟槽互联区域，所述沟槽互联区域为密实结构形态；在所述薄膜中，除所述沟槽互联区域外的部分内部开设有微孔，用于降低所述薄膜的体密度，从而降低所述超低介电常数薄膜的介电常数。
2.根据权利要求1所述的超低介电常数薄膜，其特征在于，所述的超低介电常数薄膜用于互补金属氧化物半导体器件制造。
3.根据权利要求1所述的超低介电常数薄膜，其特征在于，所述超低介电常数薄膜为二氧化硅薄膜、掺杂碳的玻璃薄膜或氟硅玻璃薄膜。
4.根据权利要求1所述的超低介电常数薄膜，其特征在于，所述超低介电常数薄膜除所述沟槽互联区域外部分的微孔孔隙率为10~30%。
5.根据权利要求1所述的超低介电常数薄膜，其特征在于，所述的微孔孔径为0.1~10nm。
6.一种预防超低介电常数薄膜损伤的方法，其特征在于，在半导体器件制造过程中：
步骤一：在半导体衬体上沉积一层含有成孔剂的超低介电常数薄膜，在所述的超低介电常数薄膜中设置沟槽互联区域；并在所述沟槽互联区域上覆盖光阻图案；
步骤二：对含有成孔剂的超低介电常数薄膜进行选择性紫外光照射；其中，覆盖的光阻图案遮挡紫外光线的照射，避免所述沟槽互联区域受紫外光照射，而除去成孔剂，导致在所述沟槽互联区域中留下微孔，从而保持所述沟槽互联区域密实结构形态。
7.根据权利要求6所述的预防超低介电常数薄膜损伤的方法，其特征在于，所述步骤二中，对所述薄膜除所述互联区域外的其他部分进行紫外光线照射，并在其内部形成微孔，降低薄膜的介电常数。
8.根据权利要求6所述的预防超低介电常数薄膜损伤的方法，其特征在于，所述的半导体器件为互补金属氧化物半导体器件；所述的薄膜为二氧化硅薄膜、掺杂碳的玻璃薄膜或氟硅玻璃薄膜。
9.根据权利要求6所述的预防超低介电常数薄膜损伤的方法，其特征在于，所述步骤二中，将所述超低介电常数薄膜在200~500℃下，采用波长为100~400nm紫外光线照射5~30分钟。
CN2011101103336A 2011-04-29 2011-04-29 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法 Pending CN102412142A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101103336A CN102412142A (zh) 2011-04-29 2011-04-29 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101103336A CN102412142A (zh) 2011-04-29 2011-04-29 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法

Publications (1)

Publication Number Publication Date
CN102412142A true CN102412142A (zh) 2012-04-11

Family

ID=45914159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101103336A Pending CN102412142A (zh) 2011-04-29 2011-04-29 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法

Country Status (1)

Country Link
CN (1) CN102412142A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135254A1 (en) * 2002-11-07 2004-07-15 Keiji Fujita Semiconductor device and method for manufacturing the same
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
US20040213986A1 (en) * 2003-04-22 2004-10-28 Kim Ho-Cheol Patterned, high surface area substrate with hydrophilic/hydrophobic contrast, and method of use
US7125793B2 (en) * 2003-12-23 2006-10-24 Intel Corporation Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material
CN1909116A (zh) * 2006-07-21 2007-02-07 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用
US20080182379A1 (en) * 2005-03-31 2008-07-31 Freescale Semiconductor, Inc. Semiconductor Wafer With Low-K Dielectric Layer and Process For Fabrication Thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135254A1 (en) * 2002-11-07 2004-07-15 Keiji Fujita Semiconductor device and method for manufacturing the same
CN1527366A (zh) * 2003-03-04 2004-09-08 气体产品与化学公司 通过紫外光辐射改善致密和多孔有机硅酸盐材料的机械性能
US20040213986A1 (en) * 2003-04-22 2004-10-28 Kim Ho-Cheol Patterned, high surface area substrate with hydrophilic/hydrophobic contrast, and method of use
US7125793B2 (en) * 2003-12-23 2006-10-24 Intel Corporation Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material
US20080182379A1 (en) * 2005-03-31 2008-07-31 Freescale Semiconductor, Inc. Semiconductor Wafer With Low-K Dielectric Layer and Process For Fabrication Thereof
CN1909116A (zh) * 2006-07-21 2007-02-07 暨南大学 纳米孔型聚甲基硅氧烷低介电常数材料及其制备方法和应用

Similar Documents

Publication Publication Date Title
US8871639B2 (en) Semiconductor devices and methods of manufacture thereof
CN100403514C (zh) 半导体元件及其制造方法
JP2005123607A (ja) エアーギャップを選択的に形成する方法及び当該方法により得られる装置
CN104037121A (zh) 通过镶嵌工艺形成气隙
WO2015130549A2 (en) Selective conductive barrier layer formation
CN102324400A (zh) 铜互连结构的制作方法
CN112864026A (zh) 激光结合hf湿刻蚀加工tgv通孔的工艺
CN103165522A (zh) 半导体结构及半导体结构的形成方法
CN102437102B (zh) 用于活化能辅助烘烤的方法和装置
CN102412142A (zh) 一种超低介电常数薄膜及预防超低介电常数薄膜损伤的方法
US9640425B2 (en) System for making and cleaning semiconductor device
CN102891158B (zh) 一种背照式cmos图像传感器的制造方法
CN100536107C (zh) 单镶嵌结构与双镶嵌结构及其开口的形成方法
CN104795358A (zh) 钴阻挡层的形成方法和金属互连工艺
US9136171B2 (en) Interconnect structure and fabrication method
CN102427019A (zh) 超低介电常数薄膜实现高性能金属-氧化物-金属的方法
CN105226048A (zh) 一种三维集成电感器及其制造方法
CN103165518B (zh) 互连结构的制造方法
CN102543843A (zh) 互连结构的制造方法
CN103531535A (zh) 一种修复超低介质常数薄膜侧壁损伤的方法
CN103972053A (zh) 一种图形化高能重离子注入的低损耗硅基射频无源器件的制作方法
CN102487035A (zh) 具有多孔结构的超低介电常数的层间介质的淀积方法
CN102903620B (zh) 介质层的形成方法
CN102800622B (zh) 介质层的形成方法
CN102044471B (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411