CN102411995B - 内容可寻址存储器存储单元匹配线的检测电路和方法 - Google Patents

Abstract

本发明公开了一种内容可寻址存储器存储单元匹配线的检测电路和方法，该电路包括若干或非存储单元、均衡电路(81)、预放电电路(82)、敏感放大器(83)和输出电路(84)。该方法包括：均衡第一匹配线(MLA)和第二匹配线(MLB)间的电压；当若干或非存储单元的内容都匹配时，则对第二匹配线(MLB)进行放电；当若干或非存储单元中至少一个内容不匹配时，则对第一匹配线(MLA)和第二匹配线(MLB)进行放电；根据第一匹配线(MLA)和第二匹配线(MLB)之间的电压差异输出匹配或不匹配信号，并对损失了电荷的第一匹配线(MLA)和/或第二匹配线(MLB)进行电荷补偿。本发明整体功耗的可控制性强，且大大降低了整体的功耗。

Description

内容可寻址存储器存储单元匹配线的检测电路和方法

技术领域

本发明涉及内容可寻址存储器，尤其涉及一种内容可寻址存储器存储单元匹配线的检测电路和方法。

背景技术

内容可寻址存储器(Content-Addressable Memory，CAM)是一种用于特定高速搜索应用的采用内容寻址的存储器。在常规存储器，例如RAM(Random Access Memory，随机访问存储器)应用中，用户提供一个存储器地址，存储器返回一个存储于该地址的数据。而在CAM的应用中，用户提供一个数据，CAM会遍历整个存储空间，搜索该数据是否存在于存储器中，如果是，即命中，CAM会返回一个或多个命中数据在存储器中的地址。

CAM作为一种特殊存储器，会在单次运算中搜索整个存储器。所以在搜索应用中，CAM比常规存储器快很多。CAM的快速搜索特征使得CAM特别适用于如网络设备、CPU(Center Processing Unit，中央处理器)和DSP(Digital Signal Processor，数字信号处理器)的Cache(高速缓冲存储器存)中，以及视频硬编解码等应用。

现有技术中，主要根据匹配类型的异同，CAM内核单元可分为“与非”型和“或非”型的内核单元。

图1是传统9T(Transistor，晶体管)结构的与非型存储单元。与非型存储单元匹配信号线(Match Line)通过与临近的存储单元相互连接形成整体的匹配线。即晶体管T1的源极与前一存储单元的漏极连接，T1的漏极与后一存储单元的源极连接。与非型存储单元的结构决定了所搜索的内容只要有一处与存储内容不匹配，则整条匹配信号线将不会放电。与非型存储单元的缺点是，若内容全部匹配时，匹配信号线通过级联的晶体管T1进行放电，而当存储内容较多时放电速度将会非常的慢。

图2是或非型存储单元，通过连接不同存储单元中开路的漏极形成整体的匹配信号线。采用并联的方式，避免与非型存储单元内部晶体管的级联，使得或非型存储单元非常适用于高速结构当中。如果搜索内容中的某一位和存储单元中的内容不匹配，或非型存储单元的匹配信号线便开始放电。当且仅当所寻找内容匹配时，匹配信号线才不会放电。或非型的存储单元的放电速度较快，但由于频繁放电和充电，使得内容可寻址存储器的功率消耗很大。

为了降低或非型存储单元匹配信号线的功耗问题，目前出现了多种匹配线检测方法。

图3是电流竞赛检测原理图。如图3所示，基于电流竞赛的检测方法需要一组虚拟匹配信号线(Dummy ML)做对比信号。该DML始终处于匹配的状态。该方法在进行匹配信号线状态检测的时候，首先匹配信号线复位信号(MLrst)有效，将匹配信号线(ML)初始化到低电平；然后匹配线使能信号(MLen)由低变高，开启匹配信号线的充电路径。当DML充电到敏感放大器(SA)的阀值后，产生匹配信号线关断信号(MLoff)，该关断信号将关断所有匹配信号线的充电路径。只有匹配的匹配信号线在该充电时间内才会使得敏感放大器(SA)产生输出信号(MLout)，一旦有不匹配的匹配信号线将不会充电超过敏感放大器(SA)的阀值。该方法通过减少匹配信号线的充电摆幅降低了整体匹配信号线的功耗，但是初始化对匹配信号线的放电仍旧浪费很大的功耗。

图4是节省电流检测原理图。该方案类似电流竞赛检测方法，同样利用虚拟匹配信号线(DML)和敏感放大器(SA)的阀值电压控制匹配信号线的充电时间，降低整体功耗，该方案的不同之处在于，通过电流节省技术在匹配信号线有丢失的情况下将减小匹配线的充电电流，从而进一步降低整体功耗，但是需要额外的偏置电压和在控制支路上消耗额外的静态电流为代价。

图5是正反馈式检测原理图。该方案类似节省电流的匹配线检测方法，利用正反馈降低在丢失匹配状态下对匹配信号线的充电电流，降低整体功耗，同样也需要额外的偏置电压和在控制支路上消耗额外的静态电流为代价。

图6和图7是自阻断充电的检测电路。该方案分为两个步骤：第一步，利用/SEARCH EN信号产生初始化操作，将ML和SML均放电到GND；第二步，利用敏感放大器DMLSA对ML进行充电，同时检测ML和SML的变化，自动结束充电过程。该方案只能对匹配线ML进行充电，且初始化对匹配信号线的放电仍旧浪费很大的功耗。

因此，如何进一步降低内容可寻址存储器存储单元匹配线检测的功耗是目前有待解决的技术问题。

发明内容

本发明的目的在于降低内容可寻址存储器存储单元匹配线检测的功耗。

为了实现上述目的，一方面，本发明提供了一种内容可寻址存储器的存储单元匹配线的检测电路，包括若干或非存储单元、均衡电路、预放电电路、敏感放大器和输出电路，其中若干或非存储单元并联形成第一匹配线和第二匹配线，预放电电路与第二匹配线连接，均衡电路连接于第一匹配线和第二匹配线之间，第一匹配线和第二匹配线连接于敏感放大器，敏感放大器则连接于输出电路，由输出电路输出匹配信号。

另一方面，本发明提供了一种内容可寻址存储器的存储单元匹配线的检测方法，包括若干或非存储单元，若干或非存储单元并联形成第一匹配线和第二匹配线，该方法包括：步骤A，均衡第一匹配线和第二匹配线间的电压；步骤B，当若干或非存储单元的内容都匹配时，则对第二匹配线进行放电；当若干或非存储单元中至少一个内容不匹配时，则对第一匹配线和第二匹配线进行放电；步骤C，根据第一匹配线和第二匹配线之间的电压差异输出匹配或不匹配信号，当第一匹配线和第二匹配线的电压相等时，则输出不匹配信号，并对第一匹配线和第二匹配线进行电荷补偿；当第一匹配线和第二匹配线的电压不相等时，则输出匹配信号，并对第二匹配线进行电荷补偿。

根据本发明内容可寻址存储单元匹配线的检测电路，利用电荷均衡降低了初始化浪费的电荷，利用敏感放大器直接对匹配线进行充电来进行电荷的补偿，无需偏置电压，大大降低了整体功耗。

附图说明

通过以下结合附图以举例方式对本发明的实施方式进行详细描述后，本发明的其他特征、特点和优点将会更加明显。

图1是现有技术与非型存储单元；

图2是现有技术或非型存储单元；

图3是现有技术电流竞赛检测原理图；

图4是现有技术节省电流检测原理图；

图5是现有技术正反馈式检测原理图；

图6是现有技术一种自阻断充电的检测电路；

图7是现有技术另一种自阻断充电的检测电路；

图8是本发明一实施例的或非型存储单元匹配线检测电路框图；

图9是本发明另一实施例的或非型存储单元匹配线检测电路原理图；

图10是本发明又一实施例的或非型存储单元匹配线检测电路原理图；

图11是本发明再一实施例的或非型存储单元匹配线检测电路原理图。

具体实施方式

图8是本发明一实施例的或非型存储单元匹配线检测电路框图。如图8所示，该检测电路包括若干个或非存储单元、均衡电路81、预放电电路82、敏感放大器83和输出电路84。

或非存储单元的数量大于1个，且并联形成第一匹配线MLA和第二匹配线MLB。均衡电路81连接于第一匹配线MLA和第二匹配线MLB之间，用于均衡第一匹配线MLA和第二匹配线MLB之间的电压。预放电电路82与第二匹配线MLB连接，用于对第二匹配线MLB进行预放电，当或非存储单元中有一个内容不匹配时，该或非存储单元放电路径打开，同时对第一匹配线MLA进行预放电。第一匹配线MLA和第二匹配线MLB共同连接于敏感放大器83，敏感放大器83根据第一匹配线MLA和第二匹配线MLB之间的电压差异输出匹配或不匹配信号，当第一匹配线MLA和第二匹配线MLB的电压相等时，输出不匹配信号，并对第一匹配线MLA和第二匹配线MLB进行电荷补偿；当第一匹配线MLA和第二匹配线MLB的电压不相等时，输出匹配信号，并对第二匹配线MLB进行电荷补偿。敏感放大器83连接于输出电路84，由输出电路84输出或非存储单元的匹配信号MLSO。

图9是本发明实施例一种或非型存储单元匹配线检测电路原理图。如图9所示，该检测电路的均衡电路81包括第一N型MOS管N1，该MOS管N1受控于RST信号，连接于第一匹配线MLA和第二匹配线MLB之间。预放电电路82包括第二N型MOS管N2，该MOS管N2受控于DIS信号，并连接于第二匹配线MLB和低电源电平。敏感放大器83包括第一至第三P型MOS管P1-P3和第三至第六N型MOS管N3-N6，MOS管P1的栅极连接于信号，源极连接于高电源电平，漏极与MOS管P2、MOS管P3的源极连接，MOS管P2的栅极与第一匹配线MLA连接，漏极与MOS管N3的漏极连接于节点B，MOS管N3与MOS管N5串联连接，MOS管N5的源极连接于第二匹配线MLB，MOS管P3的漏极与MOS管N4的漏极连接于节点A，MOS管N4的栅极与MOS管N3的栅极连接于节点A，形成普通的电流镜，MOS管N4与MOS管N6串联连接，MOS管N6的栅极与MOS管N5的栅极连接于EVAL信号，MOS管N6的源极连接于第一匹配线MLA。输出电路84包括第四P型MOS管P4、第七至N型MOS管N7、第八N型MOS管N8和第十N型MOS管10，MOS管N8的栅极和漏极连接于高电源电平，源极连接于MOS管P4的源极，MOS管P4的栅极、MOS管N7的栅极和MOS管N10的漏极连接于节点B，MOS管P4的漏极与MOS管N7的漏极连接，并输出匹配信号MLSO，MOS管N7的源极与MOS管N10的源极相连接于低电源电平，MOS管N10的栅极连接于

信号。

图9所示的检测电路原理图的工作原理如下：检测电路在首次进行比较匹配时，当RST信号有效时，MOS管N1处于导通状态，通过MOS管N1均衡匹配线MLA和匹配线MLB之间的电压；当信号DIS信号有效时，MOS管N2处于导通状态，此时匹配线MLB开始通过MOS管N2进行放电，如果当#1到#N的或非存储单元的放电路径都关断的时候，即内容可寻址存储器的内容处于命中的时候，匹配线MLA上的电压保持不变，此时匹配线MLA上的电压和匹配线MLB上的电压存在差异；如果当#1到#N的或非存储单元的放电路径有一个打开时，即内容可寻址存储器的内容处于不命中的时候，匹配线MLA上电压和匹配线MLB上的电压将会同时被放电，此时匹配线MLA上的电压和匹配线MLB上的电压相等。

敏感放大器83用于根据匹配线MLA和匹配线MLB之间的电压差异输出匹配或不匹配信号，并对损失了电荷的匹配线进行电荷补偿。在EVAL信号有效时，MOS管N5和MOS管N6处于导通状态。此时，1)、如果内容可寻址存储器的内容处于不命中的状态，即匹配线MLA上电压和匹配线MLB上的电压通过MOS管N2同时被放电，此时MOS管P2和MOS管P3处于导通状态，节点A和节点B的电压被拉升到高电源电平，MOS管N3和MOS管N4被打开，由MOS管P2和MOS管P3产生的相等的电流，分别通过MOS管N3和MOS管N4形成的电流镜保持电流相等的注入到匹配线MLA和匹配线MLB上，当匹配线MLA和匹配线MLB电压升高，而此时敏感放大器83向输出电路84输出高电平，输出电路84的MOS管N7处于导通状态，则输出的匹配信号MLSO为低电平；2)，如果内容可寻址存储器的内容处于命中的状态，即匹配线MLA上电压和匹配线MLB上的电压有差异，匹配线MLA上的电压高于匹配线MLB上的电压，因此匹配线MLA通过MOS管P2产生的电流较小，而匹配线MLB通过MOS管P3产生的电流较大，该电流经过MOS管N4和N3后产生的下拉电流将高于MOS管P2产生的电流，此时节点B的电压将会变低，输出低电平，输出电路84的MOS管P4处于导通状态，则输出的匹配信号MLSO为高电平。当

信号有效的时候，MOS管N10处于导通状态，复位节点B的电压，将节点B的电压拉低到低电源电平，稳定匹配信号MLSO的输出电平，同时降低功耗。

本发明通过电荷均衡降低了初始化浪费的电荷，利用敏感放大器直接对匹配线进行充电，无需偏置电压，大大降低了整体功耗。

图10是本发明又一实施例的或非型存储单元匹配线检测电路图。图10所示的检测电路与图9所示的检测电路主要的区别在于：输出电路84的MOS管N10到节点B间增加了第九N型MOS管N9，该MOS管N9的栅极连接于MOS管P4的漏极和MOS管N7的漏极，MOS管P9的源极连接于节点B，MOS管P9的漏极连接于MOS管N10。

图10所示的检测电路工作原理与图9所示的检测电路工作原理大致相同，不同不之处在于：1)、当节点B输出高电平时，MOS管N7导通，MOS管P4截止，因此MOS管N9处于截止状态，当信号有效时，MOS管N10导通，节点B的电压不受影响；2)、当节点B输出低电平时，MOS管N7截止，MOS管P4导通，因此MOS管N9处于导通状态，当

信号有效时，MOS管N10导通，复位节点B的电压，将节点B的电压拉低到低电源电平，稳定匹配信号MLSO的输出电平，同时降低功耗。

图11是本发明再一实施例的或非型存储单元匹配线检测电路图。如图11所示，该检测电路的均衡电路81包括第一N型MOS管N1，该MOS管N1连接于第一匹配线MLA和第二匹配线MLB之间。预放电电路82包括第二N型MOS管N2，该MOS管N2连接于第二匹配线MLB和低电源电平。敏感放大器83包括第二十一至第二十七P型MOS管P21-P27，其中MOS管P21的栅极连接于

信号，该MOS管P21的源极、MOS管P24的源极和MOS管P25的源极连接于高电源电平，MOS管P21的漏极、MOS管P22的源极和MOS管P23的源极连接，MOS管P22的栅极、MOS管P23的栅极、漏极和MOS管P24的栅极连接于节点B，MOS管P22的漏极、MOS管N22的漏极和MOS管P25的栅极连接于节点A，MOS管N22的源极、MOS管N23的源极和MOS管N21的漏极连接，MOS管N21的栅极连接于EVAL信号，MOS管N21的源极和MOS管N24的源极连接于第一匹配线MLA，MOS管P24、MOS管P26和MOS管N24串联连接，MOS管P25、MOS管P27和MOS管N25串联连接，MOS管P26的漏极、栅极、MOS管N24的源极和MOS管N22的栅极连接，MOS管P27的漏极、栅极、MOS管N25漏极和MOS管N23的栅极连接，MOS管N24和MOS管N25的源极连接于低电源电平，MOS管N25的栅极连接于第二匹配线MLB。输出电路84包括第二十八P型MOS管P28、第二十九P型MOS管P29、第二十六N型MOS管N26和第二十七N型MOS管N27，其中MOS管P29的栅极连接于

信号，源极连接于高电源电平，漏极连接于MOS管P28的源极，MOS管P28的栅极和MOS管N26的栅极连接于节点A，MOS管P28和MOS管N26的漏极连接，并输出匹配信号MLSO，MOS管N26的源极连接于MOS管N27，MOS管N27的栅极连接于

信号，MOS管N27的源极连接于低电源电平。

如图11所示，支路MOS管P24、MOS管P26和MOS管N24形成了第一级放大器，用于对匹配线MLA做预处理工作，其中MOS管P24在节点B的控制下为该支路提供偏置电流，MOS管P26为二极管负载，N24检测匹配线MLA的电压变化，并在放大器的作用下将匹配线MLA的电压变化反相并输出到第二级放大器，同样MOS管P25、MOS管P27和MOS管N25也形成了第一级放大器。第一级放大器的作用主要是对输入信号完成一个电平转换的作用，将输入的匹配线MLA和匹配线MLB较低的电压提高并放大，作为第二级放大器的输入。第二级放大器由MOS管P21-P23和MOS管N21-N23形成，属于差分放大器结构。该第二级放大器的输出为第一级放大器作动态偏置，且第二级放大器通过MOS管N21对匹配线MLA进行电荷补充。

以下针对本发明实施例内容可寻址存储器的存储单元匹配线的检测电路原理图的工作原理进行阐述：当RST信号有效时，MOS管N1处于导通状态，通过MOS管N1均衡匹配线MLA和匹配线MLB之间的电压；当信号DIS信号有效时，MOS管N2处于导通状态，此时匹配线MLB开始通过MOS管N2进行放电，如果当#1到#N的或非存储单元的放电路径都关断的时候，即内容可寻址存储器的内容处于命中的时候，匹配线MLA上的电压保持不变，此时MOS管N24导通，MOS管N4的漏极电压为低电压，节点A的电压升高，输出电路84的MOS管N26导通，MOS管P28截止，在EVAL信号有效的时候，输出电路84输出匹配信号MLSO为低电平。由于匹配线MLB通过MOS管N2被放电，MOS管N25将截止，MOS管N25的漏极电压为高电压，MOS管N23产生较大电流，节点B的电压降低，MOS管P22和MOS管P23导通，在

信号有效时，MOS管P1导通，敏感放大器通过MOS管N1对匹配线MLA进行充电；如果当#1到#N的或非存储单元的放电路径至少有一个被打开时，匹配线MLA和匹配线MLB同时被放电到低电源电平，此时，节点A的电压和节点B的电压都为低电压，输出电路84的MOS管P28导通、MOS管N26截止，在EVAL信号有效的时候，输出电路84输出匹配信号MLSO为高电平。

本发明实施例通过均衡电路均衡匹配线的电压，降低了初始化时的功耗浪费，利用敏感放大器直接对匹配线进行充电来进行电荷的补偿，无需偏置电压，大大降低了整体功耗。

显而易见，在不偏离本发明的真实精神和范围的前提下，在此描述的本发明可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本发明所要求保护的范围仅由所述的权利要求书进行限定。

Claims (4)

1.一种内容可寻址存储器的存储单元匹配线的检测电路，包括若干或非存储单元、均衡电路（81）、预放电电路（82）、敏感放大器（83）和输出电路（84），其中所述若干或非存储单元并联形成第一匹配线（MLA）和第二匹配线（MLB），所述预放电电路（82）与所述第二匹配线（MLB）连接，所述均衡电路（81）连接于所述第一匹配线（MLA）和第二匹配线（MLB）之间，所述第一匹配线（MLA）和第二匹配线（MLB）连接于所述敏感放大器（83），所述敏感放大器（83）连接于所述输出电路（84），由所述输出电路（84）输出匹配信号（MLSO）；

所述均衡电路（81）包括第一N型MOS管（N1），所述MOS管（N1）连接于所述第一匹配线（MLA）和所述第二匹配线（MLB）之间；

所述预放电电路（82）包括第二N型MOS管（N2），所述MOS管（N2）连接于所述第二匹配线（MLB）和低电源电平。

2.根据权利要求1所述的检测电路，其特征在于：

所述敏感放大器（83）包括第一至第三P型MOS管（P1-P3）和第三至第六N型MOS管（N3-N6），所述MOS管（P1）的栅极连接于

信号，源极连接于高电源电平，漏极与所述MOS管（P2）、所述MOS管（P3）的源极连接，所述MOS管（P2）的栅极与所述第一匹配线（MLA）连接，漏极与所述N型MOS管（N3）的漏极连接于节点B，所述N型MOS管（N3）与所述MOS管（N5）串联连接，所述MOS管（N5）的源极连接于第二匹配线（MLB），所述MOS管（P3）的漏极与所述MOS管（N4）的漏极连接于节点A，所述MOS管（N4）的栅极与所述MOS管（N3）的栅极连接于所述节点A，形成普通的电流镜，所述MOS管（N4）与MOS管（N6）串联连接，所述MOS管（N6）的栅极与所述MOS管（N5）的栅极连接于EVAL信号，所述MOS管（N6）的源极连接于所述第一匹配线（MLA）；

所述输出电路（84）包括第四P型MOS管（P4）、第七N型MOS管（N7）、第八N型MOS管（N8）和第十N型MOS管（10），所述MOS管(N8)的栅极和漏极连接于高电源电平，源极连接于所述MOS管（P4）的源极，所述MOS管（P4）的栅极、所述MOS管（N7）的栅极和所述MOS管（N10）的漏极连接于所述节点B，所述MOS管（P4）的漏极与所述MOS管（N7）的漏极连接，并输出匹配信号（MLSO），所述MOS管（N7）的源极与所述MOS管(N10)的源极相连接于低电源电平，所述MOS管(N10)的栅极连接于所述

信号。

3.根据权利要求2所述的检测电路，其特征在于：所述输出电路（84）的MOS管（N10）到节点B间增加第九N型MOS管（N9），所述MOS管（N9）的栅极连接于所述MOS管（P4）的漏极和所述MOS管（N7）的漏极，所述MOS管（P9）的源极连接于所述节点B，所述MOS管（P9）的漏极连接于所述MOS管（N10）。

4.根据权利要求1所述的检测电路，其特征在于：

所述敏感放大器（83）包括第二十一至第二十七P型MOS管（P21-P27），其中所述MOS管（P21）的栅极连接于

信号，所述MOS管（P21）的源极、所述MOS管（P24）的源极和所述MOS管（P25）的源极连接于高电源电压，所述MOS管（P21）的漏极、所述MOS管（P22）的源极和所述MOS管（P23）的源极连接，所述MOS管（P22）的栅极、所述MOS管（P23）的栅极、漏极和所述MOS管（P24）的栅极连接于节点B，所述MOS管（P22）的漏极、所述MOS管（N22）的漏极和所述MOS管（P25）的栅极连接于节点A，所述MOS管（N22）的源极、所述MOS管（N23）的源极和所述MOS管（N21）的漏极连接，所述MOS管（N21）的栅极连接于EVAL信号，所述MOS管（N21）的源极和所述MOS管（N24）的源极连接于所述第一匹配线（MLA），所述MOS管（P24）、MOS管（P26）和所述MOS管（N24）串联连接，所述MOS管（P25）、MOS管（P27）和所述MOS管（N25）串联连接，所述MOS管（P26）的漏极、栅极、所述MOS管(N24)的源极和所述MOS管（N22）的栅极连接，所述MOS管（P27）的漏极、栅极、所述MOS管（N25）漏极和所述MOS管（N23）的栅极连接，所述MOS管(N24)和所述MOS管（N25）的源极连接于低电源电平，所述MOS管（N25）的栅极连接于所述第二匹配线（MLB）；

所述输出电路（84）包括第二十八P型MOS管（P28）、第二十九P型MOS管（P29）、第二十六N型MOS管（N26）和第二十七N型MOS管（N27），其中所述MOS管（P29）的栅极连接于所述信号，所述源极连接于高电源电平，所述漏极连接于所述MOS管（P28）的源极，所述MOS管（P28）的栅极和所述MOS管（N26）的栅极连接于所述节点A，所述MOS管（P28）和所述MOS管（N26）的漏极连接，并输出匹配信号（MLSO），所述MOS管（N26）的源极连接于所述MOS管（N27），所述MOS管（N27）的栅极连接于所述

信号，所述MOS管（N27）的源极连接于低电源电平。

Images