CN106898377B - 应用于nvm高压放电通路的可校准控制电路 - Google Patents
应用于nvm高压放电通路的可校准控制电路 Download PDFInfo
- Publication number
- CN106898377B CN106898377B CN201710068669.8A CN201710068669A CN106898377B CN 106898377 B CN106898377 B CN 106898377B CN 201710068669 A CN201710068669 A CN 201710068669A CN 106898377 B CN106898377 B CN 106898377B
- Authority
- CN
- China
- Prior art keywords
- nmos
- pmos
- electrode
- grid
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hybrid Cells (AREA)
- Generation Of Surge Voltage And Current (AREA)
Abstract
本发明公开了一种应用于NVM高压放电通路的可校准控制电路,所述电路包含3个PMOS及12个NMOS。第二及第三PMOS串联之后与第一PMOS并联,并联的源端接电源,第一PMOS的漏极与第三PMOS的栅极连接引出BIAS,第二PMOS的栅极为HVEN2_B信号;第一至第十NMOS逐个串联,第一NMOS的漏极与第三PMOS的漏极相接,第十NMOS的源极接地,第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号;第三NMOS的源极与第十二NMOS的漏极连接,第五NMOS的源极与第十二NMOS的源极连接,第十二NMOS的栅极为信号BDAC<4>;第六NMOS的源极与第十一NMOS的漏极连接,第九NMOS的源极与第十一NMOS的源极连接,第十一NMOS的栅极为信号BDAC<3>。本发明可以在放电管子尺寸较小的条件,通过调节偏置电压来实现放电能力的控制。
Description
技术领域
本发明涉及半导体领域,特别是指一种应用于NVM高压放电通路的可校准控制电路。
背景技术
NVM电路采用高压来编程或擦除存储单元信息。高压放电电路工作原理包括:
正电压(VPOS)类型:
如图1所示,VPOS节点电压放电到vgnd,其中偏置电压BIAS控制电流镜的电流大小来控制电荷释放的时间。
负电压(VNEG)类型:
如图2所示,VNEG节点电压放电到vgnd,其中偏置电压BIAS控制电流镜的电流大小来控制电荷释放的时间。
在NVM中不同的HV mode下,存在不同的负载,对应的放电的电流大小,在规定的SPEC内,需要放电完全。常规做法是在一定的偏置电压下,调整电流镜管子的W/L尺寸。在负载变化很大的场景下,电流镜管子的尺寸会相差很大。导致大电流的情况下,管子尺寸需要很大,版图面积开销大。
发明内容
本发明所要解决的技术问题是提供一种应用于NVM高压放电通路的可校准控制电路,在放电管尺寸较小的条件下能实现放电能力的控制。
为解决上述问题,本发明所述的应用于NVM高压放电通路的可校准控制电路,所述电路包含3个PMOS及12个NMOS,第二及第三PMOS串联之后与第一PMOS并联,并联的源端接电源,第一PMOS的漏极与第三PMOS的栅极连接引出BIAS,第二PMOS的栅极为HVEN2_B信号。
第一至第十NMOS逐个串联,第一NMOS的漏极与第三PMOS的漏极相接,第十NMOS的源极接地,第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号。
第三NMOS的源极与第十二NMOS的漏极连接,第五NMOS的源极与第十二NMOS的源极连接,第十二NMOS的栅极为信号BDAC<4>。
第六NMOS的源极与第十一NMOS的漏极连接,第九NMOS的源极与第十一NMOS的源极连接,第十一NMOS的栅极为信号BDAC<3>。
进一步地,所述第一PMOS其栅极W/L为30~45,第二PMOS的栅极W/L为0.42μm/0.12μm,第三PMOS采用W/L倒比管,其W大于1μm,W/L为0.2~0.4,第一至第十NMOS采用W/L倒比管,W为0.42μm是最小尺寸,W/L为0.2~0.4,第十一及第十二NMOS为控制管,W/L为在10±5%;沟道长度L为工艺节点特征尺寸,最小涉及规则要求的尺寸。
进一步地,通过MOS管的电流采用不同的栅极宽长比来控制,其公式为:
进一步地,或者通过调节VGS来控制通过MOS管的电流,对应的就是电流源的偏置电位。不同的高压模式,所对应的高压节点的负载不同,需要在一定的时间内释放,需要不同的电流泄放能力;VGS电位控制放电通路的能力;不同的高压模式,由不同的逻辑功能来控制BDAC<4:3>,从而达到不同的高压模式下,不同的BIAS电位。
本发明电路中通过调节不同的电压档位来实现不同的偏置电压,进而控制放电通路的电流释放能力,进而可以调节放电时间。可以在放电管子尺寸较小的条件,通过调节偏置电压来实现放电能力的控制。
附图说明
图1是高压放电电路正电压类型原理示意图。
图2是高压放电电路负电压类型原理示意图。
图3是本发明应用于NVM高压放电通路的可校准控制电路。
具体实施方式
放电通路电流和放电时间的关系公式如下:
Q=C*U=I*T。
其中,C代表寄生电容、负载电容,U代表放电电压差(例如VPOS-VDDA15,VNEG-VGND15),I代表电流,T代表放电时间。
电流和管子尺寸W/L和VGS的关系:
控制电流,通过不同的W/L来实现。也可以通过调节VGS,对应的就是电流源的偏置电位。
基于上述理论,本发明所述的应用于NVM高压放电通路的可校准控制电路如图3所示,所述电路包含3个PMOS(PM1~PM3,分别对应第一PMOS~第三PMOS)及12个NMOS(NM1~NM12,分别对应第一NMOS~第十二NMOS),第二及第三PMOS串联之后与第一PMOS并联,并联的源端接电源,第一PMOS的漏极与第三PMOS的栅极连接引出BIAS,第二PMOS的栅极为HVEN2_B信号。
第一至第十NMOS逐个串联,然后第一NMOS的漏极与第三PMOS的漏极相接,第十NMOS的源极接地,第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号。
第三NMOS的源极与第十二NMOS的漏极连接,第五NMOS的源极与第十二NMOS的源极连接,第十二NMOS的栅极为信号BDAC<4>。
第六NMOS的源极与第十一NMOS的漏极连接,第九NMOS的源极与第十一NMOS的源极连接,第十一NMOS的栅极为信号BDAC<3>。
为控制电流大小,所述第一PMOS其栅极W/L为30~45,第二PMOS的栅极W/L为0.42μm/0.12μm,第三PMOS采用W/L倒比管,其W大于1μm,W/L为0.2~0.4,第一至第十NMOS采用W/L倒比管,W为0.42μm是最小尺寸,W/L为0.2~0.4,第十一及第十二NMOS为控制管,W/L为在10±5%;沟道长度L为工艺节点特征尺寸,最小涉及规则要求的尺寸。本实施例选择第一PMOS其栅极宽长比为5μm/0.12μm,第三PMOS的栅极宽长比为1μm/4μm,第一至第十NMOS的栅极宽长比为0.42μm/4μm,第十一及第十二NMOS的栅极宽长比为1μm/0.12μm。
或者通过调节VGS来控制通过MOS管的电流,对应的就是电流源的偏置电位。不同的高压模式,所对应的高压节点的负载不同,需要在一定的时间内释放,需要不同的电流泄放能力;VGS电位控制放电通路的能力;不同的高压模式,由不同的逻辑功能来控制BDAC<4:3>,从而达到不同的高压模式下,不同的BIAS电位。
功能控制真值表,高压过程信号:
本发明电路中通过调节不同的电压档位来实现偏置电压BIAS可以调整,进而控制放电通路的电流释放能力,进而可以调节放电时间。可以在放电管子尺寸较小的条件,通过调节偏置电压来实现放电能力的控制。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种应用于NVM高压放电通路的可校准控制电路,其特征在于:所述电路包含3个PMOS及12个NMOS,第二及第三PMOS串联之后与第一PMOS并联,并联的源端接电源,第一PMOS的漏极与第三PMOS的栅极连接引出偏置电压BIAS,第二PMOS的栅极为HVEN2_B信号;
第一至第十NMOS逐个串联,第一NMOS的漏极与第三PMOS的漏极相接,第十NMOS的源极接地,第一PMOS的栅极与第一至第十NMOS的栅极全部并联形成DISENNEG信号;
第三NMOS的源极与第十二NMOS的漏极连接,第五NMOS的源极与第十二NMOS的源极连接,第十二NMOS的栅极为信号BDAC<4>;
第六NMOS的源极与第十一NMOS的漏极连接,第九NMOS的源极与第十一NMOS的源极连接,第十一NMOS的栅极为信号BDAC<3>。
2.如权利要求1所述的应用于NVM高压放电通路的可校准控制电路,其特征在于:所述第一PMOS其栅极W/L为30~45,第二PMOS的栅极W/L为0.42μm/0.12μm,第三PMOS采用W/L倒比管,其W大于 1μm,W/L为0.2~0.4,第一至第十NMOS采用W/L倒比管,W为0.42μm是最小尺寸,W/L为0.2~0.4,第十一及第十二NMOS为控制管,W/L为在10±5%;沟道长度L为工艺节点特征尺寸,最小涉及规则要求的尺寸。
3.如权利要求1所述的应用于NVM高压放电通路的可校准控制电路,其特征在于:可选地,还能通过调节MOS管的VGS来控制通过MOS管的电流,对应的就是电流源的偏置电位,不同的高压模式,所对应的高压节点的负载不同,需要在一定的时间内释放,需要不同的电流泄放能力;VGS电位控制放电通路的能力;不同的高压模式,由不同的逻辑功能来控制BDAC<4:3>,从而到达不同的高压模式下,不同的BIAS电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710068669.8A CN106898377B (zh) | 2017-02-08 | 2017-02-08 | 应用于nvm高压放电通路的可校准控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710068669.8A CN106898377B (zh) | 2017-02-08 | 2017-02-08 | 应用于nvm高压放电通路的可校准控制电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106898377A CN106898377A (zh) | 2017-06-27 |
CN106898377B true CN106898377B (zh) | 2020-06-09 |
Family
ID=59198072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710068669.8A Active CN106898377B (zh) | 2017-02-08 | 2017-02-08 | 应用于nvm高压放电通路的可校准控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106898377B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101796590B (zh) * | 2007-06-29 | 2013-01-30 | 桑迪士克科技股份有限公司 | 具有源极偏压全位线感测的非易失性存储器 |
US9136690B1 (en) * | 2011-08-30 | 2015-09-15 | Xilinx, Inc. | Front-end circuit with electro-static discharge protection |
CN102411995B (zh) * | 2011-11-22 | 2014-03-12 | 中国科学院声学研究所 | 内容可寻址存储器存储单元匹配线的检测电路和方法 |
CN105141119B (zh) * | 2015-10-10 | 2018-01-05 | 上海灿瑞科技股份有限公司 | 一种上电清零和欠压锁定启动电路 |
-
2017
- 2017-02-08 CN CN201710068669.8A patent/CN106898377B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106898377A (zh) | 2017-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786324B1 (en) | Mixed voltage driving circuit | |
US8368429B2 (en) | Hysteresis comparator | |
CN101556825B (zh) | 一种集成电路 | |
US20130141825A1 (en) | Esd protection circuit | |
KR20160140365A (ko) | 향상된 슬루율을 갖는 레귤레이터 | |
US20160026197A1 (en) | Power supply circuit | |
US20190305778A1 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
CN105700598B (zh) | 一种用于电压稳压器的折返限流电路 | |
US9360877B2 (en) | Negative voltage regulation circuit and voltage generation circuit including the same | |
CN108233701B (zh) | 一种升降压电压转换电路 | |
JP2012004627A (ja) | カレントミラー回路 | |
CN112331245B (zh) | 适用于非易失性存储器的电压选择电路 | |
CN107168433B (zh) | 输出电路 | |
CN108696260A (zh) | 跨导放大器 | |
CN102354246B (zh) | 一种有源箝位电路 | |
CN106898377B (zh) | 应用于nvm高压放电通路的可校准控制电路 | |
US9337816B2 (en) | Delay circuit using capacitor as delay element | |
CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
CN109787607B (zh) | 基于低压器件的高压高速io电路 | |
US9748933B2 (en) | Multi-step slew rate control circuits | |
CN111831046A (zh) | 输出级电路及其稳压器 | |
CN111313879B (zh) | 一种延时电路 | |
CN110263468B (zh) | 一种片内cmos电容及一种芯片 | |
US10877504B2 (en) | Low-voltage reference current circuit | |
CN117713788B (zh) | 基于薄栅氧化层工艺的高压开关的控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |