CN101859596A - 一种内容可寻址存储器 - Google Patents
一种内容可寻址存储器 Download PDFInfo
- Publication number
- CN101859596A CN101859596A CN201010196860A CN201010196860A CN101859596A CN 101859596 A CN101859596 A CN 101859596A CN 201010196860 A CN201010196860 A CN 201010196860A CN 201010196860 A CN201010196860 A CN 201010196860A CN 101859596 A CN101859596 A CN 101859596A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- type mos
- node
- unit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明提供了一种内容可寻址存储器，该内容可寻址存储器包括若干内核单元；所述内核单元包括：存储单元和比较电路单元；所述比较电路单元包括一N型MOS晶体管，该N型MOS晶体管串联在输入匹配线和输出匹配线之间，其特征在于，所述比较电路单元还包括一P型MOS晶体管，该P型MOS晶体管的栅极耦合N型MOS晶体管的栅极，该P型MOS晶体管的源极耦合高电平端/该内核单元的输出匹配线，对应地，该P型MOS晶体管的漏极耦合该内核单元的输出匹配线/高电平端。本发明的内核单元的匹配线的充电和放电由搜索信号线和存储数据决定，简化了比较时序和设计复杂度，在一定程度提高了最高工作频率，且通过混连方式使得内容可寻址存储器在访问速度和功耗方面具有优势。
Description
技术领域
本发明涉及存储器，尤其涉及一种内容可寻址存储器。
背景技术
内容可寻址存储器(Content-Addressable Memory，CAM)是一种用于特定高速搜索应用的采用内容寻址的存储器。在普通的存储器例如RAM(random accessmemory，随机访问存储器)应用中，用户提供一个存储器地址，存储器根据该地址返回一个存储于该地址的数据。而在内容可寻址存储器的应用中，用户提供一个数据，内容可寻址存储器会遍历整个存储空间，搜索该数据是否存在于存储器中，如果是，即命中，内容可寻址存储器会返回一个或多个命中数据的地址。
内容可寻址存储器作为一种特殊存储器，可在单次运算中搜索整个存储器，所以在搜索应用中，内容可寻址存储器比普通存储器快很多。内容可寻址存储器的快速搜索特性使得内容可寻址存储器特别适用于如网络设备、CPU(center processingunit，中央处理单元)和DSP(digital signal processor，数字信号处理器)的Cache(缓冲存储器)和视频硬编解码等应用。
内容可寻址存储器包括若干组成阵列的内核单元，每一内核单元用于存储一位数据并完成相应位的匹配比较。现有技术中，主要根据匹配类型的异同，内容可寻址存储器内核单元可分为与非型和或非型的内核单元。
图1A是现有技术的与非型内容可寻址存储器内核单元的电路原理图。如图1A所示，与非型内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元112。存储单元111包括两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值。反相器121的输入耦合到反相器122的输出和晶体管131，反相器121的输出耦合到反相器122的输入和晶体管132，晶体管131和132的栅极均耦合到字线141(WL)，晶体管131和132还分别耦合到位线(BL)142和互补位线143。比较电路单元112中的晶体管133和134串联，并分别耦合到搜索信号线(SL)144和互补搜索信号线145，晶体管133和134的栅极分别耦合到节点D和
比较电路单元112用于比较搜索信号线144、互补搜索信号线145上的数据和节点D、
的数据，并通过输出匹配线(MLout)147输出匹配或者不要匹配的比较结果。需要说明的是，在某些内容可寻址存储器应用中，搜索信号线144和位线142是同一信号线，互补搜索信号线145和互补位线143是同一信号线。其中，搜索信号线的缩写为SL(Search Line)、匹配信号线的缩写为ML(Match Line)、位线的缩写为BL(Bit Line)、字线的缩写为WL(Word Line)。
图1B是现有技术的或非型内容可寻址存储器内核单元的电路原理图。如图1B所示，或非型内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元113。与图1A相同，存储单元111包括两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值。比较电路单元113中的晶体管138和139的漏极接地，栅极分别耦合到搜索信号线145和互补搜索信号线144(SL)，与晶体管138串联的晶体管136的栅极耦合到节点D，与晶体管139串联的晶体管137的栅极耦合到节点比较电路单元113用于比较互补搜索信号线、145搜索信号线144上的数据和节点D、
的数据。通过连接每一个或非型内容可寻址存储器内核单元中晶体管136和137的开路的源级或漏极形成存储阵列的匹配线148(ML)。
图1A所示的与非型内容可寻址存储器内核单元以级联方式构成内容可寻址存储器存储阵列时，每一个内容可寻址存储器内核单元的输入匹配线146(MLin)和输出匹配线147(MLout)分别通过与临近的前一个内容可寻址存储器内核单元的输出匹配线和临近的后一个内容可寻址存储器内核单元的输入匹配线连接，从而相互顺次连接形成整个内容可寻址存储器的匹配线。
通过这种连接方式，内容可寻址存储器的匹配线使晶体管串联，串联的与非型内容可寻址存储器内核单元的比较过程分为3步：
1、关闭匹配信号线的对地连接。
2、对匹配信号线充电。由于之前关闭了匹配信号线的对地连接，所以不论搜索信号线与存储数据的匹配与否，都不会造成充电单元直接对地放电。
3、打开匹配信号线的对地连接，如果搜索数据中的所有数据与存储数据匹配，匹配线将对地放电。
在比较的过程中，搜索线的数据应在第一步完成之后，第三步完成之前准备完毕。
这种级联方式下，当所搜索数据中只要有一位和与非型内容可寻址存储器内核单元存储数据不匹配，则匹配线将不会放电，因此，以级联方式连接与非型内容可寻址存储器内核单元形成存储阵列的优点是功耗低，但其缺点也显而易见，即当搜索数据与内容可寻址存储器的存储数据全部匹配时，匹配线通过串联的晶体管进行放电，从而当存储数据的位数较多时，匹配线放电速度会较慢，并且晶体管串联产生的电荷分配问题在这种串联结构中也要尤为注意。
与以串联方式连接与非型内容可寻址存储器内核单元形成存储阵列的结构相比，图1B所示的或非型内容可寻址存储器内核单元通过连接不同内核单元中开路的源级或漏极形成内容可寻址存储器的匹配线，与或非型的内容可寻址存储器时序相似，与非型内容可寻址存储器的比较过程也分为3步。
由于或非型内容可寻址存储器采用了晶体管并联的方式，避免了与非型内容可寻址存储器中晶体管的级联，使得或非型内容可寻址存储器内核单元非常适用于高速结构中，一旦搜索数据中的某一位和内容可寻址存储器存储单元中的内容不匹配，或非型内容可寻址存储器的匹配线便开始放电。当且仅当搜索数据与内容可寻址存储器存储数据的所有位都全部匹配，匹配信号线才不会放电。虽然这种并联连接方式使存储阵列匹配线的放电速度较快，但由于匹配线的频繁放电和充电，使得内容可寻址存储器的功率消耗较大。
现有技术中，内容可寻址存储器内核单元的比较电路单元在进行比较之前要对输出匹配线147或匹配线148进行预充电，因此，比较电路单元要求比较严格的时序，传统的内容可寻址存储器内核单元结构的比较时序由时序控制部分控制，在控制过程中，如果步骤提前，那么上一步骤还没有完成，内容可寻址存储器功能会发生错误；如果步骤延后，在忽略漏电的情况下，内容可寻址存储器功能不会发生错误，然而会影响内容可寻址存储器的速度。对时序控制部分的设计还必须考虑到各种因素的影响，如：开关的速度、寄生电容、驱动能力差异等，务必使步骤与步骤之间没有重叠的时间，这些要求增加了内容可寻址存储器时序控制部分的设计复杂度，也相对减小了内容可寻址存储器访问的最高速度。即使采用电流竞争技术(current-race matchline sensing)，将前两步合并成一步，整个时序也分成两步进行，时序控制仍然比较复杂。
此外，传统的与非型内容可寻址存储器内核单元的B点的逻辑表达式是
图1A中与非型内容可寻址存储器的内核单元搜索数据与存储器数据匹配时，D点电平与搜索信号线(SL)144的电平相同，晶体管133和晶体管134导通，此时B点的逻辑值为“1”。由于晶体管133和晶体管134是N型MOS晶体管，所以在实际比较时，B点的电压最高只能达到Vdd-Vth，也即B点的逻辑值实际为弱“1”。这一限制增加了匹配时匹配信号线上的导通电阻，降低了匹配信号线的放电速度。其中，Vdd是电源电压，Vth是晶体管的阈值电压。美国专利US20070079058A1中公开了一种通过互补逻辑，增加2个P型MOS晶体管的方式，以提高B点的最高电压，提高匹配线的放电速度。
因此，内容可寻址存储器内核单元以串联或并联的单一连接方式构成存储阵列存在匹配线放电速度较慢或功耗较大的问题。现有技术中也有采用串联和并联连接内容可寻址存储器内核单元构成混合型的存储阵列结构，但是由于串联和并联采用不同结构的内容可寻址存储器内核单元，因此，实现内容可寻址存储器需要额外的控制电路，从而使得内容可寻址存储器的设计复杂化，同时不利于在集成电路新工艺中实现内容可寻址存储器。
发明内容
本发明的目的在于，为了克服现有技术的内容可寻址存储器由于匹配线预充电造成的比较电路时序要求严格和时序控制复杂的缺陷，简化比较过程，降低匹配信号线的导通电阻，提高比较速度，从而提供了一种内容可寻址存储器。
为实现上述的发明目的，本发明通提供了一种内容可寻址存储器，该内容可寻址存储器包括若干内核单元；所述内核单元包括：存储单元和比较电路单元；所述比较电路单元包括一N型MOS晶体管，该N型MOS晶体管串联在输入匹配线和输出匹配线之间，其特征在于，所述比较电路单元还包括一P型MOS晶体管，该P型MOS晶体管的栅极耦合N型MOS晶体管的栅极，该P型MOS晶体管的源极耦合高电平端/该内核单元的输出匹配线，对应地，该P型MOS晶体管的漏极耦合该内核单元的输出匹配线/高电平端。
作为上述技术方案的一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元的节点D，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元的节点
作为上述技术方案的另一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D。
作为上述技术方案的又一种优选，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
作为上述技术方案的又一种优选，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点存储该位数据的互补值；所述比较电路单元中包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D2。
作为上述技术方案的再一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；所述比较电路单元包括：串联在搜索信号线和互补搜索信号线之间的两个串联的N型MOS晶体管和两个串联的P型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D。
作为上述技术方案的还一种优选，为了克服现有技术的内容可寻址存储器内核单元由于单一连接方式造成的匹配线放电速度较慢或功耗较大，以及混合连接方式造成的设计复杂化的缺陷，所述若干内核单元之间采用混连的方式；所述若干内核单元构成若干组级联的内核单元组，所述内核单元组之间采用并联连接方式，所述每一内核单元组的最后级联的内核单元的输出匹配线输入到或非逻辑或或逻辑，所述或非逻辑或或逻辑输出形成内容可寻址存储器的匹配结果。这种连接方式比较灵活，通过调整串联的个数和并联数，可以权衡功耗和速度的矛盾。
作为上述技术方案的还一种优选，为了克服现有技术的内容可寻址存储器内核单元由于单一连接方式造成的匹配线放电速度较慢或功耗较大，以及混合连接方式造成的设计复杂化的缺陷，所述若干内核单元之间采用混连的方式；所述若干内核单元构成若干组内核单元组，其中第一组内核单元组采用级联连接方式，所述第一组内核单元组的最后级联的内核单元的输出匹配线输入到敏感放大器，所述敏感放大器的输出耦合至剩余的其它内核单元组的每一内核单元的P型MOS晶体管的源级/漏级，所述其它内核单元组均分别采用并联连接方式，其中的每一其它内核单元组的每一内核单元的输出匹配线输入到或非逻辑或或逻辑，所述每一其它内核单元组的或非逻辑或或逻辑再输出到一或非逻辑或或逻辑，输出形成内容可寻址存储器的匹配结果。从而当第一组不命中时，后面的各组均无法充电，可以进一步降低功耗，适用于要求一定速度、对功耗敏感的应用中。
为实现上述的发明目的，本发明还提供了另一种内容可寻址存储器，该内容可寻址存储器包括若干内核单元；所述内核单元包括：存储单元和比较电路单元；所述比较电路单元包括一P型MOS晶体管，该P型MOS晶体管串联在输入匹配线和输出匹配线之间，其特征在于，所述比较电路单元还包括一N型MOS晶体管，该N型MOS晶体管的栅极耦合P型MOS晶体管的栅极，该N型MOS晶体管的源极耦合低电平端/该内核单元的输出匹配线，对应地，该N型MOS晶体管的漏极耦合该内核单元的输出匹配线/低电平端。
作为上述技术方案的一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D。
作为上述技术方案的另一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
作为上述技术方案的又一种优选，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D2。
作为上述技术方案的又一种优选，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
作为上述技术方案的再一种优选，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；所述比较电路单元包括：串联在搜索信号线和互补搜索信号线之间的两个串联的N型MOS晶体管和两个串联的P型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D；耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
作为上述技术方案的还一种优选，为了克服现有技术的内容可寻址存储器内核单元由于单一连接方式造成的匹配线放电速度较慢或功耗较大，以及混合连接方式造成的设计复杂化的缺陷，所述若干内核单元之间采用混连的方式；所述若干内核单元构成若干组级联的内核单元组，所述内核单元组之间采用并联连接方式，所述每一内核单元组的最后级联的内核单元的输出匹配线输入或与非逻辑或与逻辑，所述与非逻辑或与逻辑输出形成内容可寻址存储器的匹配结果。这种连接方式比较灵活，通过调整串联的个数和并联数，可以权衡功耗和速度的矛盾。
作为上述技术方案的还一种优选，为了克服现有技术的内容可寻址存储器内核单元由于单一连接方式造成的匹配线放电速度较慢或功耗较大，以及混合连接方式造成的设计复杂化的缺陷，所述若干内核单元之间采用混连的方式；所述若干内核单元构成若干组内核单元组，其中第一组内核单元组采用级联连接方式，所述第一组内核单元组的最后级联的内核单元的输出匹配线输入到敏感放大器，所述敏感放大器的输出耦合至剩余的其它内核单元组的每一内核单元的N型MOS晶体管的源级/漏级，所述其它内核单元组均分别采用并联连接方式，其中的每一其它内核单元组的每一内核单元的输出匹配线输入到与非逻辑或与逻辑，所述每一其它内核单元组的与非逻辑或与逻辑再输出到一与非逻辑或与逻辑，输出形成内容可寻址存储器的匹配结果。从而当第一组不命中时，后面的各组均无法充电，可以进一步降低功耗，适用于要求一定速度、对功耗敏感的应用中。
本发明的优点在于，本发明提供的内容可寻址存储器的内核单元的匹配线的充电和放电由搜索信号线和存储数据决定，不需要单独的匹配线预充电操作，因此，不需要额外的控制电路控制内容可寻址存储器的充放电，一旦搜索信号线上的数据准备完毕，内容可寻址存储器的内核单元的匹配结果便可以得到，从而简化了比较时序和设计复杂度，并且在一定程度提高了内容可寻址存储器的最高工作频率。进一步，本发明提供的内容可寻址存储器通过串联和并联的混合连接方式连接相同结构的内核单元，使得内容可寻址存储器在访问速度和功耗方面具有优势，同时没有增加设计复杂度，易于集成电路实现。
附图说明
图1A是现有技术的与非型内容可寻址存储器内核单元的电路原理图；
图1B是现有技术的或非型内容可寻址存储器内核单元的电路原理图；
图2是本发明第一实施例的内容可寻址存储器内核单元的电路原理图；
图2A是本发明第一实施例的内容可寻址存储器内核单元级联的电路原理图；
图2B是本发明第一实施例的内容可寻址存储器内核单元并联的电路原理图；
图2C是本发明第一实施例的内容可寻址存储器内核单元混连的电路原理图；
图2D是本发明第一实施例的内容可寻址存储器内核单元另一混连的电路原理图；
图3是本发明第二实施例的内容可寻址存储器内核单元的电路原理图；
图4是本发明第三实施例的的内容可寻址存储器内核单元的电路原理图；
图4A是本发明第三实施例的内容可寻址存储器内核单元级联的电路原理图；
图4B是本发明第三实施例的内容可寻址存储器内核单元并联的电路原理图；
图4C是本发明第三实施例的内容可寻址存储器内核单元混连的电路原理图；
图4D是本发明第三实施例的内容可寻址存储器内核单元另一混连的电路原理图；
图5是本发明第四实施例的内容可寻址存储器内核单元的电路原理图；
图6是本发明第五实施例的内容可寻址存储器内核单元的电路原理图；
图7是本发明第六实施例的内容可寻址存储器内核单元的电路原理图；
图8是本发明第七实施例的内容可寻址存储器内核单元的电路原理图；
图9是本发明第八实施例的内容可寻址存储器内核单元的电路原理图；
图10是本发明第九实施例的内容可寻址存储器内核单元的电路原理图；
图11是本发明第十实施例的内容可寻址存储器内核单元的电路原理图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。
如图2所示，在本发明的第一实施例中，内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元212。其中，存储单元111与图1A所示的现有技术的内容可寻址存储器内核单元的存储单元111相同，包括：两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值，晶体管131和132的栅极均耦合到字线141(WL)，晶体管131和132还分别耦合到位线(BL)142和互补位线143。图2所示的比较电路单元212中的N型MOS晶体管233和N型MOS晶体管234串联，并分别耦合到搜索信号线(SL)144和互补搜索信号线
145和同时耦合到N型MOS晶体管235的栅极，N型MOS晶体管235通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)246和输出匹配线(MLout)247之间，N型MOS晶体管233和N型MOS晶体管234的栅极分别耦合到节点D和
。比较电路单元还包括一P型MOS晶体管236，该P型MOS晶体管236的栅极耦合到N型MOS晶体管235的栅极，并通过其它两个端点(源级和漏级)耦合在高电位和输出匹配线247之间。
比较电路单元212用于比较搜索信号线144、互补搜索信号线145上的数据和节点D、
的数据，并通过输出匹配线(MLout)147输出匹配或者不匹配的比较结果。图2中，节点B2的逻辑表达式是
当搜索信号线(SL)144上的数据与存储单元的存储数据D匹配并且都是逻辑值“1”时，N型MOS晶体管233导通，N型MOS晶体管234截止，当搜索信号线(SL)145上的数据与存储单元的存储数据D匹配并且都是逻辑值“0”时，N型MOS晶体管233截止，N型MOS晶体管234导通，这两种情况下，节点B2的逻辑值都是“1”，N型MOS晶体管235导通，P型MOS晶体管236截止，因此输出匹配线(MLout)147上的逻辑值与输入匹配线(MLout)147上的逻辑值相同。当搜索信号线(SL)144上的数据与存储单元的存储数据D不匹配，即搜索信号线144和存储数据D的逻辑值分别是“1”和“0”或“0”和“1”，N型MOS晶体管233和234均截止，节点B2的逻辑值是“0”，因此，N型MOS晶体管235截止，P型MOS晶体管236导通，高电位通过P型MOS晶体管236对输出匹配线(MLout)147充电。与图1A所示的现有技术的内容可寻址存储器内核单元相比，本发明第一实施例的比较电路中由于增加了P型MOS晶体管236，使得当搜索数据线144的数据与存储单元的存储数据不匹配时即对输出匹配线(MLout)147充电，从而使得内容可寻址存储器内核单元在每一次进行数据匹配比较前不需要单独的匹配线预充电操作，输出匹配线147的充电与否完全由匹配比较的结果决定。此外，需要说明的是，当晶体管233和晶体管234是N型MOS(金属氧化半导体场效应管)晶体管，所以，实际上节点B2的最高电位只能达到：高电位-Vth，Vth是N型MOS晶体管的阈值电压，并且高电位＞Vth，也即节点B2的逻辑高电平实际为弱“1”。因此，当搜索信号线(SL)144上的数据与存储单元的存储数据D匹配时增加N型MOS晶体管235的导通电阻，降低了匹配线的放电速度，但是节点B2的逻辑低电平可以达到强“0”，使得N型MOS晶体管235在截至状态时的漏电流小，功耗相应较低。本实施例中的高电位例如是电源电压。
图2所示的内容可寻址存储器内核单元可以级联的连接方式构成内容可寻址存储器。图2A是图2所示本发明第一实施例的内容可寻址存储器内核单元的级联连接的电路原理图。如图2A所示，级联连接的第一个内容可寻址存储器内核单元的输入匹配线ML1in接低电位，例如地，输出匹配线ML1out连接第二个内容可寻址存储器内核单元的输入匹配线ML2in，第二个内容可寻址存储器内核单元的输出匹配线ML2out连接第三个内容可寻址存储器内核单元的输入匹配线ML3in，依次顺次级联连接，最后一个内容可寻址存储器内核单元的输出匹配线MLnout作为敏感放大器237的输入，敏感放大器237的输出就是内容可寻址存储器的匹配线。
图2B所示的内容可寻址存储器内核单元可以并联的连接方式构成内容可寻址存储器。图2B是图2所示本发明第一实施例的内容可寻址存储器内核单元的并联连接的电路原理图。如图2B所示，并联连接的每一个内容可寻址存储器内核单元的输入匹配线ML1in……MLnin接低电位，例如地，输出匹配线ML1out……MLnout作为逻辑们238的输入，逻辑门238的输出就是内容可寻址存储器的匹配线，其中逻辑门是或门或者或非门。图2B所示的并联连接方式与图2A所示的级联连接方式相比，前者的功耗较大，但是存储访问速度更快。
本发明中的与型内核单元不但具备了级联的特性，而且也具有逻辑并联的特性，所以，可以使用与型内核单元来设计混合型的内容可寻址存储器。下面给出两个例子。
图2C是本发明第一实施例的图2所示的内容可寻址存储器内核单元的混合连接的电路原理图。图2C是图2所示本发明第一实施例的内容可寻址存储器内核单元的混连的电路原理图。如图2C所示，以16比特长度的存储内容为例给出了应用与型内核单元设计的结构简图，其中，16比特被分为4组，每组由4个内核单元级联构成4比特的内核单元组，而4组内核单元组之间采用并联的形式结构，每一内核单元组的最后匹配线通过一个四输入的或非门239实现(或门也可以)。而当存储内容扩展为128比特的时候，内容可寻址存储器可以通过8个16比特的结构构成，而产生的额外延时也仅仅是增加了2级门的延时，这种连接方式比较灵活，通过调整串联的个数和并联数，可以权衡功耗和速度的矛盾。
图2D是本发明另一实施例的图2所示的内容可寻址存储器内核单元的混合连接的电路原理图。图2D是图2所示本发明第一实施例的内容可寻址存储器内核单元的另一种混连的电路原理图。如图2D所示，16比特仍然以每四比特为一组分四组，其中，第一组内核单元组采用级联的形式结构，并通过敏感放大器输出至剩余三组的高电平端，剩余的其它三组的内核单元组均采用并联的形式结构，三组的输出匹配线ML1out……ML4out作为或门或者或非门250、251、252的输入，三个逻辑门的输出通过或非门或或门253实现。从而当第一组不命中时，后面的各组均无法充电，可以进一步降低功耗，适用于要求一定速度、对功耗敏感的应用中。当内容可寻址存储器的数据具有某些特定统计规律时，可以极大的降低功耗。如存储数据中0000开头的数据占大部分，那么比较时，非0000开头搜索数据与存储数据相比较，得出不匹配的结果，M1为低电平，匹配就终止了，后续的电路中不再有功耗的损失。
图3是本发明第二实施例的内容可寻址存储器内核单元的电路原理图。如图3所示，在本发明的第二实施例中内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元312。其中，存储单元111与图1A所示的现有技术的内容可寻址存储器内核单元的存储单元111相同，包括：两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值，晶体管131和132的栅极均耦合到字线141(WL)，晶体管131和132还分别耦合到位线(BL)142和互补位线
143。图3所示的比较电路单元312中的P型MOS晶体管333和P型MOS晶体管334串联，并分别耦合到互补搜索信号线
145和搜索信号线(SL)144和同时耦合到N型MOS晶体管335的栅极，N型MOS晶体管335通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)346和输出匹配线(MLout)347之间，P型MOS晶体管333和P型MOS晶体管334的栅极分别耦合到节点D和
。比较电路单元还包括一N型MOS晶体管336，该N型MOS晶体管336的栅极耦合到N型MOS晶体管335的栅极，并通过其它两个端点(源级和漏级)耦合在高电位和输出匹配线347之间。
此外，需要说明的是，晶体管333和晶体管334是P型MOS(金属氧化半导体场效应管)晶体管，所以，实际上节点B3逻辑高电平是强“1”，逻辑低电平是弱“0”，因此，当搜索信号线(SL)144上的数据与存储单元的存储数据D匹配时节点B3的逻辑高电平值强“1”使晶体管335导通，与图2的第一实施例相比，匹配线的放电速度快，但是当搜索信号线(SL)144上的数据与存储单元的存储数据D不匹配时节点B3的逻辑低电平值弱“0”使晶体管335在截至状态时有一定的漏电流，从而增加了功耗。
图3所示的第二实施例的内容可寻址存储器内核单元也可以级联、并联或混连的连接方式构成内容可寻址存储器，其级联连接结构、并联连接结构或混合连接结构分别与图2A、2B、2C和2D所示的第一实施例的内容可寻址存储器内核单元的连接结构类似，所不同的只是将图中的第一实施例的内核单元替换为第二实施例的内核单元。相对于级联连接的与非型内容可寻址存储器内核单元，级联的与型内容可寻址存储器内核单元简化了比较步骤，降低了匹配情况下的放电延时，提高了内容可寻址存储器的最高频率。并联后功耗较级联结构大，速度较级联结构快。
图4是本发明第三实施例的内容可寻址存储器内核单元的电路原理图。如图4所示，在本发明的第三实施例中如图4所示，在本发明的第三实施例中内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元412。其中，存储单元111与图1A所示的现有技术的内容可寻址存储器内核单元的存储单元111相同，包括：两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值，晶体管131和132的栅极均耦合到字线141(WL)，晶体管131和132还分别耦合到位线(BL)142和互补位线143。图4所示的比较电路单元412中的N型MOS晶体管433和N型MOS晶体管434串联，并分别耦合到互补搜索信号线145和搜索信号线(SL)144和同时耦合到N型MOS晶体管435的栅极，N型MOS晶体管435通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)446和输出匹配线(MLout)447之间，N型MOS晶体管433和N型MOS晶体管434的栅极分别耦合到节点D和比较电路单元还包括一N型MOS晶体管436，该N型MOS晶体管436的栅极耦合到P型MOS晶体管435的栅极，并通过其它两个端点(源级和漏级)耦合在低电位和输出匹配线447之间。
图4所示的第三实施例的内容可寻址存储器内核单元也可以级联、并联或混连的连接方式构成内容可寻址存储器，如图4A、4B、4C和4D所示，其级联连接结构、并联连接结构或混合连接结构分别与图2A、2B、2C和2D所示的第一实施例的内容可寻址存储器内核单元的连接结构类似，在此不在赘述。
图5是本发明第四实施例的内容可寻址存储器内核单元的电路原理图。如图5所示，在本发明的第四实施例中如图5所示，在本发明的第四实施例中内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元512。其中，存储单元111与图1A所示的现有技术的内容可寻址存储器内核单元的存储单元111相同，包括：两个交叉耦合的反相器121和122，节点D存储一位数据，节点
存储该位数据的互补值，晶体管131和132的栅极均耦合到字线141(WL)，晶体管131和132还分别耦合到位线(BL)142和互补位线
143。图5所示的比较电路单元512中的P型MOS晶体管533和P型MOS晶体管534串联，并分别耦合到搜索信号线(SL)144和互补搜索信号线145和同时耦合到P型MOS晶体管535的栅极，P型MOS晶体管535通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)546和输出匹配线(MLout)547之间，P型MOS晶体管533和P型MOS晶体管534的栅极分别耦合到节点D和
比较电路单元还包括一N型MOS晶体管536，该N型MOS晶体管536的栅极耦合到P型MOS晶体管535的栅极，并通过其它两个端点(源级和漏级)耦合在低电位和输出匹配线547之间。
图5所示的第四实施例的内容可寻址存储器内核单元也可以级联、并联或混连的连接方式构成内容可寻址存储器，其级联连接结构、并联连接结构或混合连接结构分别与图4A、4B、4C和4D所示的第一实施例的内容可寻址存储器内核单元的连接结构类似，所不同的只是将图中的第一实施例的内核单元替换为第四实施例的内核单元，在此不在赘述。
图4和图5中，逻辑的级联同图2和3所示的相反，该结构将被动的放电过程改为主动的充电过程。图3中的电路可采用与图2类似的连接方式，替换内容可寻址存储器内核单元。图5中的电路可采用与图4类似的连接方式，替换内容可寻址存储器内核单元。另外，上述的图2、3、4和5中的B2、B3、B4和B5，及其电路的效果列表如下：
表1
将图3、图7、图8和图9的电路进一步合并组合成两个互补的电路，如图6和图7所示。图6和图7的电路中的B点采用了互补结构，分别通过N型MOS晶体管和P型MOS晶体管连接搜索线和存储值，电平可达到强“1”和强“0”，匹配时可以充分打开匹配线上的MOS晶体管，在不匹配时可以完全关闭匹配线上的MOS晶体管。同时，由于图6和图7中的电路采用了图3的技术，比较过程只有一步，省略了预充电过程。
如图6所示，在本发明的第五实施例中，内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元612。其中，比较电路单元612中包括：串联在搜索信号线(SL)和互补搜索信号线
之间的两个串联的N型MOS晶体管637和638和两个串联的P型MOS晶体管633和634，其中，耦合在搜索信号线(SL)144上的N型MOS晶体管637的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线
145上的N型MOS晶体管638的栅极耦合到存储单元中的节点
耦合在搜索信号线(SL)144上的P型MOS晶体管633的栅极耦合到存储单元中的节点
耦合在互补搜索信号线
145上的P型MOS晶体管634的栅极耦合到存储单元中的节点D。
P型MOS晶体管633和P型MOS晶体管634串联，N型MOS晶体管637和N型MOS晶体管638串联，均同时耦合到N型MOS晶体管635的栅极，N型MOS晶体管635通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)646和输出匹配线(MLout)647之间。比较电路单元612还包括一P型MOS晶体管636，该P型MOS晶体管636的栅极耦合到N型MOS晶体管635的栅极，并通过其它两个端点(源级和漏级)耦合在高电位和输出匹配线647之间。
如图7所示，在本发明的第六实施例中，内容可寻址存储器内核单元包括存储有一位数据的存储单元111和比较电路单元712。其中，比较电路单元712中包括：串联在搜索信号线(SL)和互补搜索信号线
之间的两个串联的N型MOS晶体管737和738和两个串联的P型MOS晶体管733和734，其中，耦合在搜索信号线(SL)144上的N型MOS晶体管737的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线
145上的N型MOS晶体管738的栅极耦合到存储单元中的节点
耦合在搜索信号线(SL)144上的P型MOS晶体管733的栅极耦合到存储单元中的节点
耦合在互补搜索信号线
145上的P型MOS晶体管734的栅极耦合到存储单元中的节点D。
P型MOS晶体管733和P型MOS晶体管734串联，N型MOS晶体管737和N型MOS晶体管738串联，均同时耦合到P型MOS晶体管735的栅极，P型MOS晶体管735通过其它两个端点(源级和漏级)耦合在输入匹配线(MLin)746和输出匹配线(MLout)747之间。比较电路单元712还包括一N型MOS晶体管736，该N型MOS晶体管736的栅极耦合到P型MOS晶体管735的栅极，并通过其它两个端点(源级和漏级)耦合在低电位和输出匹配线747之间。
下面4个实施例是将本发明与型内容可寻址存储器内核单元扩展成三值内核单元，如图8～11所示，图中忽略了位线和字线。三进制编码编码表如表2所示。
表2
三值内核单元中存储的数据有三个：“0”、“1”和“X”。
当存储的数据为“0”时，三值内核单元的匹配结果与二值内核单元一致。也即，匹配时，若搜索信号线SL、互补搜索信号线
的数据为“0”和“1”，则内核单元表示匹配；若搜索信号线SL、互补搜索信号线
的数据为“1”和“0”，则内核单元表示不匹配。
当存储的数据为“1”时，三值内核单元的匹配结果与二值内核单元一致。也即，匹配时，若搜索信号线SL、互补搜索信号线的数据为“1”和“0”，则内核单元表示匹配；若搜索信号线SL、互补搜索信号线
的数据为“0”和“1”，则内核单元表示不匹配。
当存储的数据为“X”时，表示匹配时对该内核单元存储的数据不关心，也即无论搜索信号线上的数据，该内核单元处于匹配状态。当D1和D2为“0”和“1”时，表示内核单元中存储的数据为“X”，此时，无论搜索信号线SL和互补搜索信号线
的数据为“0”和“1”或者“1”和“0”，该内核单元均表示匹配。
如图8所示，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器821和822的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器823和824的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元中包括：两个串联在搜索信号线144和互补搜索信号线145之间的N型MOS晶体管837和838，其中，耦合在搜索信号线144上的N型MOS晶体管837的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线145上的N型MOS晶体管838的栅极耦合到存储单元中的节点
图8中的三值内容可寻址存储器内核单元电路可采用与图2类似的连接方式，替换内容可寻址存储器内核单元。
如图9所示，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器921和922的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器923和924的节点D2存储第二位数据，节点存储该位数据的互补值；所述比较电路单元中包括：两个串联在搜索信号线144和互补搜索信号线145之间的P型MOS晶体管937和938，其中，耦合在搜索信号线144上的P型MOS晶体管937的栅极耦合到存储单元中的节点
耦合在互补搜索信号线145上的P型MOS晶体管938的栅极耦合到存储单元中的节点D2。图9中的三值内容可寻址存储器内核单元电路可采用与图4类似的连接方式，替换内容可寻址存储器内核单元。
如图10所示，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器1021和1022的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器1023和1024的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元中包括：两个串联在搜索信号线144和互补搜索信号线145之间的N型MOS晶体管1037和1038，其中，耦合在搜索信号线144上的N型MOS晶体管1037的栅极耦合到存储单元中的节点
耦合在互补搜索信号线145上的N型MOS晶体管1038的栅极耦合到存储单元中的节点D2。图10中的三值内容可寻址存储器内核单元电路可采用与图2类似的连接方式，替换内容可寻址存储器内核单元。
如图11所示，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器1121和1122的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器1123和1124的节点D2存储第二位数据，节点
存储该位数据的互补值；所述比较电路单元中包括：两个串联在搜索信号线144和互补搜索信号线145之间的P型MOS晶体管1137和1138，其中，耦合在搜索信号线144上的P型MOS晶体管1137的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线145上的P型MOS晶体管1138的栅极耦合到存储单元中的节点
图11中的三值内容可寻址存储器内核单元电路可采用与图4类似的连接方式，替换内容可寻址存储器内核单元。
同理，图6和图7的电路也可以扩展成相应的三值的电路，不再赘述。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (16)
1.一种内容可寻址存储器，该内容可寻址存储器包括若干内核单元；所述内核单元包括：存储单元和比较电路单元；所述比较电路单元包括一N型MOS晶体管，该N型MOS晶体管串联在输入匹配线和输出匹配线之间，其特征在于，
所述比较电路单元还包括一P型MOS晶体管，该P型MOS晶体管的栅极耦合N型MOS晶体管的栅极，该P型MOS晶体管的源极耦合高电平端/该内核单元的输出匹配线，对应地，该P型MOS晶体管的漏极耦合该内核单元的输出匹配线/高电平端。
2.根据权利要求1所述内容可寻址存储器，其特征在于，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元的节点D，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元的节点
。
3.根据权利要求1所述内容可寻址存储器，其特征在于，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D。
4.根据权利要求1所述内容可寻址存储器，其特征在于，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
5.根据权利要求1所述内容可寻址存储器，其特征在于，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点存储该位数据的互补值；
所述比较电路单元中包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D2。
6.根据权利要求1所述内容可寻址存储器，其特征在于，
所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：串联在搜索信号线和互补搜索信号线之间的两个串联的N型MOS晶体管和两个串联的P型MOS晶体管，
其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
；耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D。
7.根据权利要求1所述内容可寻址存储器，其特征在于，所述若干内核单元之间采用混连的方式；
所述若干内核单元构成若干组级联的内核单元组，所述内核单元组之间采用并联连接方式，所述每一内核单元组的最后级联的内核单元的输出匹配线输入到或非逻辑或或逻辑，所述或非逻辑或或逻辑输出形成内容可寻址存储器的匹配结果。
8.根据权利要求1所述内容可寻址存储器，其特征在于，所述若干内核单元之间采用混连的方式；
所述若干内核单元构成若干组内核单元组，其中第一组内核单元组采用级联连接方式，所述第一组内核单元组的最后级联的内核单元的输出匹配线输入到敏感放大器，所述敏感放大器的输出耦合至剩余的其它内核单元组的每一内核单元的P型MOS晶体管的源级/漏级，所述其它内核单元组均分别采用并联连接方式，其中的每一其它内核单元组的每一内核单元的输出匹配线输入到或非逻辑或或逻辑，所述每一其它内核单元组的或非逻辑或或逻辑再输出到一或非逻辑或或逻辑，输出形成内容可寻址存储器的匹配结果。
9.一种内容可寻址存储器，该内容可寻址存储器包括若干内核单元；所述内核单元包括：存储单元和比较电路单元；所述比较电路单元包括一P型MOS晶体管，该P型MOS晶体管串联在输入匹配线和输出匹配线之间，其特征在于，
所述比较电路单元还包括一N型MOS晶体管，该N型MOS晶体管的栅极耦合P型MOS晶体管的栅极，该N型MOS晶体管的源极耦合低电平端/该内核单元的输出匹配线，对应地，该N型MOS晶体管的漏极耦合该内核单元的输出匹配线/低电平端。
10.根据权利要求9所述内容可寻址存储器，其特征在于，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D。
11.根据权利要求9所述内容可寻址存储器，其特征在于，所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
12.根据权利要求9所述内容可寻址存储器，其特征在于，所述存储单元为三值内核单元的存储单元，包括：两组通过一对N型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的N型MOS晶体管，其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D2。
13.根据权利要求9所述内容可寻址存储器，其特征在于，所述存储单元为三值内核单元的存储单元，包括：两组通过一对P型MOS晶体管级联的交叉耦合的反相器，第一组交叉耦合的反相器的节点D1存储第一位数据，节点
存储该位数据的互补值；第二组交叉耦合的反相器的节点D2存储第二位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：两个串联在搜索信号线和互补搜索信号线之间的P型MOS晶体管，其中，耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D1，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
14.根据权利要求9所述内容可寻址存储器，其特征在于，
所述存储单元为二值内核单元的存储单元，包括：两个交叉耦合的反相器，节点D存储一位数据，节点
存储该位数据的互补值；
所述比较电路单元包括：串联在搜索信号线和互补搜索信号线之间的两个串联的N型MOS晶体管和两个串联的P型MOS晶体管，
其中，耦合在搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点
耦合在互补搜索信号线上的N型MOS晶体管的栅极耦合到存储单元中的节点D；耦合在搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点D，耦合在互补搜索信号线上的P型MOS晶体管的栅极耦合到存储单元中的节点
。
15.根据权利要求9所述内容可寻址存储器，其特征在于，所述若干内核单元之间采用混连的方式；
所述若干内核单元构成若干组级联的内核单元组，所述内核单元组之间采用并联连接方式，所述每一内核单元组的最后级联的内核单元的输出匹配线输入或与非逻辑或与逻辑，所述与非逻辑或与逻辑输出形成内容可寻址存储器的匹配结果。
16.根据权利要求9所述内容可寻址存储器，其特征在于，所述若干内核单元之间采用混连的方式；
所述若干内核单元构成若干组内核单元组，其中第一组内核单元组采用级联连接方式，所述第一组内核单元组的最后级联的内核单元的输出匹配线输入到敏感放大器，所述敏感放大器的输出耦合至剩余的其它内核单元组的每一内核单元的N型MOS晶体管的源级/漏级，所述其它内核单元组均分别采用并联连接方式，其中的每一其它内核单元组的每一内核单元的输出匹配线输入到与非逻辑或与逻辑，所述每一其它内核单元组的与非逻辑或与逻辑再输出到一与非逻辑或与逻辑，输出形成内容可寻址存储器的匹配结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010196860A CN101859596A (zh) | 2010-06-02 | 2010-06-02 | 一种内容可寻址存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010196860A CN101859596A (zh) | 2010-06-02 | 2010-06-02 | 一种内容可寻址存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101859596A true CN101859596A (zh) | 2010-10-13 |
Family
ID=42945434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010196860A Pending CN101859596A (zh) | 2010-06-02 | 2010-06-02 | 一种内容可寻址存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101859596A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411995A (zh) * | 2011-11-22 | 2012-04-11 | 中国科学院声学研究所 | 内容可寻址存储器存储单元匹配线的检测电路和方法 |
| CN103531231A (zh) * | 2013-10-28 | 2014-01-22 | 平湖凌云信息科技有限公司 | 三态内容寻址存储器 |
| CN103714853A (zh) * | 2013-12-24 | 2014-04-09 | 中国科学院上海高等研究院 | Nand型内容可寻址存储器 |
| CN106486159A (zh) * | 2015-08-28 | 2017-03-08 | 瑞萨电子株式会社 | 半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522562B2 (en) * | 2001-04-03 | 2003-02-18 | Mosaid Technologies Incorporated | Content addressable memory cell having improved layout |
| CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
| CN101317234A (zh) * | 2005-09-30 | 2008-12-03 | 高通股份有限公司 | 具有混合串行及并行搜索的内容可寻址存储器 |
-
2010
- 2010-06-02 CN CN201010196860A patent/CN101859596A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522562B2 (en) * | 2001-04-03 | 2003-02-18 | Mosaid Technologies Incorporated | Content addressable memory cell having improved layout |
| CN1540669A (zh) * | 2003-04-25 | 2004-10-27 | ���ǵ�����ʽ���� | 按内容寻址的存储器器件 |
| CN101317234A (zh) * | 2005-09-30 | 2008-12-03 | 高通股份有限公司 | 具有混合串行及并行搜索的内容可寻址存储器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102411995A (zh) * | 2011-11-22 | 2012-04-11 | 中国科学院声学研究所 | 内容可寻址存储器存储单元匹配线的检测电路和方法 |
| CN102411995B (zh) * | 2011-11-22 | 2014-03-12 | 中国科学院声学研究所 | 内容可寻址存储器存储单元匹配线的检测电路和方法 |
| CN103531231A (zh) * | 2013-10-28 | 2014-01-22 | 平湖凌云信息科技有限公司 | 三态内容寻址存储器 |
| CN103531231B (zh) * | 2013-10-28 | 2015-11-11 | 平湖凌云信息科技有限公司 | 三态内容寻址存储器 |
| CN103714853A (zh) * | 2013-12-24 | 2014-04-09 | 中国科学院上海高等研究院 | Nand型内容可寻址存储器 |
| CN103714853B (zh) * | 2013-12-24 | 2016-06-15 | 中国科学院上海高等研究院 | Nand型内容可寻址存储器 |
| CN106486159A (zh) * | 2015-08-28 | 2017-03-08 | 瑞萨电子株式会社 | 半导体器件 |
| CN106486159B (zh) * | 2015-08-28 | 2021-10-26 | 瑞萨电子株式会社 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pagiamtzis et al. | Content-addressable memory (CAM) circuits and architectures: A tutorial and survey | |
| Zackriya et al. | Precharge-free, low-power content-addressable memory | |
| US7848129B1 (en) | Dynamically partitioned CAM array | |
| RU2406167C2 (ru) | Ассоциативная память со смешанным параллельно-последовательным поиском | |
| Mishra et al. | A 9-T 833-MHz 1.72-fJ/bit/search quasi-static ternary fully associative cache tag with selective matchline evaluation for wire speed applications | |
| Onizawa et al. | High-throughput low-energy content-addressable memory based on self-timed overlapped search mechanism | |
| Hussain et al. | Match-line division and control to reduce power dissipation in content addressable memory | |
| CN101859596A (zh) | 一种内容可寻址存储器 | |
| Tsai et al. | Automatic charge balancing content addressable memory with self-control mechanism | |
| CN113053434B (zh) | 基于FeFET结构的高能效TCAM及其操作方法 | |
| CN103531231B (zh) | 三态内容寻址存储器 | |
| US7426127B2 (en) | Full-rail, dual-supply global bitline accelerator CAM circuit | |
| KR101948126B1 (ko) | 반도체 기억 장치 | |
| CN103400597B (zh) | 一种超低功耗混合型内容可寻址存储器 | |
| SATTI et al. | Hybrid self-controlled precharge-free CAM design for low power and high performance | |
| Fan et al. | Content-addressable memory-overview and outlook of an enabler for modern day applications | |
| Datti et al. | Performance evaluation of content addressable memories | |
| Onizawa et al. | High-throughput CAM based on a synchronous overlapped search scheme | |
| Hasan et al. | A novel match-line selective charging scheme for high-speed, low-power and noise-tolerant content-addressable memory | |
| CN106205686B (zh) | 存储器匹配线动态锁存电路 | |
| Yatagiri et al. | Low Power Self-Controlled Pre-Charge Free Content Addressable Memory | |
| Mishra et al. | The analogy of matchline sensing techniques for content addressable memory (CAM) | |
| CN102411995B (zh) | 内容可寻址存储器存储单元匹配线的检测电路和方法 | |
| Kadir et al. | Analysis of charge-shared matchline sensing schemes and current race scheme in high-speed ternary content addressable memory (TCAM) | |
| Hussain et al. | Pseudo-Static Master-Slave Match-Line Scheme for Sustainable-Performance and Energy-Efficient Content Addressable Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101013 |