CN102394846A - 一种基于记忆非线性系统的预失真方法以及预失真装置 - Google Patents

Abstract

本发明为了使记忆非线性系统的输入输出关系保持线性，根据分段线性化思想提出一种基于记忆非线性系统的预失真方法以及预失真装置。本发明先确定记忆非线性模块的记忆深度，即确定当前输出与之前哪几个时刻的输入相关，再根据记忆深度，求得各相关时刻的输入与当前输出关系，充分考虑了记忆特性对当前输出的影响。并且，本发明采用分段线性化的方式描述过去每个时刻输入与当前时刻输出之间的非线性关系，其核心思想是将非线性区域分成若干段，在每段内采取线性化处理，只要合理设置分段步长，折线与曲线就可达到所需要的近似度。

Description

一种基于记忆非线性系统的预失真方法以及预失真装置

技术领域

本发明涉及信号处理，特别涉及对记忆性、非线性信号的线性化处理方法。

背景技术

在通信系统中，许多模块的输入信号和输出信号之间往往呈现出一种非线性特征，这种模块称为非线性系统。而在信号放大、检测、控制等应用环节，往往希望消除非线性特征。目前，线性化处理的一种主要手段就是预失真技术。其主要思路是，将预失真装置连在信号源与非线性系统之间，预失真装置首先按照预先获取的非线性系统的输入输出关系，对输出值进行预测，然后依据线性化要求提前对输入信号进行调整，使其输出值达到线性化标准。

一些模块的输出信号除了非线性特征之外还存在记忆性，这种模块为记忆非线性系统。如图1所示，是一个记忆非线性系统的输入信号幅度、输出信号幅度关系图，总体看是一条带状曲线，曲线形态说明它具有非线性特征，带状分布表示其输出不仅与当前时刻输入相关，还与过去多个时刻相关。将非线性信号进行线性化处理，需要能够准确描述生成该非线性信号的系统模型，但当非线性不仅与当前时刻的输入信号相关，而且还与过去时刻的输入信号相关，即存在记忆性时，要准确建立这个系统模型就变得很困难。

功率放大器是记忆非线性系统的一个典型代表。为了提高功放的效率，一般让其工作在非线性区域，而且，功放中存在较多记忆性元件，这使得功放的输出不可避免地会产生非线性和记忆性。为了对功放的输入信号与输出信号的关系进行较准确的描述，有较多研究致力于为功放建立标准化模型。目前常见的模型有Winner模型、Hammerstein模型、记忆多项式模型、Volterra级数模型等。在这些模型中，Winner、Hammerstein等模型的精度不高，而Volterra级数的描述较完善，但实现的复杂度较高，一般会采取一些简化措施，这又会降低其精度。申请号200510062091.2公开了一种基于记忆效应的射频功率放大器建模方法，就是基于Volterra级数，从该方案中可以看到，采取一定简化措施后，Volterra级数模型的归一化均方误差(NMSE)接近-32dB。

分段线性化(PWL：piecewise linear)是解决非线性问题的一种较好思路，其核心思想是将非线性区域分成若干段，在每段内采取线性化处理。这样，就把非线性问题转化成线性问题，使问题得以简化，只要分段数量足够，就可达到所需要的近似度。分段线性化(PWL)模型相对于其它非线性系统模型，具有方法较简便、易于工程实现等优势。

发明内容

本发明所要解决的技术问题是，为了使记忆非线性系统的输入输出关系保持线性，根据分段线性化思想提出一种基于记忆非线性系统的预失真方法以及预失真装置。

本发明为解决上述技术问题所采用的技术方案是，一种基于记忆非线性系统的预失真处理方法，包括以下步骤：

a、测试序列生成模块产生测试输入数据并输入至记忆非线性模块；

b、信号检测与分析模块接收到记忆非线性模块返回的测试输出数据之后，对测试输入数据与测试输出数据进行分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将这种关系用分段线性化的方式表示；

c、预失真模块接收到来自信号源的输入信号后，利用求得的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

本发明的预失真处理方法先确定记忆非线性模块的记忆深度，即确定当前输出与之前哪几个时刻的输入相关，再根据记忆深度，求得各相关时刻的输入与当前输出关系，充分考虑了记忆特性对当前输出的影响。并且，本发明采用分段线性化的方式描述过去每个时刻输入与当前时刻输出之间的非线性关系，其核心思想是将非线性区域分成若干段，在每段内采取线性化处理，只要合理设置分段步长，折线与曲线就可达到所需要的近似度。对于记忆深度的确定方法、分段线性化原则等，可以根据实际情况确定，本文不再赘述。

下面说明分段线性化方法。设记忆非线性模块的输入、输出关系为：

y_n＝f(x_n)+f(x_n-1)+f(x_n-2)+…+f(x_n-m)

该表达式的记忆深度为m，即当前时刻输出与过去m个时刻的输入有关。上式中，下标表示时刻，n表示当前时刻，n-1表示过去的第1个时刻，n-2表示过去的第2个时刻，n-m表示过去的第m个时刻，f(x_n)代表当前时刻输出与当前时刻输入之间的关系，f(x_n-1)代表当前时刻输出与过去1个时刻输入之间的关系，f(x_n-2)代表当前时刻输出与过去2个时刻输入之间的关系，f(x_n-m)代表当前时刻输出与过去m个时刻输入之间的关系，f(x_n)、f(x_n-1)、f(x_n-2)、f(x_n-m)可以是任意非线性函数。

若f(x_n)如图3所示，通过将整条曲线分成若干段后，每段均可用不同斜率的直线来近似表示，即图3所示曲线可用图4所示分段折线近似表示。这样，f(x_n)可用分段折线f’(x_n)近似表示，f(x_n-1)可用分段折线f’(x_n-1)近似表示。那么，输出信号y_n即可由记忆深度范围内每个时刻的分段线性关系之和表示：

y_n≈y′_n＝f′(x_n)+f′(x_n-1)+f′(x_n-2)+…+f′(x_n-m)

显然，分段数量越多，各条折线与对应曲线的近似度就越高。信号检测与分析模块、测试序列生成模块共同完成对记忆非线性模块的检测、分析，构建f’(x_n)、f’(x_n-1)、f’(x_n-2)等函数，并将这些函数交给预失真模块，预失真模块利用这组函数对输出进行提前预估，并按照线性化原则对输入进行预处理，使记忆非线性模块的输出与预失真模块的输入呈线性关系。而且通过减小分段步长，可以使线性关系的精度达到期望值。

另外，本发明还提供一种实现上述方法的预失真装置，包括记忆非线性模块、测试序列生成模块、信号检测与分析模块、预失真模块；

所述记忆非线性模块为需要进行线性化处理的对象，其输出数据和输入数据之间存在非线性和记忆性；

所述测试序列生成模块，一方面产生测试标准数据并输入记忆非线性模块，另一方面将所述测试标准数据发送至信号检测与分析模块；

所述信号检测与分析模块，将记忆非线性模块的输入、输出数据进行存储并对其相互关系进行分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将这种关系用分段线性化的方式表示，最后将所述分段线性关系发送至预失真模块；

所述预失真模块，用于接收到来自信号源的输入信号后，利用已接收到的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

本发明的有益效果是，使记忆非线性系统输入信号和输出信号之间保持较好的线性关系，而采用分段线性化方法，通过设置合适的分段步长，使线性关系的精度达到期望值。

附图说明

图1为记忆非线性模块的输入输出关系示意图；

图2为本发明预失真装置的功能模块结构示意图；

图3为一种非线性曲线f(x_n)示意图；

图4为一种近似折线f’(x_n)示意图；

图5为实施例放大器当前时刻输出y_n与当前时刻输入x_n之间的关系；

图6为实施例放大器当前时刻输出y_n与过去第1个时刻输入x_n-1间的关系；

图7为实施例放大器当前时刻输出y_n与过去第2个时刻输入x_n-2间的关系；

图8为实施例时域关系对比图；

图9为实施例频域关系对比图。

图中除已标明单位外，其它已做归一化处理。

具体实施方式

如图2所示，预失真装置，包括记忆非线性模块、信号检测与分析模块、预失真模块、测试序列生成模块。预失真模块的信号输入端连接信号源，预失真模块的信号输出端连接记忆非线性模块的输入端，测试序列生成模块的输出端分别与记忆非线性模块的输入端、信号检测与分析模块的输入端相连，信号检测与分析模块的另一输入端与记忆非线性模块输出端相连，信号检测与分析模块的输出端与预失真模块的参数输入端相连；

记忆非线性模块为需要进行线性化处理的对象，其输出信号和输入信号之间既存在非线性又具有记忆性；

测试序列生成模块产生标准测试数据，同时发送给记忆非线性模块、信号检测与分析模块；

信号检测与分析模块，将记忆非线性模块的输入、输出数据进行存储并对其相互关系进行分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将这种关系用分段线性化的方式表示，最后将所述分段线性关系发送至预失真模块；

预失真模块接收到来自信号源的输入信号后，利用已接收到的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

为了验证本发明方法对于记忆非线性系统的有效性，将本发明应用于一个工作在非线性区域的放大器，该放大器的输入、输出关系如图1所示。为了获取放大器的记忆非线性参数，首先通过测试序列生成模块给放大器发送一组标准数据序列，同时，信号检测与分析模块对放大器的输入输出信号进行对比分析，确定其记忆深度为2(m＝2)，获取当前时刻输出与当前时刻输入之间的非线性关系f(x_n)、当前时刻输出与过去第1个时刻输入之间的非线性关系f(x_n-1)、当前时刻输出与过去第2个时刻输入之间的非线性关系f(x_n-2)，分别如图5、图6、图7所示，再将这3个时刻的非线性关系转化为分段线性函数f’(x_n)、f’(x_n-1)、f’(x_n-2)，最后将分段线性函数f’(x_n)、f’(x_n-1)、f’(x_n-2)交给预失真模块。预失真模块利用这组函数构建放大器的系统模型，即放大器的输出信号由3个分段线性函数之和表示：

y′_n＝f′(x_n)+f′(x_n-1)+f′(x_n-2)

预失真模块首先依据上述关系对输出信号做提前预估，然后再按照线性化原则对输入信号进行预处理，使预失真模块的输入信号和放大器的输出信号呈线性关系。

图8、图9分别从时域和频域展示了本发明的效果。在图8中(时域)，采用本发明的输出为曲线1，未经预失真处理的放大器输出为曲线2，由此可以看出，通过本发明的预失真处理，已基本消除放大器的记忆非线性特性。在图9中(频域)，经预失真处理后的放大器输出(曲线1表示)与原始信号(曲线2表示)在频谱上基本重叠，而未经预失真处理的放大器输出(曲线3表示)中有较多带外成分，与原始信号存在较大差距，本发明对放大器输出的改善程度远大于80dB。另外，曲线1和曲线2在图9底部并未完全重合，这是由分段折线与原始曲线之间的误差造成的，这种误差会随着分段步长的缩短而减小，进而使放大器输出的改善程度进一步提高。

Claims (2)

1.一种基于记忆非线性系统的预失真处理方法，其特征在于，包括以下步骤：

a、测试序列生成模块产生测试输入数据并输入至记忆非线性模块；

b、信号检测与分析模块接收到记忆非线性模块返回的测试输出数据之后，对测试输入数据与测试输出数据进行分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将所述关系用分段线性化的方式表示；

c、预失真模块接收到来自信号源的输入信号后，利用求得的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

2.一种基于记忆非线性系统的预失真装置，其特征在于，包括记忆非线性模块、测试序列生成模块、信号检测与分析模块、预失真模块；

所述记忆非线性模块为需要进行线性化处理的对象，其输出数据和输入数据之间存在非线性和记忆性；

所述测试序列生成模块，一方面产生测试标准数据并输入记忆非线性模块，另一方面将所述测试标准数据发送至信号检测与分析模块；

所述信号检测与分析模块，将记忆非线性模块的输入、输出数据进行存储、分析，确定记忆非线性模块的记忆深度，然后按照记忆深度确定各记忆时刻输入数据与当前输出数据之间的关系，并将这种关系用分段线性化的方式表示，最后将所述分段线性关系发送至预失真模块；

所述预失真模块，用于接收到来自信号源的输入信号后，利用已接收到的分段线性关系对记忆非线性模块的输出信号进行提前预估，并依据预估结果对接收到的输入信号进行线性化预处理。

Images