CN102394647A - 间歇式铷原子钟微波频率综合器 - Google Patents

Abstract

一种间歇式铷原子钟微波频率综合器，由第一锁相环路、第二锁相环路、第三2路功分器、2倍频器、下变频混频器和数控衰减器构成，本发明频率综合器是一种低噪声的微波频率综合器，具有频率分辨率和功率分辨率高，结构简单可靠等优点，本微波频率综合器同样适用于其它间歇式铷原子钟。

Description

间歇式铷原子钟微波频率综合器

技术领域

本发明涉及原子频标和微波技术，更具体涉及一种用于间歇式铷原子钟的间歇式铷原子钟微波频率综合器。

背景技术

时间（或频率）基本物理量之一，也是目前测量精度最高的基本物理量。我们知道任何物理量的计量都要用不同的尺度来测量，时间也是用尺度测量的。微波原子钟是目前最精确的时间频率标准。它的工作原理是用由本地振荡器产生的微波信号去探询原子基态能级的跃迁，并反馈并锁定本地振荡器，从而获得高稳定性和高精确度的频率信号。微波原子钟使用的原子介质主要有两种：铯原子和铷原子。目前国际秒定义使用的就是铯原子的基态跃迁频率，而铷原子具有能级简单，原子碰撞频移小等优点，目前被广泛使用在原子钟的应用上。从运行方式上来说，原子钟又分为连续式和间歇式。间歇式原子钟由于可以获得线宽更窄的鉴频曲线，是目前精度最高的原子钟。

微波频率综合器就是将本地振荡器的信号倍频综合到可以用作探询原子基态跃迁的微波频率上。对于间歇式原子钟来说，对原子基态的探询是间歇式的，存在死区时间。根据“Dick effect”，微波信号的相位噪声会被转化到原子钟的频率不稳定度上，从而恶化原子钟的性能。所以说，高性能的原子钟需要低噪声的微波频率综合器。

目前，精度最高的冷原子铷钟并无一个专用的低噪声的微波频率综合器，多使用商用的高频信号发生器，但是这种信号发生器的相位噪声比较大，大大限制了原子钟的性能。

发明内容

本发明的目的是为了解决高精度冷原子铷钟的低噪声微波频率综合的关键技术，提供一种间歇式铷原子钟微波频率综合器，该频率综合器是一种低噪声的微波频率综合器，具有频率分辨率和功率分辨率高，结构简单可靠等优点，本微波频率综合器同样适用于其它间歇式铷原子钟。

本发明的技术方案如下：

一种间歇式铷原子钟微波频率综合器，特点在于由第一锁相环路、第二锁相环路、第三2路功分器、2倍频器、下变频混频器和数控衰减器构成，其连接关系如下：

所述的第一锁相环路包括与输入端相连的20倍频器，该20倍频器的输出端与第一混频器的射频端相连，该第一混频器输出端与第一环路滤波器的输入端相连，该第一环路滤波器的输出端与第一环路本地振荡器的输入端相连，该第一环路本地振荡器的输出端接第一2路功分器的输入端，该第一2路功分器的第一输出端与所述第一混频器的本地振荡端口相连，该第一2路功分器的第二输出端与所述的第二2路功分器的输入端相连，该第二2路功分器的两个输出端构成第一锁相环路的两个输出端，其中第一输出端与第三2路功分器的输入端相连，该第三2路功分器的第一输出端与所述的第二锁相环路第二混频器的输入端相连，所述的第二2路功分器的第二输出端接2倍频器的输入端相连，该2倍频器输出端接第四2路功分器的输入端；

所述第二锁相环路包括与所述第四2路功分器第一输出端相连的直接数字综合器，该直接数字综合器输出端与IQ2路功分器的输入端相连，该IQ2路功分器一个输出端经可调衰减器接IQ混频器的输入端，该IQ2路功分器的输出端与所述的IQ混频器的输入端相连，该IQ混频器的输出端接5分频器的输入端，该5分频器的输出端接14分频器的输入端，该14分频器的输出端与第二混频器的鉴相信号输入端相连，该第二混频器输出端与第二环路滤波器的输入端相连，该第二环路滤波器的输出端与第二环路本地振荡器的输入端相连，该第二环路本地振荡器的输出端经隔离器与第六2路功分器的输入端相连，该第六2路功分器的第一输出端与所述的IQ混频器的输入端相连，该第六2路功分器的第二输出端接所述的下变频混频器的本振端相连，该下变频混频器的输出端接所述的数控衰减器的输入端； 

所述的第四2路功分器的第二输出端接所述的下变频混频器的射频输入端；

所述的数控衰减器的输出端即本频率综合器的输出端，将6.8346826GHz信号输出至铷原子钟微波腔；所述的第三2路功分器的第二输出端构成本频率综合器的第二输出端，输出100MHz信号；

所述的直接数字综合器的控制端及数控衰减器的控制端构成本频率综合器第一控制端和第二控制端。

所述的第一环路滤波器和所述第二环路滤波器是由运算放大器构成的二阶有源滤波器。

所述IQ2路功分器、所述可调衰减器和所述IQ混频器构成的镜像抑制混频器。

所述直接数字综合器的输出端与所述IQ 2路功分器输入端之间还有低通滤波器。

本发明的技术效果如下：

1、本发明由于使用了2个锁相环，对由倍频自然恶化导致的远旁频噪声起到了很好的滤除效果，从而改善了微波信号远端的相位噪声。

2、本发明引入了直接数字综合器，从而提高了微波输出频率的分辨率。

3、采用模拟混频器替代数字鉴相芯片，避免数字电路噪声对信号相位噪声的恶化。

4、采用由IQ2路功分器、IQ混频器和可调衰减器组成的镜像抑制混频器，避免了混频器后级使用高品质因数的滤波器。

5、所述的第二环路本地振荡器的输出端与所述第六2路功分器输入端之间设有隔离器，避免了后级电路对本地振荡器的干扰。

附图说明

图1是本发明间歇式铷原子钟微波频率综合器的总体方框图。

图2是本发明的第一锁相环路方框图。

图3是本发明的第二锁相环路方框图。

图4是本发明的第一环路滤波器和第二环路滤波器方框图。

具体实施方式

下面结合附图和实施例，对本发明作进一步说明。

图1是本发明微波频率综合器的总体方框图。由图可见，本发明间歇式铷原子钟微波频率综合器，由第一锁相环路11a、第二锁相环路11b、第三2路功分器5c、2倍频器1b、下变频混频器2d和数控衰减器7b构成，其连接关系如下：

所述的第一锁相环路11a包括与输入端相连的20倍频器1a，该20倍频器1a的输出端与第一混频器2a的射频端相连，该第一混频器2a输出端与第一环路滤波器3a的输入端相连，该第一环路滤波器3a的输出端与第一环路本地振荡器4的输入端相连，该第一环路本地振荡器4的输出端接第一2路功分器5a的输入端，该第一2路功分器5a的第一输出端与所述第一混频器2a的本地振荡端口相连，该第一2路功分器5a的第二输出端与所述的第二2路功分器5b的输入端相连，该第二2路功分器5b的两个输出端构成第一锁相环路11a的两个输出端，其中第一输出端与第三2路功分器5c的输入端相连，该第三2路功分器5c的第一输出端与所述的第二锁相环路11b第二混频器2b的输入端相连，所述的第二2路功分器5b的第二输出端接2倍频器1b的输入端相连，该2倍频器1b输出端接第四2路功分器5d的输入端；

所述第二锁相环路11b包括与所述第四2路功分器5d第一输出端相连的直接数字综合器6，该直接数字综合器6输出端与IQ 2路功分器5e的输入端相连，该IQ 2路功分器5e一个输出端经可调衰减器7a接IQ混频器2c的输入端，该IQ 2路功分器5e另一个输出端与所述的IQ混频器2c的另一输入端相连，该IQ混频器2c的输出端接5分频器8a的输入端，该5分频器8a的输出端接14分频器8b的输入端，该14分频器8b的输出端与第二混频器2b的监相信号输入端相连，该混频器2b输出端与第二环路滤波器3b的输入端相连，该第二环路滤波器3b的输出端与第二环路本地振荡器9的输入端相连，该第二环路本地振荡器9的输出端经隔离器13与第六2路功分器5f的输入端相连，该第六2路功分器5f的第一输出端与所述的IQ混频器2c的第三输入端相连，该第六2路功分器5f的第二输出端接所述的下变频混频器2d的本振端，该下变频混频器2d的输出端接所述的数控衰减器7b的输入端； 

所述的第四2路功分器5d的第二输出端接所述的下变频混频器2d的射频输入端；

所述的数控衰减器7b的输出端即本频率综合器的第一输出端，将6.8346826GHz信号输出至铷原子钟微波腔；所述的第三2路功分器5c的第二输出端构成本频率综合器的第二输出端，输出100MHz信号；

所述的直接数字综合器的控制端及数控衰减器的控制端构成本频率综合器第一控制端和第二控制端。

图1中，从超稳本地振荡器输出的5MHz信号S1为本系统的输入信号，功率约为+7dBm。信号S1被送入第一锁相环路11a，经过锁相倍频后第一锁相环路11a输出两路100MHz信号，分别是S7-1和S7-2。信号S7-2经过第三2路功分器5c被分成两路，一路信号S8-1被送入第二锁相环路11b作为参考信号，另外一路信号S8-2被送至调试端口用来调试第一锁相环路11a。信号S7-1经过2倍频器1b倍频为200MHz信号S9。该信号S9经过第四2路功分器5d被分成两路：信号S10-1和信号S10-2，所述的信号S10-1被送入第二锁相环路11b作为DDS电路6的参考时钟信号，所述的信号S10-2作为下变频混频器2d射频端的输入信号。第二锁相环路11b将100MHz信号S8-1经过锁相倍频综合输出7.0346826GHz信号S16-2，这路信号作为下变频混频器2d本振端的输入信号。经过下变频混频器2d，生成6.8346826GHz信号S22，这路信号经过由控制信号CS2控制的数控衰减器7b调整电平后被送至原子钟微波腔作为探询信号S23。

锁相环路是本发明的核心部分，对系统的噪声特性有非常大的影响。本发明有第一锁相环路11a和第二锁相环路11b，分别实现由5MHz到100MHz的锁相倍频和由100MHz到7.0346826GHz的锁相倍频综合，其原理方框图如图2和图3。在图2中，输入5MHz信号S1经过20倍频器1a生成100MHz信号S2，被送至第一混频器2a的射频端作为射频端信号。

第二锁相环路11b的本地振荡器4输出100MHz信号S3，经过第一2路功分器5a被分成两路：信号S4-1和信号S4-2。所述的信号S4-2经过第二2路功分器5b被分成两路100MHz信号S7-1和S7-2，分别作为第一锁相环路11a的两个输出信号。所述的信号S4-1作为鉴相信号输入至第一混频器2a的本振端，该第一混频器2a产生的相位误差信号S5经过第一环路滤波器3a变成压控信号去反馈控制所述的本地振荡器4，实现环路的锁定。

在图3中，第二锁相环路11b的本地振荡器9经过隔离器13输出7.0346826GHz信号S15，经过第六2路功分器5f被分成2路信号S16-1和信号S16-2，所述的信号S16-2输入至第二变频混频器2d的本振端作为本振信号，所述的信号S16-1输入至IQ混频器2c的本振端作为本振信号。第二锁相环路11b内的直接数字综合器的控制端口1接受由外部计算机提供的控制信号CS1进行频率配置，经过低通滤波器12输出34.6826MHz信号S11，送至IQ 2路功分器5e生成两路正交信号，分别是移相0°的34.6826MHz信号S12和移相90°的34.6826MHz信号S13。所述的信号S12输入至IQ混频器2c作为中频2信号，信号S13经可调衰减器7a调整电平后生成作为中频1信号的S14输入所述的IQ混频器2c。所述的IQ混频器2c、IQ 2路功分器5e和可调衰减器7a构成一个镜像抑制混频器，所述的IQ混频器2c的输出信号S17只有7GHz的频率分量，而没有7.0693652GHz的频率分量。所述的信号S17经过5分频器8a生成1.4GHz信号S18，该信号S18经过14分频器8b生成100MHz信号S19。该信号S19作为鉴相信号被送至第二混频器2b的射频端，同由第三2路功分器5c而来的100MHz信号S8-1鉴相，得到的相位误差信号S20经过环路滤波器3b变成压控信号S21去反馈控制本地振荡器9，从而实现第二锁相环路的锁定。

第一环路滤波器3a和第二环路滤波器3b采用运算放大器OA构成的二阶有源滤波电路，如图4所示。由混频器输出的相位误差信号与电阻R1的一端相连，R1的另一端与运算放大器的反向端相连。电阻R2和电容C1串联作为放大器的反馈回路连接至运算放大器OA的反相端和输出端。在运算放大器OA的反相端和输出端同时还并联了一个开关SW作为环路的闭锁开关。运算放大器OA的同相端经过一个电阻R3接到信号地上，电阻R3起到平衡运算放大器OA的同相端和反相端阻抗的作用。运算放大器OA的输出经过一个串联电阻R4和一个并联电容C2生成送至锁相环路本地振荡器的压控信号。电阻R2、R1的比值构成有源滤波电路的比例部分，电阻R1，电容C1构成积分部分，电阻R4，电容C2构成低通滤波部分。通过改变电阻R1，R2和电容C1的值可以改变环路带宽，所述的电阻R4，电容C2主要起滤去放大器噪声的作用。经过一系列实验，第一环路滤波器3a电阻R1阻值设定为1kΩ～10kΩ之间，电阻R1阻值设定为1kΩ～20kΩ之间，电容C1阻值设定为100nF～1uF之间。第二环路滤波器3b电阻R1阻值设定为100Ω～1kΩ之间，电阻R1阻值设定为500Ω～5kΩ之间，电容C1阻值设定为10nF～100nF之间。电阻R4，电容C2的值根据具体情况具体设定。

实验表明，本发明采用两级模拟锁相环，在降低鉴相器噪声的同时对由倍频自然恶化导致的远旁频噪声起到了很好的滤除效果，从而改善了微波信号远端的相位噪声，实现了低噪声的微波频率综合器。同时，本发明还具有频率分辨率和功率分辨率高，结构简单可靠等优点，解决了间歇式铷原子钟低噪声微波频率综合器的关键技术。

Claims (4)

1.一种间歇式铷原子钟微波频率综合器，特征在于其构成包括第一锁相环路（11a）、第二锁相环路（11b）、第三2路功分器（5c）、2倍频器（1b）、下变频混频器（2d）和数控衰减器（7b），其连接关系如下：

所述的第一锁相环路（11a）包括与输入端相连的20倍频器（1a），该20倍频器（1a）的输出端与第一混频器（2a）的射频端相连，该第一混频器（2a）输出端与第一环路滤波器（3a）的输入端相连，该第一环路滤波器（3a）的输出端与第一环路本地振荡器（4）的输入端相连，该第一环路本地振荡器（4）的输出端接第一2路功分器（5a）的输入端，该第一2路功分器（5a）的第一输出端与所述第一混频器（2a）的本地振荡端口相连，该第一2路功分器（5a）的第二输出端与所述的第二2路功分器（5b）的输入端相连，该第二2路功分器（5b）的两个输出端构成第一锁相环路（11a）的两个输出端，其中第一输出端与第三2路功分器（5c）的输入端相连，该第三2路功分器（5c）的第一输出端与所述的第二锁相环路（11b）第二混频器（2b）的输入端相连，所述的第二2路功分器（5b）的第二输出端接2倍频器（1b）的输入端相连，该2倍频器（1b）输出端接第四2路功分器（5d）的输入端；

所述第二锁相环路（11b）包括与所述第四2路功分器（5d）第一输出端相连的直接数字综合器（6），该直接数字综合器（6）输出端与IQ 2路功分器（5e）的输入端相连，该IQ2路功分器（5e）一个输出端经可调衰减器（7a）接IQ混频器（2c）的输入端，该IQ 2路功分器（5e）的输出端与所述的IQ混频器（2c）的输入端相连，该IQ混频器（2c）的输出端接5分频器（8a）的输入端，该5分频器（8a）的输出端接14分频器（8b）的输入端，该14分频器（8b）的输出端与第二混频器（2b）的鉴相信号输入端相连，该混频器（2b）输出端与第二环路滤波器（3b）的输入端相连，该第二环路滤波器（3b）的输出端与第二环路本地振荡器（9）的输入端相连，该第二环路本地振荡器（9）的输出端经隔离器（13）与第六2路功分器（5f）的输入端相连，该第六2路功分器（5f）的第一输出端与所述的IQ混频器（2c）的输入端相连，该第六2路功分器（5f）的第二输出端接所述的下变频混频器（2d）的本振端相连，该下变频混频器（2d）的输出端接所述的数控衰减器（7b）的输入端； 

所述的第四2路功分器（5d）的第二输出端接所述的下变频混频器（2d）的射频输入端；

所述的数控衰减器（7b）的输出端即本频率综合器的第一输出端，将6.8346826GHz信号输出至铷原子钟微波腔；所述的第三2路功分器（5c）的第二输出端构成本频率综合器的第二输出端，输出100MHz信号；

所述的直接数字综合器（6）的控制端及数控衰减器（7b）的控制端构成本频率综合器第一控制端和第二控制端。

2.根据权利要求1所述的间歇式铷原子钟微波频率综合器，其特征在于，所述的第一环路滤波器（3a）和所述第二环路滤波器（3b）是由运算放大器构成的二阶有源滤波器。

3.根据权利要求1所述的间歇式铷原子钟微波频率综合器，其特征在于，由所述IQ2路功分器（5e）、所述可调衰减器（7a）和所述IQ混频器（2c）构成的镜像抑制混频器。

4.根据权利要求1所述的间歇式铷原子钟微波频率综合器，其特征在于，所述直接数字综合器（6）输出端与所述IQ 2路功分器（5e）输入端之间还有低通滤波器（12）。

Images