CN102386239A - 一种平面结构的磷化铟基pin开关二极管及其制备方法 - Google Patents
一种平面结构的磷化铟基pin开关二极管及其制备方法 Download PDFInfo
- Publication number
- CN102386239A CN102386239A CN2010102712464A CN201010271246A CN102386239A CN 102386239 A CN102386239 A CN 102386239A CN 2010102712464 A CN2010102712464 A CN 2010102712464A CN 201010271246 A CN201010271246 A CN 201010271246A CN 102386239 A CN102386239 A CN 102386239A
- Authority
- CN
- China
- Prior art keywords
- layer
- type ingaas
- heavily doped
- doped layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种平面结构的磷化铟基PIN开关二极管及其制备方法，其结构包括：半绝缘的磷化铟衬底上面依次为InP缓冲层、N型InGaAs高掺杂层、I型InGaAs不掺杂层以及采用碳重掺杂的P型InGaAs高掺杂层；P型高掺杂层上沉积低介电常数材料保护层，二极管的阳极和阴极处于保护层之上的同一平面，通过开窗口分别与P型和N型高掺杂层形成欧姆接触；阳极的接触电极和引出电极之间连接区域的下方刻蚀有沟槽可实现平面的空气桥结构。利用本发明，在不影响器件关断电容的情况下能有效降低导通电阻，同时，平面结构有效降低了工艺难度，提高了工艺成品率，更有利于实现开关二极管的互联集成以及开关单片电路的制备。
Description
技术领域
本发明涉及一种磷化铟(InP)基PIN开关二极管材料和器件结构及其制备工艺，尤其涉及一种平面结构的磷化铟基PIN开关二极管及其制备方法，属于微电子器件中开关二极管技术领域。
背景技术
PIN开关二极管是一种常用的微波毫米波关键功能元器件，常应用于微波毫米波收发前端、移相器、调制器和探测与成像控制单元中，具有耐受功率高、插入损耗低以及隔离度好的优良特性。InP基PIN开关二极管由于采用了具有高电子迁移率的铟镓砷(InGaAs)材料，与传统的Si基PIN二极管和砷化镓(GaAs)PIN二极管相比，具有更低的导通电阻、更快的速度和更高的工作频率，在毫米波以及亚毫米波高频高速电路和系统中具有重要的应用。
目前，InP基PIN开关二极管均采用图1所示的台面结构。其中上电极101和下电极102分别为连接P型高掺层103和N型高掺层104的欧姆接触金属。为了减小器件的寄生参数，上电极101的引出一般采用空气桥结构，由于PIN开关二极管的I型层105一般较厚达1微米以上，因此，上电极101的空气桥较高，该结构对工艺要求比较苛刻，且桥面容易出现坍塌或者断裂，成品率较难保证和提高。
另外，为了提高PIN开关二极管器件的导通电阻，一般要求P型高掺层103和N型高掺层104的掺杂浓度更高，目前的InP基PIN开关二极管的材料结构中，P型高掺层103为InGaAs材料采用杂质铍(Be)的重掺杂，Be掺杂剂一般的掺杂极限达～1019cm-3，且易向I型层105不掺杂层发生扩散，导致器件的截止电容增加，引起器件性能退化。因此，需综合考虑导通电阻和截止电容两者权衡和折中。
发明内容
本发明要解决的技术问题在于提供一种平面结构的磷化铟基PIN开关二极管及其制备方法。
为了解决上述技术问题，本发明采用如下技术方案：
一种平面结构的磷化铟基PIN开关二极管，包括：
InP衬底；
位于所述InP衬底之上的InP缓冲层；
位于所述InP缓冲层之上的N型InGaAs高掺杂层；
位于所述N型InGaAs高掺杂层之上的I型InGaAs不掺杂层；
位于所述I型InGaAs不掺杂层之上的P型InGaAs高掺杂层；
位于所述P型InGaAs高掺杂层之上的保护层；
制备于所述保护层上的处于同一平面的阳极电极和阴极电极；
其中，在所述保护层上开设有向下延伸至P型InGaAs高掺杂层的阳极窗口，所述阳极电极通过该阳极窗口与所述P型InGaAs高掺杂层形成欧姆接触；所述保护层上还开设有向下延伸至N型InGaAs高掺杂层的阴极窗口，所述阴极电极通过该阴极窗口与所述N型InGaAs高掺杂层形成欧姆接触；
所述阳极电极与所述阴极电极之间开设有向下延伸至N型InGaAs高掺杂层的隔离槽；
所述阳极电极包括接触电极部分和引出电极部分，在该接触电极部分和引出电极部分连接区域的下方开设有向下延伸至InP缓冲层的沟槽，使该连接区域悬空。
作为本发明的优选方案，所述P型InGaAs高掺杂层采用碳作为P型掺杂杂质，其掺杂剂量可为1020cm-3数量级。
作为本发明的优选方案，所述阳极电极和阴极电极采用Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层。
作为本发明的优选方案，所述保护层可采用氧化硅(SiO2)、氮化硅(SiNx)、聚酰亚胺、苯丙环丁烯(BCB)等低介电常数材料。
另外，本发明还提供一种平面结构的磷化铟基PIN开关二极管的制备方法，其包括以下步骤：
A.采用外延技术在InP衬底上依次外延生长InP缓冲层、N型InGaAs高掺杂层、I型InGaAs不掺杂层、P型InGaAs高掺杂层；
B.在外延生长的P型InGaAs高掺层上制备保护层；
C.利用光刻刻蚀技术开设阳极窗口和阴极窗口，其中，从所述保护层向下刻蚀直至P型InGaAs高掺杂层露出，以形成阳极窗口，从所述保护层向下刻蚀直至N型InGaAs高掺杂层露出，以形成阴极窗口；然后在所述保护层上分别形成阳极电极和阴极电极，使阳极电极和阴极电极通过阳极窗口和阴极窗口分别与P型InGaAs高掺杂层和N型InGaAs高掺杂层形成欧姆接触；
D.利用刻蚀技术在所述阳极电极与阴极电极之间开设隔离槽，开设隔离槽时，刻蚀去除阳极电极与阴极电极之间的部分保护层、P型InGaAs高掺杂层和I型InGaAs不掺杂层，直至N型InGaAs高掺杂层露出；
E.利用刻蚀技术在阳极电极的部分区域下方开设沟槽，开设沟槽时，刻蚀去除阳极电极下方的部分保护层、P型InGaAs高掺杂层、I型InGaAs不掺杂层、N型InGaAs高掺层，直至InP缓冲层露出，从而形成引出阳极电极的空气桥结构。
优选地，步骤A采用的外延技术可为气态分子束外延(MBE)或金属有机气相外延沉积(MOCVD)。
优选地，步骤B采用等离子增强气相外延沉积(PECVD)制备材料为氧化硅(SiO2)或氮化硅(SiNx)的保护层，或旋涂并固化聚酰亚胺或苯丙环丁烯(BCB)介质保护层。
优选地，步骤C中，蒸发Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层，以形成阳极电极和阴极电极，形成的阳极电极和阴极电极分别通过阳极窗口和阴极窗口与P型InGaAs高掺杂层和N型InGaAs高掺杂层相连，然后通过快速热退火工艺形成欧姆接触。
优选地，步骤D采用湿法腐蚀开设隔离槽。
优选地，步骤E采用湿法腐蚀开设沟槽，通过侧向的湿法腐蚀去除阳极电极正下方的部分保护层、P型InGaAs高掺杂层、I型InGaAs不掺杂层、N型InGaAs高掺层，直至InP缓冲层露出。
本发明的有益效果在于：
(1)本发明的磷化铟基PIN开关二极管的材料层中，采用了碳(C)重掺杂的InGaAs材料作为InP基PIN开关二极管的P型高掺杂层，由于碳作为InGaAs材料的P型掺杂剂具有很高的掺杂极限，一般可达1020cm-3，同时掺杂杂质较稳定，不易发生扩散。因此，与采用铍(Be)掺杂的InGaAs作为P型高掺杂层的常规磷化铟基PIN开关二极管结构相比，该新型器件结构的材料层中P型高掺杂层可以获得更高的掺杂浓度，同时还能避免杂质向I型不掺杂层扩散，从而使其器件能获得更低的导通电阻，且不影响关断电容。
(2)本发明的磷化铟基PIN开关二极管，采用了新型的平面器件结构，其阳极和阴极位于同一平面，和常规的台面结构相比，在不影响器件性能退化的情况下，简化了工艺，降低了工艺难度。特别是采用平面的空气桥结构代替了台面空气桥结构，大大降低了工艺难度，能有效提高成品率。同时，采用平面的器件结构更有利于实现开关二极管的互联集成，有利于开关单片电路的制备。
(3)本发明还提出了这种平面结构磷化铟PIN开关二极管的制备方法，该制备方法通过外延材料层，开设窗口制作阳极和阴极，刻蚀隔离槽、刻蚀阳极之下的平面空气桥，从而制作出该新型器件结构，其工艺简单、易于实施，具有重要的应用价值。
附图说明
图1为常规台面结构PIN开关二极管俯视和剖视示意图；
图2为实施例中平面结构磷化铟基PIN开关二极管的材料层示意图；
图3为实施例中平面结构磷化铟基PIN开关二极管的剖视图；
图4为实施例中平面结构磷化铟基PIN开关二极管的俯视图。
图5为实施例中制备平面结构磷化铟基PIN开关二极管的工艺流程图。
具体实施方式
下面结合附图进一步说明本发明的具体实施方式，为了示出的方便附图并未按照比例绘制。
请参见图2，本发明的磷化铟基PIN开关二极管的基本材料层包括：
用于支撑整个磷化铟基PIN开关二极管的半绝缘磷化铟(InP)衬底201；
在该磷化铟衬底201上，外延生长的不掺杂的InP缓冲层202；
在InP缓冲层202上外延生长的采用硅(Si)重掺杂的N型InGaAs高掺杂层203，其掺杂浓度约为1019cm-3，作为PIN开关二极管的阴极欧姆接触层；
在N型InGaAs高掺杂层203上外延生长的I型InGaAs不掺杂层204；
在I型InGaAs不掺杂层204上外延生长的采用碳(C)重掺杂的P型InGaAs高掺杂层205，其掺杂浓度约为1020cm-3，作为PIN开关二极管的阳极欧姆接触层。
由于，碳作为InGaAs材料的P型掺杂剂具有很高的掺杂极限，一般可达1020cm-3，同时掺杂杂质较稳定，不易发生扩散，使P型高掺杂层可以获得更高的掺杂浓度，同时还能避免杂质向I型不掺杂层扩散，从而使其器件能获得更低的导通电阻，且不影响关断电容。
以上述的基本材料层为例，进一步说明本发明平面结构磷化铟基PIN开关二极管的器件结构，其剖视图和俯视图如图3、图4所示，其中，图3是平行于阳极引出金属指并垂直于衬底的截面。
参见图3，本实施例提供的平面结构的磷化铟基PIN开关二极管，包括：
InP衬底308；
位于InP衬底308之上的InP缓冲层307；
位于InP缓冲层307之上的N型InGaAs高掺杂层306；
位于N型InGaAs高掺杂层306之上的I型InGaAs不掺杂层305；
位于I型InGaAs不掺杂层305之上的P型InGaAs高掺杂层304；
位于P型InGaAs高掺杂层304之上的保护层303；
制备于保护层303上的处于同一平面的阳极电极301和阴极电极302。
其中，在保护层303上开设有向下延伸至P型InGaAs高掺杂层304的阳极窗口，阳极电极301通过该阳极窗口与P型InGaAs高掺杂层304形成欧姆接触；保护层303上还开设有向下延伸至N型InGaAs高掺杂层306的阴极窗口，阴极电极302通过该阴极窗口与N型InGaAs高掺杂层306形成欧姆接触。
在阳极电极301与阴极电极302之间开设有向下延伸至N型InGaAs高掺杂层306的隔离槽309。该隔离槽309形成阳极和阴极之间的隔离，PIN开关二极管器件通过N型InGaAs高掺层306实现内部相连。
阳极电极301包括接触电极部分和引出电极部分，在其接触电极部分和引出电极部分连接区域(引出金属指)的下方开设有向下延伸至InP缓冲层307的沟槽310，使该连接区域悬空。阳极电极301采用这种平面的空气桥结构，能有效降低器件的寄生参数。
优选地，P型InGaAs高掺杂层304采用碳作为P型掺杂杂质；其掺杂剂量为1-9×1020cm-3。优选地，阳极电极301和阴极电极302采用Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层。保护层303可采用SiO2、SiNx、聚酰亚胺、苯丙环丁烯(BCB)等低介电常数材料，本实施例以SiO2为例，但不仅限于此。
参见图4，器件表面除隔离槽309和沟槽310，其他部分均被保护层303、阳极电极301和阴极电极302所覆盖保护。阳极电极301与P型InGaAs高掺杂层304接触面大致为圆形，即阳极窗口底面大致为圆形。阴极电极302与N型InGaAs高掺杂层306接触面大致为半圆环形，即阴极窗口底面大致为半圆环形。阳极电极301和阴极电极302处于同一平面非常有利于实现PIN开关二极管器件的测试、封装和电路制备及集成。
基于图3和图4所示的新型平面结构磷化铟PIN开关二极管器件结构示意图。图5所示为本发明提出的制备该新型结构磷化铟PIN开关二极管的工艺流程。其工艺流程包括：
工艺步骤501：采用气态分子束外延(MBE)或金属有机气相外延沉积(MOCVD)在InP衬底上依次外延生长InP缓冲层、N型InGaAs高掺杂层、I型InGaAs不掺杂层、P型InGaAs高掺杂层；
工艺步骤502：采用等离子增强气相外延沉积(PECVD)在外延生长的P型InGaAs高掺层上制备SiO2保护层；
工艺步骤503：利用光刻刻蚀技术开设阳极窗口和阴极窗口：从SiO2保护层向下刻蚀直至P型InGaAs高掺杂层露出，以形成阳极窗口，从SiO2保护层向下刻蚀直至N型InGaAs高掺杂层露出，以形成阴极窗口；然后在SiO2保护层上蒸发Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层，以形成阳极电极和阴极电极，形成的阳极电极和阴极电极分别通过阳极窗口和阴极窗口与P型InGaAs高掺杂层和N型InGaAs高掺杂层相连，然后通过快速热退火工艺形成欧姆接触；
工艺步骤504：利用刻蚀技术在阳极电极与阴极电极之间开设隔离槽，刻蚀阳极和阴极隔离槽时，湿法腐蚀去除阳极电极与阴极电极之间的部分SiO2保护层、P型InGaAs高掺杂层和I型InGaAs不掺杂层，直至N型InGaAs高掺杂层露出，形成PIN开关二极管阳极和阴极的外部隔离；
工艺步骤505：利用刻蚀技术在阳极电极的部分区域下方开设沟槽，即刻蚀阳极空气桥，可利用湿法腐蚀开设沟槽，通过侧向腐蚀去除阳极电极正下方的部分保护层、P型InGaAs高掺杂层、I型InGaAs不掺杂层、N型InGaAs高掺层，直至InP缓冲层露出，从而形成引出阳极电极的平面结构空气桥。
本发明中涉及的其他工艺条件为常规工艺条件，属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (10)
1.一种平面结构的磷化铟基PIN开关二极管，其特征在于，包括：
InP衬底；
位于所述InP衬底之上的InP缓冲层；
位于所述InP缓冲层之上的N型InGaAs高掺杂层；
位于所述N型InGaAs高掺杂层之上的I型InGaAs不掺杂层；
位于所述I型InGaAs不掺杂层之上的P型InGaAs高掺杂层；
位于所述P型InGaAs高掺杂层之上的保护层；
制备于所述保护层上的处于同一平面的阳极电极和阴极电极；
其中，在所述保护层上开设有向下延伸至P型InGaAs高掺杂层的阳极窗口，所述阳极电极通过该阳极窗口与所述P型InGaAs高掺杂层形成欧姆接触；所述保护层上还开设有向下延伸至N型InGaAs高掺杂层的阴极窗口，所述阴极电极通过该阴极窗口与所述N型InGaAs高掺杂层形成欧姆接触；
所述阳极电极与所述阴极电极之间开设有向下延伸至N型InGaAs高掺杂层的隔离槽；
所述阳极电极包括接触电极部分和引出电极部分，在该接触电极部分和引出电极部分连接区域的下方开设有向下延伸至InP缓冲层的沟槽，使该连接区域悬空。
2.根据权利要求1所述一种平面结构的磷化铟基PIN开关二极管，其特征在于：所述P型InGaAs高掺杂层采用碳作为P型掺杂杂质，其掺杂剂量为1020cm-3数量级。
3.根据权利要求1所述一种平面结构的磷化铟基PIN开关二极管，其特征在于：所述阳极电极和阴极电极采用Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层。
4.根据权利要求1所述一种平面结构的磷化铟基PIN开关二极管，其特征在于：所述保护层采用氧化硅、氮化硅、聚酰亚胺或苯丙环丁烯材料。
5.一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于，包括以下步骤：
A.采用外延技术在InP衬底上依次外延生长InP缓冲层、N型InGaAs高掺杂层、I型InGaAs不掺杂层、P型InGaAs高掺杂层；
B.在外延生长的P型InGaAs高掺层上制备保护层；
C.利用光刻刻蚀技术开设阳极窗口和阴极窗口，其中，从所述保护层向下刻蚀直至P型InGaAs高掺杂层露出，以形成阳极窗口，从所述保护层向下刻蚀直至N型InGaAs高掺杂层露出，以形成阴极窗口；然后在所述保护层上分别形成阳极电极和阴极电极，使阳极电极和阴极电极通过阳极窗口和阴极窗口分别与P型InGaAs高掺杂层和N型InGaAs高掺杂层形成欧姆接触；
D.利用刻蚀技术在所述阳极电极与阴极电极之间开设隔离槽，开设隔离槽时，刻蚀去除阳极电极与阴极电极之间的部分保护层、P型InGaAs高掺杂层和I型InGaAs不掺杂层，直至N型InGaAs高掺杂层露出；
E.利用刻蚀技术在阳极电极的部分区域下方开设沟槽，开设沟槽时，刻蚀去除阳极电极下方的部分保护层、P型InGaAs高掺杂层、I型InGaAs不掺杂层、N型InGaAs高掺层，直至InP缓冲层露出，从而形成引出阳极电极的空气桥结构。
6.根据权利要求5所述一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于：步骤A采用的外延技术为气态分子束外延或金属有机气相外延沉积。
7.根据权利要求5所述一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于：步骤B中，采用等离子增强气相外延沉积制备材料为氧化硅或氮化硅的保护层；或旋涂并固化聚酰亚胺或苯丙环丁烯材料以制备保护层。
8.根据权利要求5所述一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于：步骤C中，蒸发Ti/Pt/Au堆栈层、Ti/Au堆栈层或Ge/Au/Ni/Au堆栈层，以形成阳极电极和阴极电极，形成的阳极电极和阴极电极分别通过阳极窗口和阴极窗口与P型InGaAs高掺杂层和N型InGaAs高掺杂层相连，然后通过快速热退火工艺形成欧姆接触。
9.根据权利要求5所述一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于：步骤D采用湿法腐蚀开设隔离槽。
10.根据权利要求5所述一种平面结构的磷化铟基PIN开关二极管的制备方法，其特征在于：步骤E采用湿法腐蚀开设沟槽，通过侧向的湿法腐蚀去除阳极电极正下方的部分保护层、P型InGaAs高掺杂层、I型InGaAs不掺杂层、N型InGaAs高掺层，直至InP缓冲层露出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010271246 CN102386239B (zh) | 2010-08-31 | 2010-08-31 | 一种平面结构的磷化铟基pin开关二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010271246 CN102386239B (zh) | 2010-08-31 | 2010-08-31 | 一种平面结构的磷化铟基pin开关二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386239A true CN102386239A (zh) | 2012-03-21 |
| CN102386239B CN102386239B (zh) | 2013-05-22 |
Family
ID=45825459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010271246 Active CN102386239B (zh) | 2010-08-31 | 2010-08-31 | 一种平面结构的磷化铟基pin开关二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386239B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928301A (zh) * | 2014-04-18 | 2014-07-16 | 中国科学院微电子研究所 | 一种金属-介质-金属结构电容的制作方法 |
| CN105449004A (zh) * | 2015-12-17 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种AlGaAs梁式引线PIN二极管及其制备方法 |
| CN105826437A (zh) * | 2016-05-25 | 2016-08-03 | 扬州乾照光电有限公司 | 一种低成本发光二极管及其制作方法 |
| CN106129542A (zh) * | 2016-07-26 | 2016-11-16 | 上海无线电设备研究所 | 一种具有高稳定隔离度的pin开关 |
| CN108242433A (zh) * | 2017-12-05 | 2018-07-03 | 上海交通大学 | 一种基于光刻和电镀实现超精细封装引线的方法 |
| CN109300892A (zh) * | 2018-09-04 | 2019-02-01 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
| CN113130664A (zh) * | 2021-04-01 | 2021-07-16 | 浙江大学 | 一种新型的pin管微观结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069634A1 (ja) * | 2005-12-14 | 2007-06-21 | Rohm Co., Ltd. | Ｐｉｎフォトダイオード及び光受信装置 |
| CN101140955A (zh) * | 2006-09-06 | 2008-03-12 | 中国科学院微电子研究所 | 一种砷化镓pin二极管及其制作方法 |
-
2010
- 2010-08-31 CN CN 201010271246 patent/CN102386239B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007069634A1 (ja) * | 2005-12-14 | 2007-06-21 | Rohm Co., Ltd. | Ｐｉｎフォトダイオード及び光受信装置 |
| CN101140955A (zh) * | 2006-09-06 | 2008-03-12 | 中国科学院微电子研究所 | 一种砷化镓pin二极管及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| VOLKER ZIEGLER ET AL: "《77GHz High-Isolation Coplanar Transmit-Receive Switch Using InGaAs/InP PIN Diodes》", 《1998 IEEE GAAS IC SYMPOSIUM》 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928301A (zh) * | 2014-04-18 | 2014-07-16 | 中国科学院微电子研究所 | 一种金属-介质-金属结构电容的制作方法 |
| CN105449004A (zh) * | 2015-12-17 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种AlGaAs梁式引线PIN二极管及其制备方法 |
| CN105449004B (zh) * | 2015-12-17 | 2018-02-27 | 中国电子科技集团公司第五十五研究所 | 一种AlGaAs梁式引线PIN二极管及其制备方法 |
| CN105826437A (zh) * | 2016-05-25 | 2016-08-03 | 扬州乾照光电有限公司 | 一种低成本发光二极管及其制作方法 |
| CN106129542A (zh) * | 2016-07-26 | 2016-11-16 | 上海无线电设备研究所 | 一种具有高稳定隔离度的pin开关 |
| CN106129542B (zh) * | 2016-07-26 | 2018-09-28 | 上海无线电设备研究所 | 一种具有高稳定隔离度的pin开关 |
| CN108242433A (zh) * | 2017-12-05 | 2018-07-03 | 上海交通大学 | 一种基于光刻和电镀实现超精细封装引线的方法 |
| CN108242433B (zh) * | 2017-12-05 | 2020-02-04 | 上海交通大学 | 一种基于光刻和电镀实现超精细封装引线的方法 |
| CN109300892A (zh) * | 2018-09-04 | 2019-02-01 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
| CN109300892B (zh) * | 2018-09-04 | 2021-01-26 | 中国电子科技集团公司第五十五研究所 | 基于键合转移的超大功率限幅器mmic及制备方法 |
| CN113130664A (zh) * | 2021-04-01 | 2021-07-16 | 浙江大学 | 一种新型的pin管微观结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386239B (zh) | 2013-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386239B (zh) | 一种平面结构的磷化铟基pin开关二极管及其制备方法 | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| US9608092B2 (en) | Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench | |
| TWI680580B (zh) | 具有電晶體與二極體之化合物半導體單晶集成電路元件 | |
| US11211481B2 (en) | III-V semiconductor device | |
| US11855174B2 (en) | High electron mobility transistor having conductive plate on passivation layer and method for forming the same | |
| US20050121695A1 (en) | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20130320402A1 (en) | pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF | |
| CN112447840A (zh) | 半导体器件、高电子迁移率晶体管器件及其制备方法 | |
| US8343843B2 (en) | Monolithic microwave integrated circuit device and method for forming the same | |
| CN113903799B (zh) | 垂直的高阻断的iii-v族双极晶体管 | |
| US20040155262A1 (en) | Self-aligned bipolar transistor | |
| US11699722B2 (en) | Stacked, high-blocking InGaAs semiconductor power diode | |
| US8124489B2 (en) | Monolithic microwave integrated circuit device and method of forming the same | |
| CN111653473A (zh) | 一种散热增强的硅基氮化镓微波器件材料结构 | |
| US9911889B2 (en) | Method for fabricating a heterojunction schottky gate bipolar transistor | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN111863972B (zh) | 堆叠状的高截止的iii-v族半导体功率二极管 | |
| CN221150017U (zh) | 一种垂直型集成开关装置及芯片 | |
| US11658210B2 (en) | Low parasitic Ccb heterojunction bipolar transistor | |
| WO2023197213A1 (zh) | 半导体器件及其工作方法、电子设备 | |
| Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz fT and 170 GHz fmax | |
| CN114695112A (zh) | 一种氮化镓肖特基势垒二极管及制备方法 | |
| Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz f^ sub T^ and 170 GHz f^ sub max^ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |