CN102377443A - 通信接收器和通信方法 - Google Patents
通信接收器和通信方法 Download PDFInfo
- Publication number
- CN102377443A CN102377443A CN2011101833856A CN201110183385A CN102377443A CN 102377443 A CN102377443 A CN 102377443A CN 2011101833856 A CN2011101833856 A CN 2011101833856A CN 201110183385 A CN201110183385 A CN 201110183385A CN 102377443 A CN102377443 A CN 102377443A
- Authority
- CN
- China
- Prior art keywords
- communication
- signal
- analog
- handle
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 186
- 239000000835 fiber Substances 0.000 claims description 37
- 238000011084 recovery Methods 0.000 claims description 34
- 230000001419 dependent effect Effects 0.000 claims description 5
- 238000013139 quantization Methods 0.000 claims description 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- 238000005070 sampling Methods 0.000 description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 238000004590 computer program Methods 0.000 description 8
- 238000011002 quantification Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000004134 energy conservation Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- VCGRFBXVSFAGGA-UHFFFAOYSA-N (1,1-dioxo-1,4-thiazinan-4-yl)-[6-[[3-(4-fluorophenyl)-5-methyl-1,2-oxazol-4-yl]methoxy]pyridin-3-yl]methanone Chemical compound CC=1ON=C(C=2C=CC(F)=CC=2)C=1COC(N=C1)=CC=C1C(=O)N1CCS(=O)(=O)CC1 VCGRFBXVSFAGGA-UHFFFAOYSA-N 0.000 description 1
- CYJRNFFLTBEQSQ-UHFFFAOYSA-N 8-(3-methyl-1-benzothiophen-5-yl)-N-(4-methylsulfonylpyridin-3-yl)quinoxalin-6-amine Chemical compound CS(=O)(=O)C1=C(C=NC=C1)NC=1C=C2N=CC=NC2=C(C=1)C=1C=CC2=C(C(=CS2)C)C=1 CYJRNFFLTBEQSQ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Communication Control (AREA)
Abstract
本发明涉及通信接收器和通信方法。所述通信接收器包括配置成放大接收信号的可变增益放大器(VGA)；配置成控制所述VGA的VGA控制器；耦连到所述VGA的输出的多个模数转换器(ADC)电路；其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用，当所述通信接收器配置成处理第二通信协议的信号时仅所述多个ADC电路的子集可用。
Description
技术领域
本发明涉及通信领域，更具体地说，涉及一种通信接收器和方法。
背景技术
已有多种不同的通信标准或协议。通信或联网接收器(可在收发器或发射器/接收器中提供)可适应一种或多种标准或协议。当开发或增加新的协议时，如果现有的收发器不能处理该新协议时，制造商通常开发新的芯片(或新的收发器)以适应该新的协议。
发明内容
公开的各个示例性实施例涉及具有共享模拟前端的多协议通信接收器。根据示例性实施例，通信接收器可包括配置成放大接收信号的可变增益放大器(VGA)，配置成控制所述VGA的VGA控制器，耦连到VGA的输出的多个模数转换器(ADC)电路，其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用，且其中当所述通信接收器配置成处理第二通信协议的信号时仅ADC电路的子集(subset)可用。
根据另一示例性实施例，通信接收器可包括模拟前端，所述模拟前端包括多个模数转换器(ADC)电路，其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用，且其中当所述通信接收器配置成处理第二通信协议的信号时仅ADC电路的子集(subset)可用。
根据另一示例性实施例，提供了一种方法，包括配置通信接收器以在多个模式中的一个模式中操作，所述多个模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成处理第一通信协议的信号，在所述第二模式中，所述接收器配置成处理第二通信协议的信号；其中当所述接收器配置成处理第一通信协议的信号时所述通信接收器的多个模数转换器(ADC)电路配置成可用，且其中当所述接收器配置成处理第二通信协议的信号时所述通信接收器的模数转换器(ADC)电路的子集配置成可用而所述ADC电路的剩余部分为不可用。
根据本发明的一个方面，通信接收器包括：
配置成放大接收信号的可变增益放大器(VGA)；
配置成控制所述VGA的VGA控制器；
耦连到所述VGA的输出的多个模数转换器(ADC)电路；
其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用(are operational)，当所述通信接收器配置成处理第二通信协议的信号时仅所述多个ADC电路的子集可用。
优选地，每个ADC电路包括采样量化(sample and quantize)电路。
优选地，当所述通信接收器配置成处理第二通信协议的信号时，所述多个ADC电路中仅一个可用，所述多个ADC电路中的剩余组关闭(turn off)。
优选地，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane))或增强的小形状因数可插拔模块(small form factor pluggable module)SFP+的SFF 8431规范中的至少一个，且其中所述第二通信协议包括光纤信道或所述第一通信协议中在低功率模式中运行的一个。
优选地，所述通信接收器进一步包括：
耦连到所述多个ADC电路的输出的第一子电路，当所述通信接收器配置成处理第一通信协议的信号时所述第一子电路可用，且当所述通信接收器配置成处理第二通信协议的信号时所述第一子电路关闭；以及
耦连到所述VGA的输出的第二子电路，当所述通信接收器配置成处理第二通信协议的信号时所述第二子电路可用，且当所述通信接收器配置成处理第一通信协议的信号时所述第二子电路关闭。
优选地，所述第一子电路包括：
耦连到ADC电路的输出的均衡器电路；
耦连到均衡器电路的输出的限幅器(slicer)；以及
耦连到ADC电路的定时恢复电路(timing recovery)，其中所述定时恢复电路配置成执行与所述第一通信协议相关的信号的定时恢复。
优选地，所述均衡器电路包括前馈均衡器和判决反馈均衡器(FFE/DFE)。
优选地，所述第二子电路包括：
耦连到VGA的输出的限幅器；以及
耦连到ADC电路的定时恢复电路(timing recovery)，其中所述定时恢复电路配置成执行与所述第二通信协议相关的信号的定时恢复。
根据一个方面，一种通信接收器，包括：
模拟前端，其包括多个模数转换器(ADC)电路；
其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用，且其中当所述通信接收器配置成处理第二通信协议的信号时仅所述ADC电路的子集可用。
优选地，所述模拟前端至少包括可变增益放大器(VGA)。
优选地，当所述通信接收器配置成处理第二通信协议的信号时，所述多个ADC电路中仅一个可用，所述多个ADC电路中的剩余组关闭(turn off)。
优选地，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane))或增强的小形状因数可插拔模块(small form factor pluggable module)SFP+的SFF 8431规范中的至少一个，且其中所述第二通信协议包括光纤信道或低功率模式中的IEEE10GBASE-SR/LR(单模和多模光纤)。
优选地，所述通信接收器进一步包括：
耦连到所述多个ADC电路的输出的第一子电路，当所述通信接收器配置成处理第一通信协议的信号时所述第一子电路可用，且当所述通信接收器配置成处理第二通信协议的信号时所述第一子电路关闭；以及
耦连到所述模拟前端的输出的第二子电路，当所述通信接收器配置成处理第二通信协议的信号时所述第二子电路可用，且当所述通信接收器配置成处理第一通信协议的信号时所述第二子电路关闭。
优选地，所述第一子电路包括：
耦连到ADC电路的输出的均衡器电路；
耦连到均衡器电路的输出的限幅器(slicer)；以及
耦连到ADC电路的定时恢复电路(timing recovery)，其中所述定时恢复电路配置成执行与所述第一通信协议相关的信号的定时恢复。
优选地，所述第二子电路包括：
耦连到VGA的输出的限幅器；以及
耦连到ADC电路的定时恢复电路(timing recovery)，其中所述定时恢复电路配置成执行与所述第二通信协议相关的信号的定时恢复。
根据一个方面，提供了一种方法，包括：
配置通信接收器以在多个模式中的一个模式下运行，所述多个模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成处理第一通信协议的信号，在所述第二模式中，所述接收器配置成处理第二通信协议的信号；
其中当所述接收器配置成处理第一通信协议的信号时所述通信接收器的多个模数转换器(ADC)电路配置成可用，且
其中当所述接收器配置成处理第二通信协议的信号时仅所述通信接收器的模数转换器(ADC)电路的子集配置成可用，而所述ADC电路的剩余部分为不可用。
优选地，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane)中的至少一个，且其中所述第二通信协议包括光纤信道。
优选地，当所述接收器配置成第一模式时，所述多个ADC电路配置成采样和量化全部比特，且其中当所述接收器配置成第二模式时，所述ADC电路的子集配置成仅采样和量化所述比特的子集以用于增益控制。
优选地，当所述通信接收器配置成处理第二通信协议的信号时，所述通信接收器的多个模数转换器(ADC)电路中仅一个配置成可用，而所述多个ADC电路的剩余部分配置成不可用以节省电能。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是根据示例性实施例的通信接收器的框图；
图2是示出根据示例性实施例的ADC的框图；
图3是根据示例性实施例的接收器的操作流程图。
具体实施方式
图1是根据示例性实施例的通信接收器110的框图。可经信道104由发射器(TX)102发射数据，并由通信接收器110接收。通信接收器110可以是通信收发器(发射器/接收器)的一部分，所述通信收发器可包括用于发射信号的发射器(与TX 102相似，但未示出)，以及用于接收和处理信号的接收器110。
可在信道104的各侧提供网络节点或设备，各个节点包括例如通信(或网络)收发器、用于提供全面控制和执行指令的处理器、用于存储数据和指令的存储器，以及其他电路。所述信道104可以是任何通信信道，例如有线信道(例如，经铜缆、光缆、同轴电缆或其他连接提供的信道)、无线信道等。图1中示出的接收器220示出了接收器架构的示例性实施例。也可使用其他的接收器架构。
根据示例性实施例，通信接收器110可看做多协议接收器，因为其可适应或处理多个通信协议的信号。根据示例性实施例，路径130(可称作EDC路径130或电分散控制路径(electronic dispersion control path))可包括可用于处理一个或多个IEEE协议的模块或电路组。所述IEEE协议包括例如IEEE10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板)。全部的这些IEEE协议包括某些共同的信号特征，其允许所述模块或电路的相同组(路径130)处理一个或多个IEEE协议。另外，在示例性实施例中，EDC路径130也可支持其他规范或协议，如增强的小形状因数可插拔模块(small form factor pluggable module)SFP+的SFF8431规范，其有时被称为SFP+。
类似地，光纤信道(FC)路径132可包括可用于处理光纤信道(FC)信号的模块或电路组。在另一示例性实施例中，除了支持光纤信道(FC)外，FC路径132也可支持在可选低功率模式中的IEEE 10GBASE-SR/LR(单模和多模光纤)，例如，其中仅某些ADC电路开启，而某些ADC电路(ADC116中的)关闭，下面将对其做详细介绍。对EDC路径130和FC路径132，一个或多个模块或电路可以是公用(be common to)，下面将对其做详细介绍。
信号可由发射器(TX)102经信道104发射并由接收器110接收。可变增益放大器(VGA)112可接收和放大接收信号(或增加接收信号的波幅(amplitude))。在示例性实施例中，VGA 112可放大接收到的模拟信号以经线路113A，113B提供输出模拟信号，其具有大致恒定的波幅(或位于特定波幅范围内的波幅)。VGA 112可由VGA控制器114控制，使得VGA 112输出特定波幅范围内的信号。模数转换器(ADC)116可将接收到的模拟信号转换成数字信号(从VGA 112输出)，例如通过采样和量化接收的模拟信号。
ADC 116的数字输出可输入到VGA控制器114。基于经线路117A从ADC116接收的数字波幅信号(digital amplitude signal)，所述VGA控制器可经线路115输出控制信号到VGA 112以调节VGA 112输出信号的波幅使得VGA输出信号落入一定的波幅范围。例如，如果经线路117A接收到的数字波幅信号高于第一阈值，那么VGA控制器可经线路115输出信号到VGA 112以使得VGA 112降低其输出信号的波幅。同样地，如果经线路117A接收的数字信号低于第二阈值，那么VGA控制器114可经线路115输出信号以使得VGA 112增加其输出信号的波幅。
ADC 116输出的数字信号经线路117B输入到均衡器118。均衡器118可包括例如前馈均衡器(FFE)和判决反馈均衡器(DFE)，如图1中所示的FFE/DFE。均衡器118可提供数字信号或脉冲成形(pulse shaping)，例如使得接收信号的脉冲更接近方波。均衡器118的信号输出被输入到限幅器120(或0/1判决块(block))，在此限幅器120采样信号(对每个比特位置)并确定对于每个比特接收信号是否是0(例如，具有高于第一阈值的波幅)或对于每个比特，接收到的信号是否是1(例如，具有低于第二阈值的波幅)。这样，限幅器120可输出0和1串给处理器134进行处理。处理器134可以是执行存储在存储器中的软件指令以处理接收的数字信号的硬件处理器、微处理器，或硬件和/或软件组合。
根据示例性实施例，EDC定时恢复(EDC TR)122可接收均衡器118的输出作为输入，并可确定接收信号的波峰和/或波谷。例如，EDC TR 122可检测波谷(或低波幅点)，且接着确定波峰(或高波幅点)，接着经线路123提供信号，该信号用于指示ADC 116在哪里采样接收信号，例如更好或更精确地在波峰或最佳点采样接收到的模拟信号以提供最精确的限幅器120的0/1检测。这样，例如EDC TR 122可经线路123提供控制信号以调节ADC116采样所接收的模拟信号的位置以改进接收器(和限幅器)操作。
在示例性实施例中，EDC TR 122可配置成特别为IEEE协议组执行定时恢复(或为ADC 116提供采样控制)，所述IEEE协议组可使用相同或相似的数据格式或数据/信令约束(constraint)。例如，由EDC路径130处理的IEEE协议(和可能的其他规范或协议)，至少在某些情况下，需要提供特定的0和1的加扰(scrambling)格式或数据格式。这样，根据示例性实施例，EDC TR122可特别配置为基于这些IEEE协议的特定信号或数据格式和/或规则执行定时恢复(或采样控制)。EDC路径130可支持其他协议或规范。
接收器110还可以包括光纤信道(FC)路径132，用于处理可以使用FC路径的低功率模式处理的光纤信道信号和/或其他协议或规范的信号，例如该低功率模式可以是一个或多个ADC(如图2)关闭或断电的模式。
对于FC路径132，VGA的112输出的放大的信号经线路113A输入到ADC116，并经线路113B输入到模拟峰化滤波器(analog peaking filter，APF)124。在一个示例性实施例中，ADC 116可采样和量化从VGA 112接收的模拟信号的每一比特。量化或数字化比特或信号可经线路117A输入到VGA控制器114，在此VGA控制器114可经线路115输出控制信号以控制VGA 112，如上对EDC路径130的描述。在另一示例性实施例中，仅一部分ADC 116可用(例如，在FC模式或当FC路径132的模块处理FC信号时)，以便只采样所述接收信号的某些比特(或仅子集)来进行VGA控制，这可以节能。结合图2，将对第二实施例进行更加详细地描述。
再次参照FC路径132，APF 124可以是用于均衡接收的模拟信号的模拟均衡器。该接收的光纤信道信号比IEEE/EDC信号更好(例如，较少失真)。因此DFE/FFE均衡器特别适用于EDC路径130，但对于FC路径132来说是不必要的。APF 124经线路125和127分别输出均衡后的模拟信号给限幅器126和光纤信道定时恢复电路(FC TR)128。限幅器126(或0/1判决块)可经线路125采样(针对每比特位置)均衡后的模拟信号，并针对每比特确定所述接收信号是0(例如，具有高于第一阈值的波幅)还是1(例如，具有低于第二阈值的波幅)。这样，限幅器126可基于接收的模拟信号采样全部比特，并输出0和1串到处理器134进行处理。
光纤信道定时恢复电路(FC TR 128)可检测接收信号中的波峰(或高电压点)和/或波谷(或低电压点)，或可检测0和1，还可经线路129输入控制信号以指示限幅器126在哪里限幅或采样接收模拟信号(例如，调节限幅器以在信号的波峰为每个比特更好地采样)。在示例性实施例中，FC TR 128可以是定时恢复电路，其配置成为光纤信道信号执行定时恢复。例如，用于光纤信道的信号或数据格式、加扰格式或其他协议规则可与一个或多个IEEE协议不同，且因此可能(在某些情况下)需要不同的定时恢复电路。
如图1所示，接收器110可包括EDC/IEEE路径130和FC路径132的共享(shared)电路。该共享电路可看做如共享(或公共)模拟前端，其包括VGA112，ADC116和VGA控制器114。因此例如EDC路径130可包括共享模拟前端(例如VGA 112，VGA控制器114和ADC 116)，以及第一子电路。所述第一子电路包括均衡器(FFE/DFE)118、限幅器120和EDC TR 122。同样地，FC路径132可包括共享模拟前端(例如模块114、112和116)，以及第二子电路。该第二子电路包括APF 124、限幅器126和FC TR 128。
在示例性实施例中，例如接收器110可配置成在两个模式中的一个中运行。例如，接收器110可配置成在EDC/IEEE模式中运行，在该模式下EDC路径130可接收和处理IEEE协议(如上述一个或多个IEEE协议)的信号。或接收器110可配置成在FC模式中运行，在该模式下FC路径132的模块或电路可接收和处理光纤信道信号。
在示例性实施例中，所述接收器110可配置成EDC/IEEE模式，在此将电能提供给EDC/IEEE路径130的模块/电路(包括VGA 112、VGA控制器114、ADC 116、均衡器118、限幅器120和EDC TR 122)，且电能不提供给FC路径132的非共享模块(APF 124、限幅器126和FC TR 128)，以节省能量。这样，在示例性实施例中，在IEEE/EDC模式中，模块124、126和128不可用，即处于非工作(或关闭)状态，以节省能量。
同样地，接收器110可配置成FC模式，在该模式下将电能提供给FC路径132(包括模块VGA 112、VGA控制器114、ADC 116、APF 124、限幅器126和FC TR 128)，这样这些模块可用，同时不将电能提供给IEEE/EDC路径130的非共享模块(均衡器118、限幅器120和EDC TR 122)，以节能。这样在该示例性实施例中，在FC模式，模块118、120和122不可用，即处于非工作(或关闭)状态，以省节能量。
如上所述，例如接收器110可配置成在两个模式中的一个模式下运行。例如，接收器110可配置成在EDC/IEEE模式中运行，在该模式下EDC路径130可接收和处理IEEE协议(如上述一个或多个IEEE协议)的信号。或接收器110可配置成在FC模式中运行，在该模式下FC路径132的模块或电路可接收和处理光纤信道信号(以及可在FC路径132的低功率模式中处理的其他规范或协议的可能信号)。例如，可通过以第一代码配置存储器135中的寄存器或存储器位置来选择IEEE/EDC模式，以第二代码配置存储器135中的寄存器或存储器位置来选择FC模式。例如，处理器134可读取寄存器或存储器134中的代码，并使得电能提供给所选择的路径(EDC路径130或FC路径132)，并不将电能提供给非选择路径的非共享模块。例如，用户可写入代码到存储器135的寄存器或存储器位置，或处理器134可写入代码到存储器135的寄存器或存储器位置(例如，基于处理器134执行的软件或固件)，使得接收器110配置成在EDC/IEEE模式或FC模式中运行。这些仅是示例，其他的技术也可用于为接收器110从多个操作模式中选择一个。
图2是示出根据示例性实施例的ADC 116的框图。ADC 116可包括多个模数转换器116A、116B、116C和116D。虽然示出了4个ADC，但是实际上可使用任何数量的ADC。ADC 116A、116B、116C和116D可以交替的(interleaved)，也可以并联连接。其中每个ADC可经线路210接收模拟信号。在一个示例性实施例中，每个单个的ADC 116A、116B、116C和116D分别包括采样和量化电路(采样器和量化器电路)以采样和量化接收信号并经线路212输出量化信号。
然而，在一个示例性实施例中，由于ADC 116A-116D的交替或并联排布，图2中的每个ADC 116A-116D可以小于接收的模拟信号的数据速率的数据速率操作。例如，数据信号可在每个单个ADC 116A、116B、116C和116D的操作速率(或数据速率)的倍数运行，在此，该倍数等于ADC 116A、116B、116C和116D的数量。例如，因此在该示例中有四个ADC(ADC 116A-116D)，每个ADC 116A、116B、116C和116D以接收模拟数据信号的速率的1/4运行。在此，每个ADC 116可采样和量化仅第1/4的接收比特。这样，在示例性实施例中，接收信号可提供10Gbps的数据率，每一单个的ADC(116A、116B、116C和116D)可以2.5Gsps的采样速率运行。这样，在示例性实施例中，图2中4个ADC中的每个(116A-116D)可采样和量化每第4个比特，例如在2.5Gsps的数据速率采样，这样这组ADC 116A-116D可以4*2.5Gsps＝10Gsps的数据速率共同采样和量化，这匹配(或，可大于或等于)接收信号的数据速率(例如10Gsps)。这仅是一个示例性实施例，可使用其他数据速率或数量的ADC。
在IEEE/EDC模式中，多个(例如全部)ADC电路116A、116B、116C和116D可用以采样和量化接收信号的每个比特。这允许IEEE/EDC路径的电路：1)VGA控制器114接收所接收的模拟信号的每个比特的量化波幅值并经线路115输出信号以控制VGA(例如，以调节VGA 112输出的信号的波幅)，2)使得均衡器(FFE/DFE)118基于由ADC 116采样和量化的接收信号的每个(each and every)比特执行数字均衡化。这允许EDC TR 122合适地操作和调节ADC 116的数据采样点。这样，在IEEE/EDC模式中，可将电能提供给多个ADC(例如116A、116B、116C和116D)的每个(或全部)，这样每个(或全部)的ADC可用于采样和量化每个或全部接收数据比特。
在FC模式中，模拟数据信号从VGA 112输出，由APF 124均衡，接着输入到限幅器126，在限幅器采样信号。这样，对于FC模式，模拟信号的数据采样在限幅器126发生。在FC模式中，ADC 116仅用于经线路117A提供足够的数据给VGA控制器114以允许VGA控制器114控制或调解VGA 112的输出波幅(应注意，模块118、120和122在FC模式中是不可用的)。因此，根据示例性实施例，为了提供足够的数据以允许VGA控制器114进行合适的操作，不需要采样和量化接收的模拟信号中的全部的数据比特。而是，ADC116仅需要采样和量化数据比特的子集以允许VGA控制器114对VGA 112进行足够的控制。因此，例如ADC 116可每隔一个比特(或仅一半比特)采样和量化接收模拟信号，或者ADC 116可采样和量化每个第四比特(这些都仅是示例)，ADC 116可以足够速率向VGA控制器114提供量化数据已允许VGA控制器114合适地操作以调节VGA 112的波幅。
例如，VGA控制器114可寻找信道相当于阈值(或多个阈值)的峰值，接着基于该信号是低于还是高于该阈值输出控制信号给VGA 112。在示例性实施例中，VGA控制器114仅接收所接收的模拟信号的比特的一部分(子集)的量化数据足以，例如接收每个第四比特的量化信号。这样，在该例子中，由于仅一部分(或子集)比特可以(或需要)由ADC 116采样和量化，因此仅ADC 116A、116B、116C和116D的一部分或子集需要工作(或可用)。
这样，例如在FC模式中，如果一半的比特将由ADC 116采样和量化，例如，每隔一个比特采样并量化，那么四个ADC中仅需两个工作。例如，可将电能提供给ADC 116A和116C(这样，这两个ADC可用于采样和量化一半的数据比特或从4个数据比特中采样和量化2个数据比特)，同时没有电能提供给ADC 116B和116D(这样，这两个ADC不可用)，进而在FC模式中节能。
在另一示例性实施例中，每四个数据比特中有一个(或1/4)数据比特将由ADC 116采样和量化。因此，在该例子中，仅一个ADC需要可用，而其他三个ADC不可用。这样，在FC模式中，例如可将电能仅提供给ADC 116A，这样ADC 116A可用于采样和量化接收的模拟数据信号的每个第四比特，且没有电能提供给ADC 116B、116C和116D，这样这三个ADC不可用，以便在FC模式中节能。
因此，根据示例性实施例，全部四个ADC 116可用于IEEE/EDC模式以允许采样全部的数据比特。然而在FC模式中，仅ADC 116的子集用于采样和量化模拟信号的比特子集，以用于VGA控制。
在示例性实施例中，除了支持光纤信道(FC)外，FC路径132还可支持一个或多个其他协议。例如，在一个实施例中，FC路径132可以可选“低功率”模式支持10GBASE-SR/LR(单模和多模光纤)。FC路径132支持该10GBASE-SR/LR的低功率模式的原理与对FC的描述一致。即，如果已知10GBASE-SR/LR信道是好的，那么可使用FC路径132的较简、更低功率的模式(例如，并非所有的ADC电路可用或供电，而是仅有ADC电路的子集可用或供电或开启以节能)，以支持10GBASE-SR/LR。
根据示例性实施例，通信接收器(例如110)可包括配置成放大接收信号的可变增益放大器(VGA)(例如112)、配置成控制VGA的VGA控制器、耦连到VGA的输出的多个模数转换器(ADC)电路(如116A-116D)。其中当所述通信接收器配置成处理第一通信协议(例如IEEE/EDC模式)的信号时，所述多个ADC电路可用(are operational)，而当所述通信接收器配置成处理第二通信协议(例如FC模式)的信号时，仅所述多个ADC电路的子集(如116A和/或116A和116C)可用。
在示例性实施例中，每个ADC电路可包括采样和量化电路。在示例性实施例中，当所述通信接收器配置成处理第二通信协议的信号时，仅一个ADC电路(如116A)可用，且所述多个ADC电路的剩余组(如116B、116C和116D)关闭。
在示例性实施例中，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane))中的至少一个，且其中所述第二通信协议包括光纤信道。
在示例性实施例中，所述通信接收器进一步包括：
耦连到所述多个ADC电路的输出的第一子电路，当所述通信接收器配置成处理第一通信协议的信号时所述第一子电路可用，且当所述通信接收器配置成处理第二通信协议的信号时所述第一子电路关闭；以及
耦连到所述VGA的输出的第二子电路，当所述通信接收器配置成处理第二通信协议的信号时所述第二子电路可用，且当所述通信接收器配置成处理第一通信协议的信号时所述第二子电路关闭。
在示例性实施例中，所述第一子电路可包括：耦连到ADC电路的输出的均衡器电路、耦连到均衡器电路的输出的限幅器、以及耦连到ADC电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第一通信协议相关的信号的定时恢复。
在示例性实施例中，所述均衡器电路包括前馈均衡器和判决反馈均衡器(FFE/DFE)。
在示例性实施例中，所述第二子电路包括：耦连到VGA的输出的限幅器；以及耦连到ADC电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第二通信协议相关的信号的定时恢复。
在示例性实施例中，一种通信接收器可包括：模拟前端，所述模拟前端包括多个模数转换器(ADC)电路。其中当所述通信接收器配置成处理第一通信协议的信号时所述多个ADC电路可用，且其中当所述通信接收器配置成处理第二通信协议的信号时仅所述ADC电路的子集可用。
在示例性实施例中，所述模拟前端至少包括可变增益放大器(VGA)。在示例性实施例中，当所述通信接收器配置成处理第二通信协议的信号时，所述多个ADC电路中仅一个可用，所述多个ADC电路中的剩余组关闭。
在示例性实施例中，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane))中的至少一个，且其中所述第二通信协议包括光纤信道。
所述通信接收器可进一步包括：耦连到所述多个ADC电路的输出的第一子电路，当所述通信接收器配置成处理第一通信协议的信号时所述第一子电路可用，且当所述通信接收器配置成处理第二通信协议的信号时所述第一子电路关闭；以及耦连到所述模拟前端的输出的第二子电路，当所述通信接收器配置成处理第二通信协议的信号时所述第二子电路可用，且当所述通信接收器配置成处理第一通信协议的信号时所述第二子电路关闭。
在示例性实施例中，所述第一子电路包括：耦连到ADC电路的输出的均衡器电路；耦连到均衡器电路的输出的限幅器；以及耦连到ADC电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第一通信协议相关的信号的定时恢复。所述第二子电路可包括：耦连到VGA的输出的限幅器；以及耦连到ADC电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第二通信协议相关的信号的定时恢复。
图3是示出了根据示例性实施例的通信接收器的操作的流程图。操作310可包括配置通信接收器以在多个模式中的一个模式下运行。所述多个模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成处理第一通信协议的信号，在所述第二模式中，所述接收器配置成处理第二通信协议的信号。在操作320，当所述接收器配置成处理第一通信协议的信号时所述通信接收器的多个模数转换器(ADC)电路配置成可用(are configured to be operative)。在操作330，当所述接收器配置成处理第二通信协议的信号时所述通信接收器的模数转换器(ADC)电路的子集配置成可用，而所述ADC电路的剩余部分为不可用。
在示例性实施例中，所述第一通信协议包括IEEE(电气和电子工程师协会)10GBASE-LRM(传统多模光纤)、IEEE 10GBASE-SR/LR(单模和多模光纤)或IEEE 10GBASE-KR(铜背板(copper backplane))中的至少一个，且其中所述第二通信协议包括光纤信道。
在示例性实施例中，当所述接收器配置成第一模式时，所述多个ADC电路配置成采样和量化全部比特，且其中当所述接收器配置成第二模式时，所述ADC电路的子集配置成仅采样和量化所述比特的子集以用于增益控制。
在示例性实施例中，当所述通信接收器配置成处理第二通信协议的信号时，所述通信接收器的多个模数转换器(ADC)电路中仅一个配置成可用，而所述多个ADC电路的剩余部分配置成不可用以节省电能。
本文中描述的各种技术方案可以采用数字电路实施，或者采用计算机硬件、固件、软件及其组合来实施。也可通过计算机程序产品来实施。这些计算机程序嵌入在信息载体中(例如机器可读存储设备或者传播的信号)，其可由数据处理装置执行或者用于控制数据处理装置的运行，所述数据处理装置是例如可编程处理器、计算机、或者多个计算机。计算机程序，如上所述的计算机程序，可以用任何形式的编程语言编写，包括汇编或解释语言，且可以以任何形式使用，包括例如独立程序，或者模块、组件、子程序或适于在计算环境中使用的其它单元。计算机程序可被用于在一个计算机或者多个计算机上运行，所述多个计算机可以位于同一地点或者分布在多个地点并通过通信网络互连。
方法步骤可以由一个或多个可编程处理器执行，该可编程处理器运行计算机程序，对输入数据进行操作并生成输出数据，以执行其功能。方法步骤也可以由专用逻辑电路来执行，装置也可由专用逻辑电路实施，例如FPGA(现场可编程门阵列)或者ASIC(专用集成电路)。
适于执行计算机程序的处理器包括，例如通用和专用微处理器，以及任何种类的数字计算机的任何一个或多个处理器。通常，处理器可从只读存储器或随机存取存储器或两者中接收指令和数据。计算机部件包括用于执行指令的至少一个处理器以及用于存储指令和数据的一个或多个存储设备。通常，计算机也可包括一个或多个用于存储数据的大容量存储设备，或者可操作地连接到一个或多个用于存储数据的大容量存储设备，以从中接收数据或向其发射数据，所述大容量存储设备是例如，磁盘、磁光盘、或者光盘。适于包含计算机程序指令和数据的信息载体包括所有形式的非易失存储器，包括例如EPROM、EEPROM和闪存之类的半导体存储装置、磁盘例如内置硬盘或可移动磁盘、磁光盘、以及CD-ROM和DVD-ROM光盘。处理器和存储器可以由专用逻辑电路来实施，或者结合到专用逻辑电路中。
虽然在此已经描述了所述实施例的某些特征，但本技术领域的人员也可以做出很多修改、替换、更改和等同。因此，可以理解，权利要求用于覆盖落入本发明的实施例的实质范围内的所有这些修改和更改。
Claims (10)
1.一种通信接收器，其特征在于，包括
配置成放大接收信号的可变增益放大器；
配置成控制所述可变增益放大器的可变增益放大器控制器；
耦连到所述可变增益放大器的输出的多个模数转换器电路；
其中当所述通信接收器配置成处理第一通信协议的信号时所述多个模数转换器电路可用，当所述通信接收器配置成处理第二通信协议的信号时仅所述多个模数转换器电路的子集可用。
2.根据权利要求1所述的通信接收器，其特征在于，每个模数转换器电路包括采样量化电路。
3.根据权利要求1所述的通信接收器，其特征在于，当所述通信接收器配置成处理第二通信协议的信号时，所述多个模数转换器电路中仅一个可用，所述多个模数转换器电路中的剩余组关闭。
4.根据权利要求1所述的通信接收器，其特征在于，所述第一通信协议包括IEEE 10GBASE-LRM、IEEE 10GBASE-SR/LR或IEEE 10GBASE-KR或增强的小形状因数可插拔模块SFP+的SFF 8431规范中的至少一个，且其中所述第二通信协议包括光纤信道或所述第一通信协议中在低功率模式中运行的一个。
5.根据权利要求1所述的通信接收器，其特征在于，所述通信接收器进一步包括：
耦连到所述多个模数转换器电路的输出的第一子电路，当所述通信接收器配置成处理第一通信协议的信号时所述第一子电路可用，且当所述通信接收器配置成处理第二通信协议的信号时所述第一子电路关闭；以及
耦连到所述可变增益放大器的输出的第二子电路，当所述通信接收器配置成处理第二通信协议的信号时所述第二子电路可用，且当所述通信接收器配置成处理第一通信协议的信号时所述第二子电路关闭。
6.根据权利要求5所述的通信接收器，其特征在于，所述第一子电路包括：
耦连到模数转换器电路的输出的均衡器电路；
耦连到均衡器电路的输出的限幅器；以及
耦连到模数转换器电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第一通信协议相关的信号的定时恢复。
7.根据权利要求6所述的通信接收器，其特征在于，所述均衡器电路包括前馈均衡器和判决反馈均衡器。
8.根据权利要求5所述的通信接收器，其特征在于，所述第二子电路包括：
耦连到可变增益放大器的输出的限幅器；以及
耦连到模数转换器电路的定时恢复电路，其中所述定时恢复电路配置成执行与所述第二通信协议相关的信号的定时恢复。
9.一种通信接收器，其特征在于，包括：
模拟前端，其包括多个模数转换器电路；
其中当所述通信接收器配置成处理第一通信协议的信号时所述多个模数转换器电路可用，且其中当所述通信接收器配置成处理第二通信协议的信号时仅所述模数转换器电路的子集可用。
10.一种通信方法，其特征在于，包括：
配置通信接收器以在多个模式中的一个模式下运行，所述多个模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成处理第一通信协议的信号，在所述第二模式中，所述接收器配置成处理第二通信协议的信号；
其中当所述接收器配置成处理第一通信协议的信号时所述通信接收器的多个模数转换器电路配置成可用，且
其中当所述接收器配置成处理第二通信协议的信号时仅所述通信接收器的模数转换器电路的子集配置成可用，而所述模数转换器电路的剩余部分为不可用。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36057110P | 2010-07-01 | 2010-07-01 | |
| US61/360,571 | 2010-07-01 | ||
| US12/883,842 | 2010-09-16 | ||
| US12/883,842 US8442159B2 (en) | 2010-07-01 | 2010-09-16 | Multi-protocol communications receiver with shared analog front-end |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102377443A true CN102377443A (zh) | 2012-03-14 |
| CN102377443B CN102377443B (zh) | 2014-11-19 |
Family
ID=44514392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110183385.6A Active CN102377443B (zh) | 2010-07-01 | 2011-07-01 | 通信接收器和通信方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8442159B2 (zh) |
| EP (1) | EP2403300B1 (zh) |
| KR (1) | KR101296299B1 (zh) |
| CN (1) | CN102377443B (zh) |
| HK (1) | HK1167936A1 (zh) |
| TW (1) | TWI504166B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103326979A (zh) * | 2012-03-21 | 2013-09-25 | 华为技术有限公司 | 一种多载波接收装置及方法 |
| CN104734785A (zh) * | 2015-01-26 | 2015-06-24 | 华北水利水电大学 | 一种可见光接收装置和可见光接收方法 |
| CN109845352A (zh) * | 2016-10-10 | 2019-06-04 | 高通股份有限公司 | 用于功率控制和管理的技术 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8442159B2 (en) * | 2010-07-01 | 2013-05-14 | Broadcom Corporation | Multi-protocol communications receiver with shared analog front-end |
| US8879616B2 (en) * | 2011-10-31 | 2014-11-04 | Hewlett-Packard Development Company, L.P. | Receiver with decision feedback equalizer |
| US20150149654A1 (en) * | 2013-11-22 | 2015-05-28 | Broadcom Corporation | Modular Analog Frontend |
| US9325546B1 (en) * | 2014-11-14 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Data rate and PVT adaptation with programmable bias control in a SerDes receiver |
| US10263663B2 (en) * | 2015-12-17 | 2019-04-16 | Intel Corporation | M-ary pulse amplitude modulation digital equalizer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469649B1 (en) * | 2000-03-08 | 2002-10-22 | Massachusetts Institute Of Technology | Narrowband analog to digital converter with suppressed second-order distortion |
| CN1914812A (zh) * | 2004-02-04 | 2007-02-14 | 皇家飞利浦电子股份有限公司 | 用于消除干扰信号的方法和接收器 |
| US20080225182A1 (en) * | 2007-03-14 | 2008-09-18 | Larry Silver | Analog television demodulator with over-modulation protection |
| US20080232480A1 (en) * | 2007-03-22 | 2008-09-25 | Tuttle G Tyson | Receiver architectures for digital radio broadcasts and associated methods |
| CN101459643A (zh) * | 2007-12-12 | 2009-06-17 | 美国博通公司 | 一种用于处理通信信号的方法和处理通信信号的系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070022081A (ko) * | 2004-06-14 | 2007-02-23 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 적응형 디지털 초 광대역 수신기 |
| KR100758854B1 (ko) * | 2005-03-29 | 2007-09-19 | 인티그런트 테크놀로지즈(주) | 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기. |
| US7782929B2 (en) * | 2006-08-28 | 2010-08-24 | Teranetics, Inc. | Multiple transmission protocol transceiver |
| US8055207B2 (en) * | 2006-12-06 | 2011-11-08 | Broadcom Corporation | RF receiver with fast baseband switching |
| US20080261548A1 (en) * | 2007-04-19 | 2008-10-23 | Krone Andrew W | System and method for selecting an intermediate frequency |
| US7755523B2 (en) * | 2007-09-24 | 2010-07-13 | Nanoamp Mobile, Inc. | ADC use with multiple signal modes |
| US8442159B2 (en) | 2010-07-01 | 2013-05-14 | Broadcom Corporation | Multi-protocol communications receiver with shared analog front-end |
-
2010
- 2010-09-16 US US12/883,842 patent/US8442159B2/en active Active
-
2011
- 2011-06-28 EP EP11005272.7A patent/EP2403300B1/en active Active
- 2011-06-30 TW TW100123161A patent/TWI504166B/zh not_active IP Right Cessation
- 2011-07-01 KR KR1020110065695A patent/KR101296299B1/ko not_active IP Right Cessation
- 2011-07-01 CN CN201110183385.6A patent/CN102377443B/zh active Active
-
2012
- 2012-08-31 HK HK12108555.6A patent/HK1167936A1/zh not_active IP Right Cessation
-
2013
- 2013-04-26 US US13/871,831 patent/US8964907B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469649B1 (en) * | 2000-03-08 | 2002-10-22 | Massachusetts Institute Of Technology | Narrowband analog to digital converter with suppressed second-order distortion |
| CN1914812A (zh) * | 2004-02-04 | 2007-02-14 | 皇家飞利浦电子股份有限公司 | 用于消除干扰信号的方法和接收器 |
| US20080225182A1 (en) * | 2007-03-14 | 2008-09-18 | Larry Silver | Analog television demodulator with over-modulation protection |
| US20080232480A1 (en) * | 2007-03-22 | 2008-09-25 | Tuttle G Tyson | Receiver architectures for digital radio broadcasts and associated methods |
| CN101459643A (zh) * | 2007-12-12 | 2009-06-17 | 美国博通公司 | 一种用于处理通信信号的方法和处理通信信号的系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103326979A (zh) * | 2012-03-21 | 2013-09-25 | 华为技术有限公司 | 一种多载波接收装置及方法 |
| CN103326979B (zh) * | 2012-03-21 | 2016-05-25 | 华为技术有限公司 | 一种多载波接收装置及方法 |
| CN104734785A (zh) * | 2015-01-26 | 2015-06-24 | 华北水利水电大学 | 一种可见光接收装置和可见光接收方法 |
| CN109845352A (zh) * | 2016-10-10 | 2019-06-04 | 高通股份有限公司 | 用于功率控制和管理的技术 |
| CN109845352B (zh) * | 2016-10-10 | 2021-09-24 | 高通股份有限公司 | 用于功率控制和管理的技术 |
| US11172444B2 (en) | 2016-10-10 | 2021-11-09 | Qualcomm Incorporated | Techniques for power control and management |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201214987A (en) | 2012-04-01 |
| HK1167936A1 (zh) | 2012-12-14 |
| KR20120002947A (ko) | 2012-01-09 |
| CN102377443B (zh) | 2014-11-19 |
| TWI504166B (zh) | 2015-10-11 |
| US8442159B2 (en) | 2013-05-14 |
| KR101296299B1 (ko) | 2013-08-14 |
| US8964907B2 (en) | 2015-02-24 |
| EP2403300A2 (en) | 2012-01-04 |
| EP2403300A3 (en) | 2015-12-23 |
| US20130243072A1 (en) | 2013-09-19 |
| US20120002713A1 (en) | 2012-01-05 |
| EP2403300B1 (en) | 2016-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102377443B (zh) | 通信接收器和通信方法 | |
| US8743945B2 (en) | Shift register based downsampled floating tap decision feedback equalization | |
| JP5588976B2 (ja) | 周波数応答バス符号化 | |
| JP6109163B2 (ja) | 構成可能な多次元ドライバ及び受信器 | |
| US10355890B2 (en) | Repeatable backchannel link adaptation for high speed serial interfaces | |
| US7539243B1 (en) | Method and system for low-power integrating decision feedback equalizer with fast switched-capacitor feed forward path | |
| US8458546B2 (en) | Oversampled clock and data recovery with extended rate acquisition | |
| US8837570B2 (en) | Receiver with parallel decision feedback equalizers | |
| US20140181845A1 (en) | Single serdes transmitter driver design for both ethernet and peripheral component interconnect express applications | |
| US20060176988A1 (en) | Receiving apparatus and method thereof | |
| CN103873403A (zh) | 用于均衡器适配的装置和方法 | |
| CN103634248A (zh) | 高速并行判决反馈均衡器、均衡方法及信道接口模块 | |
| CN105281870A (zh) | 用于波特率定时恢复的方法和装置 | |
| CN104242852A (zh) | 自动增益控制电路、集成电路、电子装置及自动增益控制方法 | |
| US9319061B1 (en) | Apparatus and methods for active termination of digital-to-analog converters | |
| US8582635B2 (en) | Sparse and reconfigurable floating tap feed forward equalization | |
| US9973356B1 (en) | Slicer and decision feedback equalization circuitry | |
| CN106688200A (zh) | 用于高速通信信道的接收器 | |
| US8644371B2 (en) | Transmitter control in communication systems | |
| CN1652537A (zh) | 局部链路功率消耗的全局管理 | |
| CN103152230B (zh) | 以太网络物理层收发器及其增益选择方法与时脉选择方法 | |
| US20160056979A1 (en) | Duty-cycled equalizations | |
| CN109586964B (zh) | 双向通信的本地端口及端口训练方法 | |
| US7539803B2 (en) | Bi-directional interface for low data rate application | |
| CN102307245B (zh) | 一种音频通道数据接入设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1167936 Country of ref document: HK Ref country code: HK Ref legal event code: DE Ref document number: 1167939 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1167936 Country of ref document: HK |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170317 Address after: Singapore Singapore Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd. Address before: Alton Park Road, Irvine, California, 16215, 92618-7013 Patentee before: Zyray Wireless Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181018 Address after: Singapore Singapore Patentee after: Annwa high tech Limited by Share Ltd Address before: Singapore Singapore Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1167939 Country of ref document: HK |