TWI504166B - 通信接收器和通信方法 - Google Patents

通信接收器和通信方法 Download PDF

Info

Publication number
TWI504166B
TWI504166B TW100123161A TW100123161A TWI504166B TW I504166 B TWI504166 B TW I504166B TW 100123161 A TW100123161 A TW 100123161A TW 100123161 A TW100123161 A TW 100123161A TW I504166 B TWI504166 B TW I504166B
Authority
TW
Taiwan
Prior art keywords
circuit
receiver
communication
analog
signal
Prior art date
Application number
TW100123161A
Other languages
English (en)
Other versions
TW201214987A (en
Inventor
Vivek Telang
Hong Chen
Vasudevan Parthasarathy
Jun Cao
Afshin Momtaz
Ali Ghiasi
Chung-Jue Chen
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201214987A publication Critical patent/TW201214987A/zh
Application granted granted Critical
Publication of TWI504166B publication Critical patent/TWI504166B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Communication Control (AREA)

Description

通信接收器和通信方法
本發明涉及通信領域，更具體地說，涉及一種通信接收器和方法。
已有多種不同的通信標準或協定。通信或聯網接收器(可在收發器或發射器/接收器中提供)可適應一種或多種標準或協定。當開發或增加新的協議時，如果現有的收發器不能處理該新協議時，製造商通常開發新的晶片(或新的收發器)以適應該新的協議。
公開的各個示例性實施例涉及具有共用類比前端的多協議通信接收器。根據示例性實施例，通信接收器可包括配置成放大接收信號的可變增益放大器(VGA)，配置成控制所述VGA的VGA控制器，耦連到VGA的輸出的多個類比數位轉換器(ADC)電路，其中當所述通信接收器配置成處理第一通信協定的信號時所述多個ADC電路可用，且其中當所述通信接收器配置成處理第二通信協定的信號時僅ADC電路的子集(subset)可用。
根據另一示例性實施例，通信接收器可包括類比前端，所述類比前端包括多個類比數位轉換器(ADC)電路，其中當所述通信接收器配置成處理第一通信協定的信號時所述多個ADC電路可用，且其中當所述通信接收器配置成處理第二通信協定的信號時僅ADC電路的子集(subset)可用。
根據另一示例性實施例，提供了一種方法，包括配置通信接 收器以在多個模式中的一個模式中操作，所述多個模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成處理第一通信協定的信號，在所述第二模式中，所述接收器配置成處理第二通信協定的信號；其中當所述接收器配置成處理第一通信協定的信號時所述通信接收器的多個類比數位轉換器(ADC)電路配置成可用，且其中當所述接收器配置成處理第二通信協定的信號時所述通信接收器的類比數位轉換器(ADC)電路的子集配置成可用而所述ADC電路的剩餘部分為不可用。
根據本發明的一個方面，通信接收器包括：配置成放大接收信號的可變增益放大器(VGA)；配置成控制所述VGA的VGA控制器；耦連到所述VGA的輸出的多個類比數位轉換器(ADC)電路；其中當所述通信接收器配置成處理第一通信協定的信號時所述多個ADC電路可用(are operational)，當所述通信接收器配置成處理第二通信協定的信號時僅所述多個ADC電路的子集可用。
優選地，每個ADC電路包括採樣量化(sample and quantize)電路。
優選地，當所述通信接收器配置成處理第二通信協定的信號時，所述多個ADC電路中僅一個可用，所述多個ADC電路中的剩餘組關閉(turn off)。
優選地，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane))或增強的小形狀因數可插拔模組(small form factor pluggable module)SFP+的SFF 8431規範中的至少一個，且其中所述第二通信協定包括光纖通道或所述第一通信協定中在低功率模式中運行的一個。
優選地，所述通信接收器進一步包括： 耦連到所述多個ADC電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉；以及耦連到所述VGA的輸出的第二子電路，當所述通信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
優選地，所述第一子電路包括：耦連到ADC電路的輸出的等化器電路；耦連到等化器電路的輸出的限幅器(slicer)；以及耦連到ADC電路的定時恢復電路(timing recovery)，其中所述定時恢復電路配置成執行與所述第一通信協定相關的信號的定時恢復。
優選地，所述等化器電路包括前饋等化器和判決回饋等化器(FFE/DFE)。
優選地，所述第二子電路包括：耦連到VGA的輸出的限幅器；以及耦連到ADC電路的定時恢復電路(timing recovery)，其中所述定時恢復電路配置成執行與所述第二通信協定相關的信號的定時恢復。
根據一個方面，一種通信接收器，包括：類比前端，其包括多個類比數位轉換器(ADC)電路；其中當所述通信接收器配置成處理第一通信協定的信號時所述多個ADC電路可用，且其中當所述通信接收器配置成處理第二通信協定的信號時僅所述ADC電路的子集可用。
優選地，所述類比前端至少包括可變增益放大器(VGA)。
優選地，當所述通信接收器配置成處理第二通信協定的信號 時，所述多個ADC電路中僅一個可用，所述多個ADC電路中的剩餘組關閉(turn off)。
優選地，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane))或增強的小形狀因數可插拔模組(small form factor pluggable module)SFP+的SFF 8431規範中的至少一個，且其中所述第二通信協定包括光纖通道或低功率模式中的IEEE 10GBASE-SR/LR(單模和多模光纖)。
優選地，所述通信接收器進一步包括：耦連到所述多個ADC電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉；以及耦連到所述類比前端的輸出的第二子電路，當所述通信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
優選地，所述第一子電路包括：耦連到ADC電路的輸出的等化器電路；耦連到等化器電路的輸出的限幅器(slicer)；以及耦連到ADC電路的定時恢復電路(timing recovery)，其中所述定時恢復電路配置成執行與所述第一通信協定相關的信號的定時恢復。
優選地，所述第二子電路包括：耦連到VGA的輸出的限幅器；以及耦連到ADC電路的定時恢復電路(timing recovery)，其中所述定時恢復電路配置成執行與所述第二通信協定相關的信號的定時恢復。
根據一個方面，提供了一種方法，包括：配置通信接收器以在多個模式中的一個模式下運行，所述多個模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成處理第一通信協定的信號，在所述第二模式中，所述接收器配置成處理第二通信協定的信號；其中當所述接收器配置成處理第一通信協定的信號時所述通信接收器的多個類比數位轉換器(ADC)電路配置成可用，且其中當所述接收器配置成處理第二通信協定的信號時僅所述通信接收器的類比數位轉換器(ADC)電路的子集配置成可用，而所述ADC電路的剩餘部分為不可用。
優選地，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane)中的至少一個，且其中所述第二通信協定包括光纖通道。
優選地，當所述接收器配置成第一模式時，所述多個ADC電路配置成採樣和量化全部比特，且其中當所述接收器配置成第二模式時，所述ADC電路的子集配置成僅採樣和量化所述比特的子集以用於增益控制。
優選地，當所述通信接收器配置成處理第二通信協定的信號時，所述通信接收器的多個類比數位轉換器(ADC)電路中僅一個配置成可用，而所述多個ADC電路的剩餘部分配置成不可用以節省電能。
102‧‧‧發射器(TX)
104‧‧‧通道
110‧‧‧通信接收器
112‧‧‧可變增益放大器(VGA)
113A‧‧‧線路
113B‧‧‧線路
114‧‧‧VGA控制器
115‧‧‧線路
116‧‧‧類比數位轉換器(ADC)
117A‧‧‧線路
117B‧‧‧線路
118‧‧‧等化器
120‧‧‧限幅器
122‧‧‧EDC定時恢復(EDC TR)
123‧‧‧線路
124‧‧‧APF
125‧‧‧線路
126‧‧‧限幅器
127‧‧‧線路
128‧‧‧光纖通道定時恢復電路(FC TR)
130‧‧‧EDC路徑
132‧‧‧光纖通道(FC)路徑
134‧‧‧處理器
135‧‧‧記憶體
212‧‧‧線路
220‧‧‧接收器
圖1是根據示例性實施例的通信接收器的框圖；圖2是示出根據示例性實施例的ADC的框圖；圖3是根據示例性實施例的接收器的操作流程圖。
圖1是根據示例性實施例的通信接收器110的框圖。可經通 道104由發射器(TX)102發射資料，並由通信接收器110接收。通信接收器110可以是通信收發器(發射器/接收器)的一部分，所述通信收發器可包括用於發射信號的發射器(與TX 102相似，但未示出)，以及用於接收和處理信號的接收器110。
可在通道104的各側提供網路節點或設備，各個節點包括例如通信(或網路)收發器、用於提供全面控制和執行指令的處理器、用於存儲資料和指令的記憶體，以及其他電路。所述通道104可以是任何通信通道，例如有線通道(例如，經銅纜、光纜、同軸電纜或其他連接提供的通道)、無線通道等。圖1中示出的接收器220示出了接收器架構的示例性實施例。也可使用其他的接收器架構。
根據示例性實施例，通信接收器110可看做多協議接收器，因為其可適應或處理多個通信協定的信號。根據示例性實施例，路徑130(可稱作EDC路徑130或電分散控制路徑(electronic dispersion control path))可包括可用於處理一個或多個IEEE協定的模組或電路組。所述IEEE協議包括例如IEEE 10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板)。全部的這些IEEE協定包括某些共同的信號特徵，其允許所述模組或電路的相同組(路徑130)處理一個或多個IEEE協議。另外，在示例性實施例中，EDC路徑130也可支援其他規範或協定，如增強的小形狀因數可插拔模組(small form factor pluggable module)SFP+的SFF 8431規範，其有時被稱為SFP+。
類似地，光纖通道(FC)路徑132可包括可用於處理光纖通道(FC)信號的模組或電路組。在另一示例性實施例中，除了支援光纖通道(FC)外，FC路徑132也可支援在可選低功率模式中的IEEE 10GBASE-SR/LR(單模和多模光纖)，例如，其中僅某些ADC電路開啟，而某些ADC電路(ADC116中的)關閉，下面將對其做詳細介紹。對EDC路徑130和FC路徑132，一個或多個模組或電路 可以是公用(be common to)，下面將對其做詳細介紹。
信號可由發射器(TX)102經通道104發射並由接收器110接收。可變增益放大器(VGA)112可接收和放大接收信號(或增加接收信號的波幅(amplitude))。在示例性實施例中，VGA 112可放大接收到的類比信號以經線路113A，113B提供輸出類比信號，其具有大致恒定的波幅(或位於特定波幅範圍內的波幅)。VGA 112可由VGA控制器114控制，使得VGA 112輸出特定波幅範圍內的信號。類比數位轉換器(ADC)116可將接收到的類比信號轉換成數位信號(從VGA 112輸出)，例如通過採樣和量化接收的類比信號。
ADC 116的數位輸出可輸入到VGA控制器114。基於經線路117A從ADC 116接收的數位波幅信號(digital amplitude signal)，所述VGA控制器可經線路115輸出控制信號到VGA 112以調節VGA 112輸出信號的波幅使得VGA輸出信號落入一定的波幅範圍。例如，如果經線路117A接收到的數位波幅信號高於第一閾值，那麼VGA控制器可經線路115輸出信號到VGA 112以使得VGA 112降低其輸出信號的波幅。同樣地，如果經線路117A接收的數位信號低於第二閾值，那麼VGA控制器114可經線路115輸出信號以使得VGA 112增加其輸出信號的波幅。
ADC 116輸出的數位信號經線路117B輸入到等化器118。等化器118可包括例如前饋等化器(FFE)和判決回饋等化器(DFE)，如圖1中所示的FFE/DFE。等化器118可提供數位信號或脈衝成形(pulse shaping)，例如使得接收信號的脈衝更接近方波。等化器118的信號輸出被輸入到限幅器120(或0/1判決塊(block))，在此限幅器120採樣信號(對每個比特位置)並確定對於每個比特接收信號是否是0(例如，具有高於第一閾值的波幅)或對於每個比特，接收到的信號是否是1(例如，具有低於第二閾值的波幅)。這樣，限幅器120可輸出0和1串給處理器134進行處理。處理器134可以是執行存儲在記憶體中的軟體指令以處理接收的數位信號的 硬體處理器、微處理器，或硬體和/或軟體組合。
根據示例性實施例，EDC定時恢復(EDC TR)122可接收等化器118的輸出作為輸入，並可確定接收信號的波峰和/或波谷。例如，EDC TR 122可檢測波谷(或低波幅點)，且接著確定波峰(或高波幅點)，接著經線路123提供信號，該信號用於指示ADC 116在哪里採樣接收信號，例如更好或更精確地在波峰或最佳點採樣接收到的類比信號以提供最精確的限幅器120的0/1檢測。這樣，例如EDC TR 122可經線路123提供控制信號以調節ADC116採樣所接收的類比信號的位置以改進接收器(和限幅器)操作。
在示例性實施例中，EDC TR 122可配置成特別為IEEE協定組執行定時恢復(或為ADC 116提供採樣控制)，所述IEEE協定組可使用相同或相似的資料格式或資料/信令約束(constraint)。例如，由EDC路徑130處理的IEEE協定(和可能的其他規範或協定)，至少在某些情況下，需要提供特定的0和1的加擾(scrambling)格式或資料格式。這樣，根據示例性實施例，EDC TR 122可特別配置為基於這些IEEE協定的特定信號或資料格式和/或規則執行定時恢復(或採樣控制)。EDC路徑130可支援其他協定或規範。
接收器110還可以包括光纖通道(FC)路徑132，用於處理可以使用FC路徑的低功率模式處理的光纖通道信號和/或其他協定或規範的信號，例如該低功率模式可以是一個或多個ADC(如圖2)關閉或斷電的模式。
對於FC路徑132，VGA的112輸出的放大的信號經線路113A輸入到ADC 116，並經線路113B輸入到類比峰化濾波器(analog peaking filter,APF)124。在一個示例性實施例中，ADC 116可採樣和量化從VGA 112接收的類比信號的每一比特。量化或數位化比特或信號可經線路117A輸入到VGA控制器114，在此VGA控制器114可經線路115輸出控制信號以控制VGA 112，如上對EDC路徑130的描述。在另一示例性實施例中，僅一部分ADC 116可 用(例如，在FC模式或當FC路徑132的模組處理FC信號時)，以便只採樣所述接收信號的某些比特(或僅子集)來進行VGA控制，這可以節能。結合圖2，將對第二實施例進行更加詳細地描述。
再次參照FC路徑132，APF 124可以是用於均衡接收的類比信號的類比等化器。該接收的光纖通道信號比IEEE/EDC信號更好(例如，較少失真)。因此DFE/FFE等化器特別適用於EDC路徑130，但對於FC路徑132來說是不必要的。APF 124經線路125和127分別輸出均衡後的類比信號給限幅器126和光纖通道定時恢復電路(FC TR)128。限幅器126(或0/1判決塊)可經線路125採樣(針對每比特位置)均衡後的類比信號，並針對每比特確定所述接收信號是0(例如，具有高於第一閾值的波幅)還是1(例如，具有低於第二閾值的波幅)。這樣，限幅器126可基於接收的類比信號採樣全部比特，並輸出0和1串到處理器134進行處理。
光纖通道定時恢復電路(FC TR 128)可檢測接收信號中的波峰(或高電壓點)和/或波谷(或低電壓點)，或可檢測0和1，還可經線路129輸入控制信號以指示限幅器126在哪里限幅或採樣接收類比信號(例如，調節限幅器以在信號的波峰為每個比特更好地採樣)。在示例性實施例中，FC TR 128可以是定時恢復電路，其配置成為光纖通道信號執行定時恢復。例如，用於光纖通道的信號或資料格式、加擾格式或其他協定規則可與一個或多個IEEE協議不同，且因此可能(在某些情況下)需要不同的定時恢復電路。
如圖1所示，接收器110可包括EDC/IEEE路徑130和FC路徑132的共用(shared)電路。該共用電路可看做如共用(或公共)類比前端，其包括VGA 112，ADC116和VGA控制器114。因此例如EDC路徑130可包括共用類比前端(例如VGA 112，VGA控制器114和ADC 116)，以及第一子電路。所述第一子電路包括等化器(FFE/DFE)118、限幅器120和EDC TR 122。同樣地，FC路徑132可包括共用類比前端(例如模組114、112和116)，以及第二子 電路。該第二子電路包括APF 124、限幅器126和FC TR 128。
在示例性實施例中，例如接收器110可配置成在兩個模式中的一個中運行。例如，接收器110可配置成在EDC/IEEE模式中運行，在該模式下EDC路徑130可接收和處理IEEE協議(如上述一個或多個IEEE協定)的信號。或接收器110可配置成在FC模式中運行，在該模式下FC路徑132的模組或電路可接收和處理光纖通道信號。
在示例性實施例中，所述接收器110可配置成EDC/IEEE模式，在此將電能提供給EDC/IEEE路徑130的模組/電路(包括VGA 112、VGA控制器114、ADC 116、等化器118、限幅器120和EDC TR 122)，且電能不提供給FC路徑132的非共用模組(APF 124、限幅器126和FC TR 128)，以節省能量。這樣，在示例性實施例中，在IEEE/EDC模式中，模組124、126和128不可用，即處於非工作(或關閉)狀態，以節省能量。
同樣地，接收器110可配置成FC模式，在該模式下將電能提供給FC路徑132(包括模組VGA 112、VGA控制器114、ADC 116、APF 124、限幅器126和FC TR 128)，這樣這些模組可用，同時不將電能提供給IEEE/EDC路徑130的非共用模組(等化器118、限幅器120和EDC TR 122)，以節能。這樣在該示例性實施例中，在FC模式，模組118、120和122不可用，即處於非工作(或關閉)狀態，以省節能量。
如上所述，例如接收器110可配置成在兩個模式中的一個模式下運行。例如，接收器110可配置成在EDC/IEEE模式中運行，在該模式下EDC路徑130可接收和處理IEEE協議(如上述一個或多個IEEE協定)的信號。或接收器110可配置成在FC模式中運行，在該模式下FC路徑132的模組或電路可接收和處理光纖通道信號(以及可在FC路徑132的低功率模式中處理的其他規範或協定的可能信號)。例如，可通過以第一代碼配置記憶體135中的寄 存器或記憶體位置來選擇IEEE/EDC模式，以第二代碼配置記憶體135中的寄存器或記憶體位置來選擇FC模式。例如，處理器134可讀取寄存器或記憶體134中的代碼，並使得電能提供給所選擇的路徑(EDC路徑130或FC路徑132)，並不將電能提供給非選擇路徑的非共用模組。例如，用戶可寫入代碼到記憶體135的寄存器或記憶體位置，或處理器134可寫入代碼到記憶體135的寄存器或記憶體位置(例如，基於處理器134執行的軟體或固件)，使得接收器110配置成在EDC/IEEE模式或FC模式中運行。這些僅是示例，其他的技術也可用於為接收器110從多個操作模式中選擇一個。
圖2是示出根據示例性實施例的ADC 116的框圖。ADC 116可包括多個類比數位轉換器116A、116B、116C和116D。雖然示出了4個ADC，但是實際上可使用任何數量的ADC。ADC 116A、116B、116C和116D可以交替的(interleaved)，也可以並聯連接。其中每個ADC可經線路210接收類比信號。在一個示例性實施例中，每個單個的ADC 116A、116B、116C和116D分別包括採樣和量化電路(採樣器和量化器電路)以採樣和量化接收信號並經線路212輸出量化信號。
然而，在一個示例性實施例中，由於ADC 116A-116D的交替或並聯排布，圖2中的每個ADC 116A-116D可以小於接收的類比信號的資料速率的資料速率操作。例如，資料信號可在每個單個ADC 116A、116B、116C和116D的操作速率(或資料速率)的倍數運行，在此，該倍數等於ADC 116A、116B、116C和116D的數量。例如，因此在該示例中有四個ADC(ADC 116A-116D)，每個ADC 116A、116B、116C和116D以接收類比資料信號的速率的1/4運行。在此，每個ADC 116可採樣和量化僅第1/4的接收比特。這樣，在示例性實施例中，接收信號可提供10Gbps的資料率，每一單個的ADC(116A、116B、116C和116D)可以2.5Gsps的採樣速 率運行。這樣，在示例性實施例中，圖2中4個ADC中的每個(116A-116D)可採樣和量化每第4個比特，例如在2.5Gsps的資料速率採樣，這樣這組ADC 116A-116D可以4*2.5Gsps=10Gsps的資料速率共同採樣和量化，這匹配(或，可大於或等於)接收信號的資料速率(例如10Gsps)。這僅是一個示例性實施例，可使用其他資料速率或數量的ADC。
在IEEE/EDC模式中，多個(例如全部)ADC電路116A、116B、116C和116D可用以採樣和量化接收信號的每個比特。這允許IEEE/EDC路徑的電路：1)VGA控制器114接收所接收的類比信號的每個比特的量化波幅值並經線路115輸出信號以控制VGA(例如，以調節VGA 112輸出的信號的波幅)，2)使得等化器(FFE/DFE)118基於由ADC 116採樣和量化的接收信號的每個(each and every)比特執行數位均衡化。這允許EDC TR 122合適地操作和調節ADC 116的資料採樣點。這樣，在IEEE/EDC模式中，可將電能提供給多個ADC(例如116A、116B、116C和116D)的每個(或全部)，這樣每個(或全部)的ADC可用於採樣和量化每個或全部接收資料比特。
在FC模式中，類比資料信號從VGA 112輸出，由APF 124均衡，接著輸入到限幅器126，在限幅器採樣信號。這樣，對於FC模式，類比信號的資料採樣在限幅器126發生。在FC模式中，ADC 116僅用於經線路117A提供足夠的資料給VGA控制器114以允許VGA控制器114控制或調解VGA 112的輸出波幅(應注意，模組118、120和122在FC模式中是不可用的)。因此，根據示例性實施例，為了提供足夠的資料以允許VGA控制器114進行合適的操作，不需要採樣和量化接收的類比信號中的全部的資料比特。而是，ADC116僅需要採樣和量化資料比特的子集以允許VGA控制器114對VGA 112進行足夠的控制。因此，例如ADC 116可每隔一個比特(或僅一半比特)採樣和量化接收類比信號，或者 ADC 116可採樣和量化每個第四比特(這些都僅是示例)，ADC 116可以足夠速率向VGA控制器114提供量化資料已允許VGA控制器114合適地操作以調節VGA 112的波幅。
例如，VGA控制器114可尋找通道相當於閾值(或多個閾值)的峰值，接著基於該信號是低於還是高於該閾值輸出控制信號給VGA 112。在示例性實施例中，VGA控制器114僅接收所接收的類比信號的比特的一部分(子集)的量化資料足以，例如接收每個第四比特的量化信號。這樣，在該例子中，由於僅一部分(或子集)比特可以(或需要)由ADC 116採樣和量化，因此僅ADC 116A、116B、116C和116D的一部分或子集需要工作(或可用)。
這樣，例如在FC模式中，如果一半的比特將由ADC 116採樣和量化，例如，每隔一個比特採樣並量化，那麼四個ADC中僅需兩個工作。例如，可將電能提供給ADC 116A和116C(這樣，這兩個ADC可用於採樣和量化一半的資料比特或從4個資料比特中採樣和量化2個資料比特)，同時沒有電能提供給ADC 116B和116D(這樣，這兩個ADC不可用)，進而在FC模式中節能。
在另一示例性實施例中，每四個資料比特中有一個(或1/4)資料比特將由ADC 116採樣和量化。因此，在該例子中，僅一個ADC需要可用，而其他三個ADC不可用。這樣，在FC模式中，例如可將電能僅提供給ADC 116A，這樣ADC 116A可用於採樣和量化接收的類比資料信號的每個第四比特，且沒有電能提供給ADC 116B、116C和116D，這樣這三個ADC不可用，以便在FC模式中節能。
因此，根據示例性實施例，全部四個ADC 116可用於IEEE/EDC模式以允許採樣全部的資料比特。然而在FC模式中，僅ADC 116的子集用於採樣和量化類比信號的比特子集，以用於VGA控制。
在示例性實施例中，除了支援光纖通道(FC)外，FC路徑132 還可支援一個或多個其他協議。例如，在一個實施例中，FC路徑132可以可選“低功率”模式支援10GBASE-SR/LR(單模和多模光纖)。FC路徑132支援該10GBASE-SR/LR的低功率模式的原理與對FC的描述一致。即，如果已知10GBASE-SR/LR通道是好的，那麼可使用FC路徑132的較簡、更低功率的模式(例如，並非所有的ADC電路可用或供電，而是僅有ADC電路的子集可用或供電或開啟以節能)，以支援10GBASE-SR/LR。
根據示例性實施例，通信接收器(例如110)可包括配置成放大接收信號的可變增益放大器(VGA)(例如112)、配置成控制VGA的VGA控制器，耦連到VGA的輸出的多個類比數位轉換器(ADC)電路(如116A-116D)。其中當所述通信接收器配置成處理第一通信協定(例如IEEE/EDC模式)的信號時，所述多個ADC電路可用(are operational)，而當所述通信接收器配置成處理第二通信協定(例如FC模式)的信號時，僅所述多個ADC電路的子集(如116A和/或116A和116C)可用。
在示例性實施例中，每個ADC電路可包括採樣和量化電路。在示例性實施例中，當所述通信接收器配置成處理第二通信協定的信號時，僅一個ADC電路(如116A)可用，且所述多個ADC電路的剩餘組(如116B、116C和116D)關閉。
在示例性實施例中，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane))中的至少一個，且其中所述第二通信協定包括光纖通道。
在示例性實施例中，所述通信接收器進一步包括：耦連到所述多個ADC電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉； 以及耦連到所述VGA的輸出的第二子電路，當所述通信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
在示例性實施例中，所述第一子電路可包括：耦連到ADC電路的輸出的等化器電路、耦連到等化器電路的輸出的限幅器、以及耦連到ADC電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第一通信協定相關的信號的定時恢復。
在示例性實施例中，所述等化器電路包括前饋等化器和判決回饋等化器(FFE/DFE)。
在示例性實施例中，所述第二子電路包括：耦連到VGA的輸出的限幅器；以及耦連到ADC電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第二通信協定相關的信號的定時恢復。
在示例性實施例中，一種通信接收器可包括：類比前端，所述類比前端包括多個類比數位轉換器(ADC)電路。其中當所述通信接收器配置成處理第一通信協定的信號時所述多個ADC電路可用，且其中當所述通信接收器配置成處理第二通信協定的信號時僅所述ADC電路的子集可用。
在示例性實施例中，所述類比前端至少包括可變增益放大器(VGA)。在示例性實施例中，當所述通信接收器配置成處理第二通信協定的信號時，所述多個ADC電路中僅一個可用，所述多個ADC電路中的剩餘組關閉。
在示例性實施例中，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane))中的至少一個，且其中所述第二通信協定包括光纖通道。
所述通信接收器可進一步包括：耦連到所述多個ADC電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉；以及耦連到所述類比前端的輸出的第二子電路，當所述通信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
在示例性實施例中，所述第一子電路包括：耦連到ADC電路的輸出的等化器電路；耦連到等化器電路的輸出的限幅器；以及耦連到ADC電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第一通信協定相關的信號的定時恢復。所述第二子電路可包括：耦連到VGA的輸出的限幅器；以及耦連到ADC電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第二通信協定相關的信號的定時恢復。
圖3是示出了根據示例性實施例的通信接收器的操作的流程圖。操作310可包括配置通信接收器以在多個模式中的一個模式下運行。所述多個模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成處理第一通信協定的信號，在所述第二模式中，所述接收器配置成處理第二通信協定的信號。在操作320，當所述接收器配置成處理第一通信協定的信號時所述通信接收器的多個類比數位轉換器(ADC)電路配置成可用(are configured to be operative)。在操作330，當所述接收器配置成處理第二通信協定的信號時所述通信接收器的類比數位轉換器(ADC)電路的子集配置成可用，而所述ADC電路的剩餘部分為不可用。
在示例性實施例中，所述第一通信協議包括IEEE(電氣和電子工程師協會)10GBASE-LRM(傳統多模光纖)、IEEE 10GBASE-SR/LR(單模和多模光纖)或IEEE 10GBASE-KR(銅背板(copper backplane))中的至少一個，且其中所述第二通信協定包括 光纖通道。
在示例性實施例中，當所述接收器配置成第一模式時，所述多個ADC電路配置成採樣和量化全部比特，且其中當所述接收器配置成第二模式時，所述ADC電路的子集配置成僅採樣和量化所述比特的子集以用於增益控制。
在示例性實施例中，當所述通信接收器配置成處理第二通信協定的信號時，所述通信接收器的多個類比數位轉換器(ADC)電路中僅一個配置成可用，而所述多個ADC電路的剩餘部分配置成不可用以節省電能。
本文中描述的各種技術方案可以採用數位電路實施，或者採用電腦硬體、固件、軟體及其組合來實施。也可通過電腦程式產品來實施。這些電腦程式嵌入在資訊載體中(例如機器可讀存儲設備或者傳播的信號)，其可由資料處理裝置執行或者用於控制資料處理裝置的運行，所述資料處理裝置是例如可編程處理器、電腦、或者多個電腦。電腦程式，如上所述的電腦程式，可以用任何形式的編程語言編寫，包括彙編或解釋語言，且可以以任何形式使用，包括例如獨立程式，或者模組、元件、副程式或適於在計算環境中使用的其他單元。電腦程式可被用於在一個電腦或者多個電腦上運行，所述多個電腦可以位於同一地點或者分佈在多個地點並通過通信網路互連。
方法步驟可以由一個或多個可編程處理器執行，該可編程處理器運行電腦程式，對輸入資料進行操作並生成輸出資料，以執行其功能。方法步驟也可以由專用邏輯電路來執行，裝置也可由專用邏輯電路實施，例如FPGA(現場可編程閘陣列)或者ASIC(專用積體電路)。
適於執行電腦程式的處理器包括，例如通用和專用微處理器，以及任何種類的數位電腦的任何一個或多個處理器。通常，處理器可從唯讀記憶體或隨機存取記憶體或兩者中接收指令和資 料。電腦部件包括用於執行指令的至少一個處理器以及用於存儲指令和資料的一個或多個存儲設備。通常，電腦也可包括一個或多個用於存儲資料的大容量存儲設備，或者可操作地連接到一個或多個用於存儲資料的大容量存儲設備，以從中接收資料或向其發射資料，所述大容量存儲設備是例如，磁片、磁光碟、或者光碟。適於包含電腦程式指令和資料的資訊載體包括所有形式的非易失記憶體，包括例如EPROM、EEPROM和快閃記憶體之類的半導體存儲裝置、磁片例如內置硬碟或可移動磁片、磁光碟、以及CD-ROM和DVD-ROM光碟。處理器和記憶體可以由專用邏輯電路來實施，或者結合到專用邏輯電路中。
雖然在此已經描述了所述實施例的某些特徵，但本技術領域的人員也可以做出很多修改、替換、更改和等同。因此，可以理解，權利要求用於覆蓋落入本發明的實施例的實質範圍內的所有這些修改和更改。
102‧‧‧發射器(TX)
104‧‧‧通道
110‧‧‧通信接收器
112‧‧‧可變增益放大器(VGA)
113A‧‧‧線路
113B‧‧‧線路
114‧‧‧VGA控制器
115‧‧‧線路
116‧‧‧類比數位轉換器(ADC)
117A‧‧‧線路
117B‧‧‧線路
118‧‧‧等化器
120‧‧‧限幅器
122‧‧‧EDC定時恢復(EDC TR)
123‧‧‧線路
124‧‧‧APF
125‧‧‧線路
126‧‧‧限幅器
127‧‧‧線路
128‧‧‧光纖通道定時恢復電路(FC TR)
130‧‧‧EDC路徑
132‧‧‧光纖通道(FC)路徑
134‧‧‧處理器
135‧‧‧記憶體

Claims (9)

  1. 一種通信接收器，其特徵在於，包括：配置成放大接收信號的可變增益放大器；配置成控制所述可變增益放大器的可變增益放大器控制器；耦連到所述可變增益放大器的輸出的多個類比數位轉換器電路，其中當所述通信接收器配置成處理第一通信協定的信號時所述多個類比數位轉換器電路可用，當所述通信接收器配置成處理第二通信協定的信號時僅所述多個類比數位轉換器電路的子集可用；耦連到所述多個類比數位轉換器電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉；以及耦連到所述可變增益放大器的輸出的第二子電路，當所述通信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
  2. 如申請專利範圍第1項所述的通信接收器，其中，每個類比數位轉換器電路包括採樣量化電路。
  3. 如申請專利範圍第1項所述的通信接收器，其中，當所述通信接收器配置成處理第二通信協定的信號時，所述多個類比數位轉換器電路中僅一個可用，所述多個類比數位轉換器電路中的剩餘組關閉。
  4. 如申請專利範圍第1項所述的通信接收器，其中，所述第一通信協議包括IEEE 10GBASE-LRM、IEEE 10GBASE-SR/LR或IEEE 10GBASE-KR或增強的小形狀因數可插拔模組SFP+的SFF 8431規範中的至少一個，且其 中所述第二通信協定包括光纖通道或所述第一通信協定中在低功率模式中運行的一個。
  5. 如申請專利範圍第1項所述的通信接收器，其中，所述第一子電路包括：耦連到類比數位轉換器電路的輸出的等化器電路；耦連到等化器電路的輸出的限幅器；以及耦連到類比數位轉換器電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第一通信協定相關的信號的定時恢復。
  6. 如申請專利範圍第5項所述的通信接收器，其中，所述等化器電路包括前饋等化器和判決回饋等化器。
  7. 如申請專利範圍第1項所述的通信接收器，其中，所述第二子電路包括：耦連到可變增益放大器的輸出的限幅器；以及耦連到類比數位轉換器電路的定時恢復電路，其中所述定時恢復電路配置成執行與所述第二通信協定相關的信號的定時恢復。
  8. 一種通信接收器，其特徵在於，包括：類比前端，其包括多個類比數位轉換器電路，其中當所述通信接收器配置成處理第一通信協定的信號時所述多個類比數位轉換器電路可用，且其中當所述通信接收器配置成處理第二通信協定的信號時僅所述類比數位轉換器電路的子集可用；耦連到所述多個類比數位轉換器電路的輸出的第一子電路，當所述通信接收器配置成處理第一通信協定的信號時所述第一子電路可用，且當所述通信接收器配置成處理第二通信協定的信號時所述第一子電路關閉；以及耦連到所述類比前端的輸出的第二子電路，當所述通 信接收器配置成處理第二通信協定的信號時所述第二子電路可用，且當所述通信接收器配置成處理第一通信協定的信號時所述第二子電路關閉。
  9. 一種通信方法，其特徵在於，包括：配置通信接收器以在多個模式中的一個模式下運行，所述多個模式包括第一模式和第二模式，在所述第一模式中所述接收器配置成處理第一通信協定的信號，在所述第二模式中，所述接收器配置成處理第二通信協定的信號；其中當所述接收器配置成處理第一通信協定的信號時所述通信接收器的多個類比數位轉換器電路配置成可用，其中當所述接收器配置成處理第二通信協定的信號時僅所述通信接收器的類比數位轉換器電路的子集配置成可用，而所述類比數位轉換器電路的剩餘部分為不可用，且其中當所述接收器配置成第一模式時，所述多個類比數位轉換器電路配置成採樣和量化全部比特，且其中當所述接收器配置成第二模式時，所述類比數位轉換器電路的子集配置成僅採樣和量化所述比特的子集以用於增益控制。
TW100123161A 2010-07-01 2011-06-30 通信接收器和通信方法 TWI504166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36057110P 2010-07-01 2010-07-01
US12/883,842 US8442159B2 (en) 2010-07-01 2010-09-16 Multi-protocol communications receiver with shared analog front-end

Publications (2)

Publication Number Publication Date
TW201214987A TW201214987A (en) 2012-04-01
TWI504166B true TWI504166B (zh) 2015-10-11

Family

ID=44514392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123161A TWI504166B (zh) 2010-07-01 2011-06-30 通信接收器和通信方法

Country Status (6)

Country Link
US (2) US8442159B2 (zh)
EP (1) EP2403300B1 (zh)
KR (1) KR101296299B1 (zh)
CN (1) CN102377443B (zh)
HK (1) HK1167936A1 (zh)
TW (1) TWI504166B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8442159B2 (en) * 2010-07-01 2013-05-14 Broadcom Corporation Multi-protocol communications receiver with shared analog front-end
US8879616B2 (en) * 2011-10-31 2014-11-04 Hewlett-Packard Development Company, L.P. Receiver with decision feedback equalizer
CN103326979B (zh) * 2012-03-21 2016-05-25 华为技术有限公司 一种多载波接收装置及方法
US20150149654A1 (en) * 2013-11-22 2015-05-28 Broadcom Corporation Modular Analog Frontend
US9325546B1 (en) * 2014-11-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Data rate and PVT adaptation with programmable bias control in a SerDes receiver
CN104734785B (zh) * 2015-01-26 2018-04-10 华北水利水电大学 一种可见光接收装置和可见光接收方法
US10263663B2 (en) * 2015-12-17 2019-04-16 Intel Corporation M-ary pulse amplitude modulation digital equalizer
US11172444B2 (en) * 2016-10-10 2021-11-09 Qualcomm Incorporated Techniques for power control and management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708361A2 (en) * 2005-03-29 2006-10-04 Integrant Technologies Inc. Low noise amplifier and differential amplifier with variable gain mode
US20080232480A1 (en) * 2007-03-22 2008-09-25 Tuttle G Tyson Receiver architectures for digital radio broadcasts and associated methods
US20080261548A1 (en) * 2007-04-19 2008-10-23 Krone Andrew W System and method for selecting an intermediate frequency

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469649B1 (en) * 2000-03-08 2002-10-22 Massachusetts Institute Of Technology Narrowband analog to digital converter with suppressed second-order distortion
GB0402407D0 (en) * 2004-02-04 2004-03-10 Koninkl Philips Electronics Nv A method of, and receiver for, cancelling interfering signals
KR20070022081A (ko) * 2004-06-14 2007-02-23 코닌클리케 필립스 일렉트로닉스 엔.브이. 적응형 디지털 초 광대역 수신기
US7782929B2 (en) * 2006-08-28 2010-08-24 Teranetics, Inc. Multiple transmission protocol transceiver
US8055207B2 (en) * 2006-12-06 2011-11-08 Broadcom Corporation RF receiver with fast baseband switching
US8330873B2 (en) * 2007-03-14 2012-12-11 Larry Silver Signal demodulator with overmodulation protection
US7755523B2 (en) * 2007-09-24 2010-07-13 Nanoamp Mobile, Inc. ADC use with multiple signal modes
US20090154575A1 (en) * 2007-12-12 2009-06-18 Ahmadreza Rofougaran Method and system for adc calibration in ofdm systems
US8442159B2 (en) * 2010-07-01 2013-05-14 Broadcom Corporation Multi-protocol communications receiver with shared analog front-end

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708361A2 (en) * 2005-03-29 2006-10-04 Integrant Technologies Inc. Low noise amplifier and differential amplifier with variable gain mode
US20080232480A1 (en) * 2007-03-22 2008-09-25 Tuttle G Tyson Receiver architectures for digital radio broadcasts and associated methods
US20080261548A1 (en) * 2007-04-19 2008-10-23 Krone Andrew W System and method for selecting an intermediate frequency

Also Published As

Publication number Publication date
US8442159B2 (en) 2013-05-14
EP2403300A2 (en) 2012-01-04
CN102377443B (zh) 2014-11-19
EP2403300B1 (en) 2016-11-02
KR101296299B1 (ko) 2013-08-14
KR20120002947A (ko) 2012-01-09
EP2403300A3 (en) 2015-12-23
US20130243072A1 (en) 2013-09-19
TW201214987A (en) 2012-04-01
US8964907B2 (en) 2015-02-24
HK1167936A1 (zh) 2012-12-14
US20120002713A1 (en) 2012-01-05
CN102377443A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
TWI504166B (zh) 通信接收器和通信方法
KR101649200B1 (ko) 고속 시리얼 상호접속에 있어서 송신 유한 임펄스 응답 및 수신 선형 등화기 혹은 수신 결정 피드백 등화기 구조의 등화 노력 밸런싱
US8837570B2 (en) Receiver with parallel decision feedback equalizers
US7822111B2 (en) Receiving apparatus and method thereof
US9491009B1 (en) Full bridge decision feedback equalizer
US20110296215A1 (en) Methods and Apparatus for Low Power Out-of-Band Communications
US20160134443A1 (en) Repeatable Backchannel Link Adaptation for High Speed Serial Interfaces
US10229081B2 (en) System level crosstalk mitigation
TW200917746A (en) Method and apparatus for baseline wander compensation in ethernet application
Chen et al. ADC-based serial I/O receivers
CN106688200B (zh) 用于高速通信信道的接收器
US9444657B2 (en) Dynamically calibrating the offset of a receiver with a decision feedback equalizer (DFE) while performing data transport operations
US10848353B1 (en) Multi-tap decision feedback equalizer (DFE) architecture with split-path summer circuits
US10103743B1 (en) Analog-to-digital converter and control method thereof
US9071262B1 (en) Calibration of high-speed interleaved arrays
CN103152230B (zh) 以太网络物理层收发器及其增益选择方法与时脉选择方法
US10721105B2 (en) Joint adaptation of high and low frequency gains of a linear equalizer
US8405427B2 (en) Multilevel slicer
US11894847B1 (en) Duty cycle distortion (DCD) sampling in a low-swing transmitter
US11848681B2 (en) Adaptive control of meta-stability error bias in asynchronous successive approximation register ADC
US11742869B2 (en) Analog-to-digital converter to identify properties of transmitted signals
KR20220167190A (ko) 래치 회로, 및 이를 포함하는 등화기
KR20240124161A (ko) 아날로그-디지털 컨버터의 부정합들을 교정하기 위한 장치 및 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees