CN102376840B - 发光二极管及发光二极管的制造方法 - Google Patents

发光二极管及发光二极管的制造方法 Download PDF

Info

Publication number
CN102376840B
CN102376840B CN2011100221960A CN201110022196A CN102376840B CN 102376840 B CN102376840 B CN 102376840B CN 2011100221960 A CN2011100221960 A CN 2011100221960A CN 201110022196 A CN201110022196 A CN 201110022196A CN 102376840 B CN102376840 B CN 102376840B
Authority
CN
China
Prior art keywords
layer
light
passivation
doped
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011100221960A
Other languages
English (en)
Other versions
CN102376840A (zh
Inventor
黄泓文
夏兴国
邱清华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102376840A publication Critical patent/CN102376840A/zh
Application granted granted Critical
Publication of CN102376840B publication Critical patent/CN102376840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光二极管及发光二极管的制造方法，该发光二极管包含一发光结构，此发光结构含有一置于横跨一第一掺杂层的垂直侧壁上的钝化层、一发光层，及至少完全覆盖上述发光层侧壁的一第二掺杂层。通过等离子体轰击(plasma bombardment)或发光结构的离子注入来形成钝化层。如此可在后续工艺步骤中保护侧壁且防止发光层周围的电流泄漏。

Description

发光二极管及发光二极管的制造方法
技术领域
本发明涉及半导体光源，特别是涉及发光二极管。
背景技术
发光二极管是一种半导体光源，其包含一半导体二极管、电接点，及一非必要(optional)的接合基板，用以产生一特定波长或一波长范围的光。传统上使用发光二极管作为指示灯，并且越来越多用来作为显示器。当给予一电压，该电压横跨通过反向掺杂的半导体化合物层(oppositely dopingsemiconductor compound layers)形成的半导体二极管p-n接面时，发光二极管就会发光。通过改变二极管中半导体层的能阶(bandgaps)并在p-n接面中制造一发光层(active layer)即可产生不同的光波长。此外，可非必要地(optional)使用荧光材料以改变发光二极管产生的光特性。
发光二极管持续的发展已经可以产生在可见光谱内及超过可见光谱范围的力学上健壮(mechanically robust)的高效光源。这些特质搭配寿命长的固态装置，可产生各种新颖的显示应用，且让发光二极管能够与地位已经很巩固的白炽灯和日光灯相抗衡。无论如何，制造高效率和高机械性强度的发光二极管的工艺改善方法仍在持续探寻中。
发明内容
为克服现有技术的缺陷，依照本发明一实施例的发光二极管，包含：一发光结构，包含：一第一掺杂层，掺杂有一第一导电型的一第一杂质；一发光层，位于该第一掺杂层上；一第二掺杂层，位于该发光层上，且该第二掺杂层掺杂有与该第一导电型相反的第二导电型的一第二杂质；以及一钝化层，包含该发光层的一钝化部分，其中该发光层的钝化部分为该发光层的整个边缘部分；一接触金属层，邻近该第二掺杂层且与其电性接触；以及一封装基板。
依照本发明一实施例的发光二极管的制造方法，包含：提供一生长基板；形成一发光结构于该生长基板上，该结构包含：一第一掺杂层，掺杂有一第一导电型的一第一杂质；一发光层，位于该第一掺杂层上；以及一第二掺杂层，位于该发光层上，且该第二掺杂层掺杂有与第一导电型相反的第二导电型的一第二杂质；蚀刻多个切割道于该发光结构中以形成具有外露侧壁的多个发光台面结构；及钝化该发光台面结构的外露侧壁。
本发明的实施例中，通过等离子体轰击(plasma bombardment)或发光结构的离子注入来形成钝化层。如此可在后续工艺步骤中保护侧壁且防止发光层周围的电流泄漏。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1和图2A至图2C为根据一些实施例来制造发光二极管的方法的流程图。
图3至图14为根据本发明中对应图2A的流程图的某些实施例，在各种制造阶段的发光二极管的各种示意图。
图15至图19为根据本发明中对应图2B的流程图的某些实施例，在各种制造阶段的发光二极管的各种示意图。
图20至图32为根据本发明中对应图2C的流程图的某些实施例，在各种制造阶段的发光二极管的各种示意图。
【主要附图标记说明】
11～制造方法    12A～范例流程
12B～范例流程   12C～范例流程
13～步骤        15～步骤
16～步骤        17～步骤
19～步骤        21～开口
23～金属凸块    24～金属凸块
25～金属凸块    26～预焊凸块
27～裸片        28～裸片40的表面
30～发光结构         31～基板
33～第一未掺杂层(缓冲层)
35～掺杂层
37～多层量子阱       39～掺杂层
41～接触金属层       43～反射金属层
45～光致抗蚀剂图案   47～切割道
49～光致抗蚀剂图案   51～钝化层
53～接合金属层       55～暂时接点
57～粘着金属层       59～基板
61～粗糙表面         63～金属接点
65～光致抗蚀剂图案   67～光致抗蚀剂图案
69～钝化层           71～钝化层
73～光致抗蚀剂图案   75～接合金属层
77～暂时接触金属层   79～暂时接触金属层
81～暂时接触金属层   83～光致抗蚀剂图案
85～钝化层           87～生长基板
89～光致抗蚀剂图案
具体实施方式
本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实施例中的构成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发明。此外，一第一元件形成于一第二元件“上方”、“之上”、“下方”或“之下”可包含实施例中的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间更有其他额外元件使该第一元件与第二元件无直接接触。各种元件可能以任意不同比例显示以使附图清晰简洁。
图1和图2A至图2C为制造方法11及图12A至图12C的流程图，以说明本发明制造发光二极管的一些实施例。图1说明一或多个本发明实施例中的一般步骤。图2A至图2C说明不同的实施例，其包含全部或至少部分图1的一般步骤。当图1的步骤在图2A到图2C执行时，上述步骤以标示一样的附图标记标示。首先参考图3至图7的剖面图来详细讨论图1的步骤。接着讨论图2A至图2C的不同实施例。
一发光二极管可为显示器或具有多个发光二极管的发光装置的一部分。装置中的这些发光二极管可被单独或结合控制。该发光二极管也可为集成电路芯片、系统芯片(SoC)的一部分的，其包含了无源(passive)或有源(active)微电子装置，如电阻、电容、电感、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补式金属氧化物半导体(CMOS)晶体管、双极接面晶体管(BJT)、横向扩散金属氧化物半导体(LDMOS)晶体管、高效金属氧化物半导体(MOS)晶体管，或其他类型的晶体管。本说明书简化各种附图以便更了解本发明。因此须注意，在图1和图2A到图2C中的方法的前、中、后皆可增加额外的工艺，这些附图中一些其他的工艺只有简略的描述，且各种可达到与所述工艺一样效果的可应用工艺皆可用来替换。
参见图1，方法11开始于步骤13中提供一基板。该基板包含适合发光结构生长的材料。因此，该基板又称为生长基板(growth substrate)或生长晶片(growth wafer)。一实施例中，该基板是蓝宝石。一些其他的实施例中，该基板可为碳化硅、硅，或另一种适合发光结构生长的材料。在步骤15中，一发光结构形成于上述基板上。该发光结构通常是一半导体二极管。
图3显示一发光结构30形成至基板31上。本实施例中，发光结构30包含一掺杂层35、多层量子阱37(MQW)、和一掺杂层39。掺杂层35和39为反向掺杂的半导体层。一些实施例中，掺杂层35包含一n型氮化镓材料，且掺杂层39包含一p型氮化镓材料。一些实施例中，掺杂层35包含一p型氮化镓材料，且掺杂层39包含一n型氮化镓材料。图3中多层量子阱37层包含有源材料的交替(或间歇)层(alternating or periodic)，这些有源材料如氮化镓、氮化镓铟。例如，一实施例中，多层量子阱37层包含十层氮化镓及十层氮化镓铟，其中一氮化镓铟层形成于一氮化镓层上，而另一氮化镓层形成在氮化镓铟层上，以此类推。该结构的发光效率是取决于交替层的层数及其厚度。在不同的实施例中，多层量子阱层37厚度可约为10-2000纳米、100-1000纳米、1微米，或例如100纳米。
根据图3的一些实施例，掺杂层35、多层量子阱层37，及掺杂层39皆由外延成长工艺(epitaxial growth processes)产生。在外延成长工艺，通常在基板31上生长氮化镓或氮化铝的第一未掺杂层33。第一未掺杂层33又称为缓冲层33。缓冲层可为500纳米至5微米，例如2微米。膜层35、37和39外延成长于缓冲层33上。通过在外延成长工艺中添加杂质于一来源气体中，或通过其他常用的掺杂工艺来完成掺杂。外延成长工艺完成后，基本上会形成一p-n接面(或一p-n二极管)，伴随着多层量子阱层37形成于掺杂层35及掺杂层39之间。当在掺杂层35及掺杂层39间施加一电压时，电流通过发光结构30而使多层量子阱层37发光。多层量子阱层37发光的颜色取决于发光波长，其可通过改变构成多层量子阱层37材料的成分和结构来转换。例如，略增加氮化镓铟层中铟的浓度可使光的波长输出往长波长偏移。
形成发光结构30的步骤可视需要地(optionally)包含额外层的形成(图3中未显示)。例如，可添加一欧姆接触层(ohmic contact layer)或其他膜层于掺杂层39上。这些其他膜层可为氧化铟锡层(ITO)，或另一透明导电层。
回头参见图1，蚀刻切割道于发光结构中以形成步骤17中的发光台面结构(light-emitting mesa structures)。图2为蚀刻于发光结构30中的切割道47。切割道47将个别的发光台面结构分开。虽然切割道拥有高深宽比，但该附图并非按比例绘制，且实际上切割道的宽度可远大于图上所示。台面结构一共有数微米高及数百或数千微米宽。切割道则可超过50微米宽。如图所示，形成切割道47的蚀刻会止于缓冲层33和掺杂层35间的界面。不同的实施例中，蚀刻止于通过缓冲层33界面上的某一处，或止于第一掺杂层35中的界面之前。较佳情况下，蚀刻止于缓冲层33和掺杂层35的界面处或通过其界面，但留下一部分的缓冲层33以在后续的测试和分类(binning)中传导电流。一些实施例中，蚀刻的深度可由各种工艺参数来控制，如持续时间或者材料或反应物的选择性。
发光台面结构蚀刻可为干式蚀刻或湿式蚀刻。干式蚀刻可使用一具有氩或氮等离子体的感应耦合等离子体。湿式蚀刻可使用HCl、HF、HI、H2SO4、H2PO4、H3PO4、C6H8O7，或上述依序的组合。一些湿式蚀刻剂需要较高的温度以达到良好的蚀刻率，例如磷酸的蚀刻温度约为摄氏50至100度。
回头参见图1，接着发光台面结构的外露侧壁及部分切割道47表面在步骤19中被钝化。钝化部分如图7中的元件51所示。
钝化步骤使用等离子体轰击，或者在一些替代实施例中使用一离子注入工艺。一等离子体轰击工艺使用氮、氩、氪、氧，或是其他已知的钝化剂。等离子体在工艺腔体(process chamber)中原位(in situ)制造或在远处制造再流到腔体中。可使用包含电容式耦合等离子体(capacitively coupled plasma；CCP)、感应耦合等离子体(inductively coupled plasma；ICP)、磁控等离子体(magnetron plasma)、电子回旋共振(electron cyclotron resonance；ECR)，或微波等各种制造等离子体的应用方法。等离子体可具有高离子密度。等离子体轰击步骤可在基板温度低于摄氏150度时进行，室温时更佳。半导体表面处理工艺中等离子体的使用在本技术领域已为本领域技术人员熟知，不在此进一步详述。
在钝化步骤中可覆盖一光致抗蚀剂图案于掺杂层39的顶面，所以实质上只有发光台面结构的侧壁部分被暴露。因此光致抗蚀剂图案可兼顾台面蚀刻以及侧壁钝化两者的图案化功能。为了避免一多层量子阱层37周围的泄漏电流，位于多层量子阱层37及其邻近膜层(掺杂层35及39)处侧壁的钝化特别重要。沿着侧壁钝化一较大区域较为有利，因为其减少了后续蚀刻工艺对发光结构伤害的可能性。钝化层可包含一钝化的第一掺杂层(膜层35的边缘被钝化)，一钝化的发光层(active layer)(多层量子阱层37)(膜层37的边缘被钝化)。发光结构的钝化部分从边缘到发光台面结构的中心线(钝化深度)，依据等离子体和使用偏压的类型可约为500埃，或至少100埃，还可多达200纳米。
一些实施例中钝化多层量子阱层侧壁的方法包含：沉积如氧化硅或氮化硅等的介电层，使用等离子体辅助化学气相沉积(plasma enhanced chemicalvapor deposition；PECVD)，使用等离子体辅助化学气相沉积是因为其他介电沉积技术使用较高的电压，可能会导致之前沉积的金属层41及43的问题。一些其他的实施例中，较高的介电沉积温度可能会干扰一金属粘着层。虽然等离子体辅助化学气相沉积允许使用较低的基板温度，其沉积的氧化硅薄膜没有覆盖好台面侧壁，因为这些台面侧壁远高于一般半导体电路制造中使用等离子体辅助化学气相沉积进行沉积的侧壁。当台面侧壁高度约为4微米，台面周围可能存在电流泄漏路径且可能产生粘着问题。
本发明中钝化层51非常具有顺应性(conformal)，因为其是由发光结构自行产生的。钝化层51没有包含氧化硅。钝化层可在台面侧壁上通过转换等离子体工艺来统一制造。钝化层51与发光结构的发光部分之间没有分界面，避免任何沾粘的问题。结果，因此而产生的钝化层51相信可提供比传统的等离子体辅助化学气相沉积氧化硅材质更好的钝化和保护。
一些其他的实施例中，使用一离子注入工艺来形成钝化层。在基板上使用氮、氩、氪、氧、硅、硒、铍、氯、溴、氟、氟化溴，和/或其他适合的材质来进行离子注入。例如，在剂量1013至1014cm.-2能量20至150keV下注入氮。被钝化的发光结构的侧面深度，根据注入工艺的能量，可约为50纳米或至少10纳米，还可多达200纳米。
图1的步骤在此被应用于多种实施例，参见图2A到图2C及各种剖面图。图2A为一符合各种本发明实施例的范例流程12A的工艺流程图。步骤13和15已在前面讨论过。步骤13中，提供一个如蓝宝石生长基板的基板。步骤15中，一发光结构形成于基板上。
在步骤16中一接触金属层形成于发光结构上，且一接合金属层形成至接触金属层上。图4为一接触金属层41及一非必要(optionally)反射金属层43形成于发光结构30。接触金属层41可为镍、镍合金，或一些其他金属。至少一实施例中，接触金属层41为镍/银合金。接触金属层41良好粘着于发光结构30的顶层，其可为掺杂层39或非必要欧姆接触(optional ohmiccontact)，以及反射金属层43。一光反射层43可为铝、铜、钛、银、金等金属，以及这些的合金，如钛/铂/金，或其组合。尤其已知银和铝是很好的蓝光反射器。光反射层可通过物理气相沉积工艺(PVD)、化学气相沉积(CVD)，以及电镀工艺或其他可应用的沉积工艺来制造。接触金属层41及反射金属层43的合并厚度可达约300纳米。
如上所述，一反射金属层可置于接触金属层和接合金属层间。使用物理气相沉积工艺(PVD)、电镀工艺、化学气相沉积(CVD)，或其他可应用的沉积工艺以相同的图案来沉积接触金属层41及非必要(optional)接合金属层43。这些膜层可使用不同的技术来沉积。例如，可使用物理气相沉积工艺(PVD)来层积膜层41，而膜层43可使用电化学电镀(electrochemical plating)来沉积。
图5为一光致抗蚀剂图案45围绕在金属层41及43上。光致抗蚀剂图案45在工件(workpiece)上被沉积、暴光及显影。图案定义出围绕金属层41和43的区域。然后就可以一切割图案(scribe pattern)来蚀刻结构以形成发光台面结构，如图6及图2A的步骤17中所示，其也在之前图1中被讨论过。步骤19中发光台面结构的外露侧壁被钝化，如图7所示。外加一光致抗蚀剂图案49于切割道47区域的一块中，以保护部分缓冲层33。
图2A的步骤21中形成一接合金属层。图8说明外加接合金属层53到接触金属层41和反射金属层43上。形成钝化层51后，光致抗蚀剂图案45和49被移除或剥离，且沉积一新的图案以配合接合金属材料的沉积。可使用物理气相沉积工艺(PVD)、化学气相沉积(CVD)，或其他电镀或非电镀等的沉积工艺来沉积接合金属。也可沉积接合金属材料以形成一暂时接点55。接合金属可为一适合在一接合基板上与一粘着金属层接合的软性金属。例如，接合金属可为金、锡或共熔金/锡合金(eutectic gold/tin alloy)。
接合金属层53与暂时接点55可用于测试个别发光台面结构的光输出，其在一以晶片为基础的分类工艺(wafer-based binning process)中被给予一特定的电流和/或电压，如图2A的步骤23所示。电极从一发光台面结构跨过基板被移至另一发光台面结构。测量每个发光台面结构的光输出。在此阶段，发光台面结构中的任何导致光输出低于最低规格的瑕疵将被标记并在后续工艺中被移除。当一个有瑕疵的发光台面结构是在发光二极管制造工艺后才被发现，报废物将包含更多封装、镜片膜造物(lens molding)和磷涂膜(phosphor coating)等的材料成本。这样早期移除瑕疵产品节省了制造时间和材料成本。为了进一步制造具有不同规格的产品，光输出符合最小规格的发光台面结构将依输出范围的不同进行分类(bins)。
一些发光二极管的应用需要非常精细的分类(narrow binning)。换句话说，同样类别(bin)的发光二极管彼此之间必须表现非常相似。发光二极管在电视背光中的使用即为一个这样的应用。有一或两个具有不同光输出的发光二极管即可在电视的显示上产生可辨别的差异。另一方面，一输出略低的发光二极管则对路灯照明不会产生差异。在此情况下早期分类可允许同类的发光台面结构封装在一起。
图9为第二次蚀刻步骤的结果，切割道47区域中膜层33的外露部分在此处被移除。对第二次蚀刻而言，接合金属层53和暂时接触层55可被当成掩模使用且不需要光致抗蚀剂图案化。一些实施例中，第二次蚀刻步骤为非必要的(optional)。使用离子诱发(ion inducement)和特定化学品去强化蚀刻率并促进异向性(anisotropy)可避免侧壁不慎被蚀刻。可对基板施加偏压以将等离子体中的活性离子导往表面的水平部分。
在发光台面结构分类后，如图10所示其可被切成小块或分离成个别的发光二极管裸片。切割工艺可为一非蚀刻工艺，其使用如激光或锯刀等的切割装置将发光台面结构物理性分离成发光二极管裸片。被切割(diced)后，每一个发光二极管裸片都能产生光并且物理性和电性独立于其他裸片。
图11显示将发光二极管裸片倒置(flipped)至一基板59上且与其接合。接合金属层53在基板59上与一粘着金属层57接合。基板59常为一硅基板，但也可为金属或陶瓷。一适当的基板材质具有高导热性，如硅和铜。粘着金属层可由金、锡，或其合金构成。可通过共熔接合或金属接合来接合接合金属层53与粘着金属层57。以共熔接合来说，接合金属层53可为金/锡合金且粘着金属层可由金构成。以金属接合来说，金属层53和57皆可为金。
发光二极管接合于基板后，生长基板31即被移除。各式各样的方法可应用来移除生长基板。在一范例中，将一生长基板和缓冲层33之间的界面施予可分解材料的电磁波(如激光)，通常是在界面处的缓冲层。这个界面可为掺杂或无掺杂的氮化镓层。例如蓝宝石的生长基，可如图12所示被掀起并移除。
图13显示安装了发光二极管的基板有部分的缓冲层33被移除。首先以一光致抗蚀剂图案(未显示)来保护部分结构免于移除工艺。光致抗蚀剂图案可形成于发光二极管裸片的边缘、钝化层表面51，及金属层53和57的表面。可使用一干式蚀刻工艺，例如使用感应耦合等离子体工艺来移除部分的缓冲层33。值得注意的是，虽然图13显示缓冲层33的边缘留在发光二极管裸片上，但此边缘并不一定留下。前述的实施例中，使用一光致抗蚀剂来保护边缘以便不要移除该钝化层51。然而，一些替代实施例中，可使用其他保护该钝化层51的方法，例如在移除该缓冲层前首先沉积一在侧壁上的牺牲层。一般而言，具有偏压的感应耦合等离子体使用较重的分子来进行物理性蚀刻，例如氩、氪，或氙可被用来至少移除部分的缓冲层33。
参见图14，第一掺杂层35的外露表面被处理以获得一粗糙表面61。一些实施例中，表面首先被图案化以保护形成金属接点63和接触焊盘64的区域，然后施予等离子体以形成一粗糙表面。一使用氯等化学蚀刻剂的等离子体蚀刻被用来沿着氮化镓晶格结构进行表面蚀刻，形成一具有小三角形的粗糙表面。粗糙化的表面可被图案化以沉积接触金属。某些实施例中，可沉积接触金属而在裸片表面形成一与具有许多接触焊盘64(contact pads)与薄接点63(thin contacts)的互连图案。此互连结构将电流传播至表面各处。薄接点63约为20至30微米宽，而接触焊盘可约为50至80微米宽。值得注意的是，当虽然可通过在一粗糙化表面上形成接点或通过让接触金属进行等离子体蚀刻而略过光致抗蚀剂图案化步骤，但接触阻抗(contact resistance)可能会相对增加。
图2B为一依照本发明各种实施例的范例流程12B的工艺流程图。步骤13和15在前面被讨论过。步骤13中，提供一个如蓝宝石等的生长基板。步骤15中，一发光结构形成于基板上。然后步骤24中一接触金属层形成于发光结构上。步骤17中使用一切割图案(scribe pattern)蚀刻该结构以形成发光台面结构。步骤25中接合金属和暂时接点形成于切割道中，切割道位于测试和分类(binning)个别结构的发光台面结构之间。步骤26的测试和分类(binning)工艺中，一电流被传导跨过发光台面结构并测量产生的光输出。一部分的电极探针会接触接合金属和暂时接点。此测试包含测量对应于不同电流输入的不同输出。为了封装目的而将反应相似的发光台面结构分类在一起并安装到同样的基板上。本领域技术人员须注意当结构逐一进行测试且几何结构相同时，一个暂时接点可使用于测试多个邻近的发光台面结构。
图15至图19，连同图3至图6及图10至图14，说明图2B的工艺流程图的中间结构。如上所公开，图3至图6描述发光结构30(图3)、接触金属层41和反射金属层43(图4)的形成，以及蚀刻切割道于发光结构中以形成发光台面结构(图6)。
图15中，一接合金属层53和一暂时接点55在一使用相同接合金属材质的步骤中形成于部分已制成的发光二极管上。如图显示，接合金属层53形成于金属层41和43的周围。在形成接合金属层53和暂时接点55之前，移除光致抗蚀剂图案45并且使用新图案。接合金属材料可为一适合在一接合基板上与一粘着金属层接合的软性金属。例如，接合金属可为金、锡或共熔金/锡合金(eutectic gold/tin alloy)。可使用物理气相沉积工艺(PVD)、化学气相沉积(CVD)，或其他包含电镀或非电镀等的沉积工艺来沉积接合金属。
接合金属层53和暂时接点55可被用来测试个别发光台面结构的光输出，其在一以晶片为基础的分类工艺中被给予一特定的电流和/或电压。因为钝化层并未在工艺的这个阶段中形成，且剩下的工艺仍可影响发光二极管最后的表现，所以发光二极管在工艺中可稍后再次被测试。
图16显示一在接合金属层53和暂时接点55上的光致抗蚀剂图案65和67。光致抗蚀剂图案65和67可在部分的膜层33被移除的第二次蚀刻步骤中保护金属层。一些实施例中，因为不再需要暂时金属接点55所以其在初步的分类(binning)之后没有被保护。某些实施例中，接合金属层53和暂时接点可用来作为掩模且不需要光致抗蚀剂图案化。图17为移除膜层33外露部分后的发光台面结构。发光台面结构侧壁向下接触到基板31。外露侧壁在一个如前述相对于图7的钝化步骤中被钝化，产生一个如图18中膜层69所示的钝化层。一些实施例中，具有延伸至基板31的钝化层可增进钝化和保护。
一些实施例中，部分膜层33的蚀刻，和钝化侧壁以形成钝化层69的步骤是在相同腔室中相继或同时进行。用于蚀刻部分的膜层33的等离子体也可用于钝化侧壁。一些实施例中，在蚀刻步骤的最后调整工艺参数以产生钝化表面，例如，通过改变气体来源、改变气流，及/或等离子体电荷特性(射频功率RF power等)。
一些实施例中，在切割道区域中部分膜层33未被移除。当发光台面结构彼此分开时，这些在切割道区域中的部分可通过切刻装置来移除。图19显示具有已移除光致抗蚀剂图案65的发光二极管半成品。
图19中的结构可能会历经图10至图14中所示的后续工艺步骤。在后续步骤中详细描述和图10至图14相关的测试。简言之，图10为一在切割成小块或被分割后的个别发光二极管裸片。图11为一发光二极管裸片倒置至一基板上且与其接合。发光二极管裸片接合于基板上后，如图12所示移除生长基板31。图13为部分缓冲层33被移除的结果。图14为处理第一掺杂层的外露表面以及形成金属接点的结果。
在一些其他实施例中，一些光致抗蚀剂图案化步骤被结合成一单步骤以减少关于掩模制作、光致抗蚀剂沉积、曝光、显影，及图案形成等的制造成本。图2C为这样的一个工艺步骤，其具有对应中间结构的图20至图32。
步骤13中，提供一个如蓝宝石生长基板的基板。步骤15中，一发光结构形成于基板上。图20为一形成于基板31上的发光结构30。发光结构30包含一掺杂层35、一多重量子阱层37，以及一掺杂层39。掺杂层35和39为反向掺杂的半导体化合物层(oppositely doping semiconductor compoundlayers)。如图20所示多重量子阱层37包含十个或更多组交替(或间歇)层(alternating or periodic)的有源材料，如氮化镓和氮化铟镓(indium galliumnitride)。
图21为一在发光结构上的光致抗蚀剂图案73。光致抗蚀剂图案73用于保护发光结构以通过蚀刻发光结构未受保护的部分来形成发光台面结构，如图22及图2C的步骤17所示。接着移除或剥离光致抗蚀剂图案73，并使用一新的图案89来形成金属层41、43和75，以及暂时接点金属层77、79和81，如图23及图2C的步骤27所示。
金属层41为一形成至掺杂层39上的接触金属层。在暂时接触区域中接触金属层41及暂时接触层77同时沉积。反射金属层43和79同时沉积，且接合金属层75和81同时沉积。
接触金属层41和77可为镍、镍合金，或一些其他金属。一实施例中，接触金属层41(或77)为一镍/银合金。接触金属层41良好粘着于发光结构30的顶层，且接触金属层41和77良好粘着于反射金属层43及79。一光反射层43(或79)可为铝、铜、钛、银、金，或这些的合金，如钛/铂/金，或其组合等金属。接合金属材料75和81可为一适合在一接合基板上与一粘着金属层接合的软性金属。例如，接合金属可为金、锡或共熔金/锡合金(eutecticgold/tin alloy)。可使用物理气相沉积工艺(PVD)、化学气相沉积(CVD)，或其他包含电镀或非电镀等本技术领域可应用的沉积工艺来形成各种金属层。
可个别测试发光二极管半成品，并根据他们对于图2C的步骤28中的以晶片为基础的分类工艺中的一测试电流的反应来分类。电极从一发光台面结构跨过基板被移至另一发光台面结构，且一电流被驱动横跨过接合金属层以及暂时接点。测量并分类每个发光台面结构的光输出。瑕疵及不符规格者可在发光台面结构被分开及封装前的这个阶段被处理。
图24为被光致抗蚀剂图案83覆盖的发光台面结构半成品的各部分。光致抗蚀剂图案覆盖金属层41、43和73。如图所示，光致抗蚀剂图案83不止覆盖顶面，还覆盖了金属层41、43及47的侧壁。光致抗蚀剂图案83也覆盖了掺杂层39外露的顶面部分，这样只有膜层35、37和38的侧壁外露。
值得注意的是，图23中，金属层表面可和掺杂层39一样大或小于掺杂层39。若金属层表面和掺杂层39一样大，那么光致抗蚀剂图案83为非必要的(optional)，这是因为金属层可作为硬掩膜(hardmask)用于后续缓冲层33的蚀刻工艺以及发光台面结构侧壁的钝化。
然后部分的缓冲层33通过一蚀刻工艺被移除，如图25所示。可使用一干式蚀刻工艺选择性移除阻抗材料上与侧壁上的未掺杂氮化镓。可用一偏压将在等离子体中的离子引导至缓冲层33的水平表面。此外，可使用具有感应耦合等离子体(ICP)的活性离子蚀刻。活性离子可为氯化溴，氯，及/或氩。
其次，钝化发光台面结构的侧壁，如图26及图2C的步骤19中所示。可使用等离子体轰击或离子注入来形成钝化层85。工艺的细节如同与图7相关的描述。
图27为不具有光致抗蚀剂图案83的钝化发光台面结构。通过剥除或其他可运用的工艺来移除光致抗蚀剂图案83。生长基板31接着视需要地(optionally)通过碾磨(grinding)进行薄化(thinned)，形成薄化基板87。基板87接着沿着切割线47将发光台面结构分割成发光二极管裸片，如图28所示。每一个发光二极管裸片可接着被倒置并安装至具有一粘着金属层57于其上的接合基板59上，如图29所示。接合金属层75通过一共熔接合或金属接合与粘着金属层59连结，如此处所公开。一些实施例中，发光二极管裸片依据分类(binning)结果被安装于接合基板59上。具有相似表现的发光二极管裸片被一起安装在相同的接合基板。发光二极管裸片可被直接封装至接合基板上而不需要更进一步的被分割为个别发射单元(emitters)。根据一些实施例，发光二极管裸片被封装成具有两个以上发光二极管组合的条带(strips)。
发光二极管裸片接合于基板上后，如图30所示，移除生长基板87。各种方法皆可应用来移除生长基板。在一范例中，使用可分解位于界面处材料的电磁波(如激光)来处理一位于生长基板及缓冲层33之间的界面。这个界面可为一无掺杂的氮化镓层。例如蓝宝石的生长基板，可如图30所示被掀起并移除。
一些实施例中，安装了发光二极管裸片的基板有部分的缓冲层33被移除，如图31所示且与图13的描述相关。掺杂层35的外露表面被粗糙化且在表面上形成电性接触，如图32所示且与图14的描述相关。
图20至图32的实施例产生一发光二极管结构，其包含一明显的接合金属层75。相较于图14的接合金属层53，因为各种实施例中的使用的光致抗蚀剂图案不同，所以图32的接合金属层75未覆盖接触金属层41及反射层43的侧壁。当发光台面结构侧壁钝化时，不同的实施例也会改变其工艺顺序。本领域普通技术人员，皆可依照本揭示来了解这些及其他概念可能的组合，且可以设计一特定发光二极管适合的工艺。
虽然本发明已以多个较佳实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种发光二极管，包含：
一发光结构，包含：
一第一掺杂层，掺杂有一第一导电型的一第一杂质；
一发光层，位于该第一掺杂层上；
一第二掺杂层，位于该发光层上，且该第二掺杂层掺杂有与该第一导电型相反的第二导电型的一第二杂质；以及
一钝化层，包含该发光层的一钝化部分，其中该发光层的钝化部分为该发光层的整个边缘部分；
一接触金属层，邻近该第二掺杂层且与其电性接触；以及
一封装基板。
2.如权利要求1所述的发光二极管，其中该钝化层完全覆盖该第一掺杂层的侧壁。
3.如权利要求1所述的发光二极管，其中该钝化层还包含该第一掺杂层的钝化部分，以及该第二掺杂层的钝化部分。
4.如权利要求1所述的发光二极管，其中该钝化层包含氩、氮、氧、或氪。
5.一种发光二极管的制造方法，包含：
提供一生长基板；
形成一发光结构于该生长基板上，该结构包含：
一第一掺杂层，掺杂有一第一导电型的一第一杂质；
一发光层，位于该第一掺杂层上；以及
一第二掺杂层，位于该发光层上，且该第二掺杂层掺杂有与第一导电型相反的第二导电型的一第二杂质；
蚀刻多个切割道于该发光结构中以形成具有外露侧壁的多个发光台面结构；及
钝化该发光台面结构的外露侧壁。
6.如权利要求5所述的方法，其中钝化该发光台面结构的外露边缘包含：进行离子注入，其使用氮、氩、氧、硅、硒、铍、氯、硼、氟、或氟化硼。
7.如权利要求5所述的方法，其中钝化该发光台面结构的外露边缘包含：使用等离子体轰击该发光结构的外露边缘，其中该等离子体包含氮、氩、氪、或氧。
8.如权利要求5所述的方法，其中该发光台面结构的外露边缘于一低于摄氏150度的基板温度进行钝化。
9.如权利要求5所述的方法，其中该发光台面结构的外露边缘于室温进行钝化。
10.如权利要求5所述的方法，其中还包含：
形成一接触金属层于该第二掺杂层上；
形成一接合金属层至该接触金属层上；
形成一暂时接点至该第一掺杂层；
施加一电压于该接合金属层和该暂时接点，使光线从该发光台面结构发出；
测量所发出的该光线；
依据该光线的测量对该发光台面结构进行分类；
沿着该切割道将生长基板切割为多个发光二极管裸片；
选择同样分类的该发光二极管裸片；
将同样分类的该发光二极管裸片的该接合金属侧粘贴至一封装基板；以及
移除该生长基板。
CN2011100221960A 2010-08-06 2011-01-18 发光二极管及发光二极管的制造方法 Active CN102376840B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/851,696 2010-08-06
US12/851,696 US20120032212A1 (en) 2010-08-06 2010-08-06 Method of light emitting diode sidewall passivation

Publications (2)

Publication Number Publication Date
CN102376840A CN102376840A (zh) 2012-03-14
CN102376840B true CN102376840B (zh) 2013-09-11

Family

ID=45555478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100221960A Active CN102376840B (zh) 2010-08-06 2011-01-18 发光二极管及发光二极管的制造方法

Country Status (2)

Country Link
US (2) US20120032212A1 (zh)
CN (1) CN102376840B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120268928A1 (en) * 2010-10-26 2012-10-25 Sargent Robert L Large single chip led device for high intensity packing
US8664027B2 (en) 2011-02-11 2014-03-04 Varian Semiconductor Associates, Inc. LED mesa sidewall isolation by ion implantation
KR101791175B1 (ko) * 2011-06-30 2017-10-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
US8853859B2 (en) * 2012-05-04 2014-10-07 Nxp B.V. Passivation for wafer level—chip-scale package devices
US20150108424A1 (en) * 2013-10-18 2015-04-23 Tsmc Solid State Lighting Ltd. Method to Remove Sapphire Substrate
US9711679B2 (en) * 2014-03-11 2017-07-18 Terahertz Device Corporation Front-side emitting mid-infrared light emitting diode fabrication methods
KR102419593B1 (ko) * 2017-10-23 2022-07-12 삼성전자주식회사 발광 다이오드 및 그의 제조 방법
CN110246937A (zh) * 2018-03-09 2019-09-17 群创光电股份有限公司 显示设备
US11011677B2 (en) * 2018-03-09 2021-05-18 Innolux Corporation Display device
CN110176507B (zh) * 2019-05-31 2020-08-14 厦门市三安集成电路有限公司 一种台面pin的钝化结构和光电二极管及其制备方法
US11295982B2 (en) * 2019-06-11 2022-04-05 International Business Machines Corporation Forming ultra-thin chips for flexible electronics applications

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544369A2 (en) * 1991-11-27 1993-06-02 Koninklijke Philips Electronics N.V. Method for processing porous silicon to recover luminescence
CN1822403A (zh) * 2006-01-18 2006-08-23 北京工业大学 一种提高半导体发光二极管光提取效率的表面钝化方法
CN101286539A (zh) * 2007-04-11 2008-10-15 中国科学院半导体研究所 一种氮化镓基小芯片led阵列结构及制备方法
CN101452978A (zh) * 2007-12-04 2009-06-10 洲磊曜富科技股份有限公司 半导体光电组件
CN101529594A (zh) * 2006-10-17 2009-09-09 伊斯曼柯达公司 用于低暗电流成像器的隔离方法
WO2010020067A1 (en) * 2008-08-19 2010-02-25 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation layer
CN101740691A (zh) * 2009-12-22 2010-06-16 苏州纳晶光电有限公司 一种新型结构的大功率氮化镓基led

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557114A (en) * 1995-01-12 1996-09-17 International Business Machines Corporation Optical fet
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US6014400A (en) * 1996-09-02 2000-01-11 Matsushita Electric Industrial Co., Ltd Surface-emitting laser and a fabrication method thereof
JP3688843B2 (ja) * 1996-09-06 2005-08-31 株式会社東芝 窒化物系半導体素子の製造方法
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
TWI312582B (en) * 2003-07-24 2009-07-21 Epistar Corporatio Led device, flip-chip led package and light reflecting structure
US20050194584A1 (en) * 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
US7356060B2 (en) * 2004-03-15 2008-04-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
KR100665120B1 (ko) * 2005-02-28 2007-01-09 삼성전기주식회사 수직구조 질화물 반도체 발광소자
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US8187900B2 (en) * 2007-08-10 2012-05-29 Hong Kong Applied Science and Technology Research Institute Company Limited Optimization of polishing stop design
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
JP5748949B2 (ja) * 2008-11-20 2015-07-15 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP2011035017A (ja) * 2009-07-30 2011-02-17 Hitachi Cable Ltd 発光素子
CN102576548B (zh) * 2009-11-03 2017-03-15 应用材料公司 针对图案化磁盘媒介应用的等离子体离子注入工艺期间的基板温度控制
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8263422B2 (en) * 2010-04-26 2012-09-11 Varian Semiconductor Equipment Associates, Inc. Bond pad isolation and current confinement in an LED using ion implantation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0544369A2 (en) * 1991-11-27 1993-06-02 Koninklijke Philips Electronics N.V. Method for processing porous silicon to recover luminescence
CN1822403A (zh) * 2006-01-18 2006-08-23 北京工业大学 一种提高半导体发光二极管光提取效率的表面钝化方法
CN101529594A (zh) * 2006-10-17 2009-09-09 伊斯曼柯达公司 用于低暗电流成像器的隔离方法
CN101286539A (zh) * 2007-04-11 2008-10-15 中国科学院半导体研究所 一种氮化镓基小芯片led阵列结构及制备方法
CN101452978A (zh) * 2007-12-04 2009-06-10 洲磊曜富科技股份有限公司 半导体光电组件
WO2010020067A1 (en) * 2008-08-19 2010-02-25 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with passivation layer
CN101740691A (zh) * 2009-12-22 2010-06-16 苏州纳晶光电有限公司 一种新型结构的大功率氮化镓基led

Also Published As

Publication number Publication date
US20160247973A1 (en) 2016-08-25
US20120032212A1 (en) 2012-02-09
CN102376840A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102376840B (zh) 发光二极管及发光二极管的制造方法
CN102403415B (zh) 发光二极管的制造方法
TWI502769B (zh) 晶圓級發光二極體結構、發光二極體晶片及其製造方法
US20200006598A1 (en) Vertical topology light emitting device
US6818532B2 (en) Method of etching substrates
US20190296185A1 (en) Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
EP2261949B1 (en) LED having vertical structure
CN101027777B (zh) 具有改善的光输出的垂直结构半导体器件
EP2237335B1 (en) Method for fabricating a white-light emitting light emitting diode chip
US20080121908A1 (en) Fabrication of Reflective Layer on Semconductor Light Emitting Devices
TW201336123A (zh) 高壓發光二極體晶片及其製造方法
US6946313B2 (en) Method of making an aligned electrode on a semiconductor structure
CN103187491A (zh) 晶片级发光二极管结构的制造方法及发光二极管芯片
CN102122686A (zh) 发光二极管的制造方法
CN107623061A (zh) 一种抑制薄膜led芯片光反射金属层球聚的方法
US20150108424A1 (en) Method to Remove Sapphire Substrate
CN111063771A (zh) Led芯片的制备方法及led芯片
CN101859815A (zh) 具有织状结构的垂直式发光二极管及其制造方法
CN103078029A (zh) 半导体发光元件制造方法
KR20090002162A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160509

Address after: Hsinchu City, Taiwan, China

Patentee after: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co., Ltd.