CN102364861A - 交错并联llc谐振变换器控制装置和方法 - Google Patents

交错并联llc谐振变换器控制装置和方法 Download PDF

Info

Publication number
CN102364861A
CN102364861A CN2011103307963A CN201110330796A CN102364861A CN 102364861 A CN102364861 A CN 102364861A CN 2011103307963 A CN2011103307963 A CN 2011103307963A CN 201110330796 A CN201110330796 A CN 201110330796A CN 102364861 A CN102364861 A CN 102364861A
Authority
CN
China
Prior art keywords
circuit
voltage
resonant converter
chip
frequency modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103307963A
Other languages
English (en)
Inventor
廖文
高艳霞
余定轩
钮悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN2011103307963A priority Critical patent/CN102364861A/zh
Publication of CN102364861A publication Critical patent/CN102364861A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及一种交错并联LLC谐振变换器控制装置和方法。装置包括一套交错并联LLC谐振变换器主电路LLC谐振变换器主电路(100)，其特征在于通过一个基于全桥移相芯片UCC3895的控制电路控制所述交错并联LLC谐振变换器主电路（100）；当电路工作于轻载时，通过死区反馈补偿环节调整芯片UCC3895（108）的输出脉宽；当电路工作于重载时，通过调频反馈补偿环节调整芯片UCC3895（108）的输出频率，并通过修改交错并联LLC谐振变换器主电路（100）的耦合变压器、原边端连接方式，改进副边电路的均流。本发明使交错并联LLC谐振电路不受传统LLC主控芯片的应用场合限制，适用于大功率场合，同时简化电路，提高了鲁棒性。

Description

交错并联LLC谐振变换器控制装置和方法
技术领域
本发明属于通信电源及LED照明领域，特别涉及一种并联LLC谐振变换器的控制装置和方法。
背景技术
LLC谐振变换器具有高效率，宽频率范围调制以及可靠性高的特点，逐步取代全桥移相拓扑作为通信、服务器以及照明电源的主电路。LLC谐振变换器原边的MOS管能够在较宽的频率范围内实现零电压开通，并能跟随原边输入电压的升高而提升自身的效率，更适合工作于功率因数校正电路的后端。由于半桥LLC谐振变换器仅适合用于3KW以下功率的传输，故采用并联运行的LLC谐振变换器能满足3KW以上功率的传输。
常用LLC谐振变换器控制芯片因主控芯片设计等因素，不适合工作于大功率场合，故通常采用数字信号处理芯片作为主控芯片对电路进行控制。数字信号处理芯片具有调试方便，可编程性强的优点，但同时带来了成本高，外围硬件控制电路复杂以及抗干扰性差的缺点。
常用并联运行的DC-DC拓扑，须增加电流均流环以保证两个及以上电路的均流化，使用硬件调节增加了电路的复杂度，使用软件调节则增加了AD口与运算时间，不利于电路的高频化。
 
发明内容
本发明的目的在于针对现有控制方案成本较高及控制复杂的缺陷，提供了一种交错并联运行LLC谐振变换器控制装置和方法。利用芯片UCC3895死区0-100%调整以及延迟可控的特点，通过合理的硬件设计对并联运行的LLC谐振变换器不同区域进行分类控制：当电路工作在启动或轻载空载状态时，芯片UCC3895对电路进行调脉宽定频控制，通过反馈电路对主控芯片PWM输出的死区进行调整，等效于调脉宽控制；当电路工作在额定负载或重载时，芯片UCC3895对电路进行调频定脉宽控制。 
为了达到上述目的，本发明采用下述技术方案：
       一种交错并联LLC谐振变换器的控制装置，包括一套交错并联LLC谐振变换器，其特征在于通过一个基于全桥移相芯片UCC3895的控制电路控制一套交错并联LLC谐振变换器主电路。当电路工作于轻载时，通过死区反馈补偿环节调整芯片UCC3895的输出脉宽；当电路工作于重载时，通过调频反馈补偿环节调整芯片UCC3895的输出频率，并通过修改交错并联LLC谐振变换器主电路的耦合变压器原边端连接方式，改进副边电路的均流。
         基于全桥移相芯片UCC3895的控制电路包括：一个芯片UCC3895、一个LLC三型调频补偿电路与一个调整芯片UCC3895工作频率的调频控制电路相连构成的调频反馈补偿环节、一个切换芯片UCC3895工作状态的选择器控制电路与一个选择器、一个LLC三型调脉宽补偿电路与一个调脉宽死区控制电路相连构成的死区反馈补偿环节，所述的芯片UCC3895（108）与调频控制电路（104）和调脉宽死区控制电路（106）相连，所述的选择器（103）、调频补偿电路（101）、芯片UCC3895(108)与交错并联谐振变换器主电路相连。
上述交错并联LLC谐振变换器的控制装置输入为同一直流电压源，该主电路耦合变压器连接处不接地。
上述控制芯片UCC3895管脚配置特征在于： 
（1）芯片UCC3895管脚EAOUT与管脚VREF的分压电路相连接，确保管脚EAOUT电压恒定，控制芯片UCC3895管脚AOUT、BOUT与管脚COUT、DOUT相移大小为180度，实现了电路的交错并联。
（2）芯片UCC3895管脚ADS与CS管脚接地，不使用该管脚的死区延时调整功能。
（3）芯片UCC3895管脚RT与调频控制电路输出连接。该芯片的工作频率由管脚CT外接电容的充放电时间决定，故调整管脚RT外接等效电阻的大小等同于调节芯片UCC3895工作频率。
（4）芯片UCC3895管脚ABDELAY、CDDELAY与调脉宽死区控制电路连接，该管脚能使电路输出死区时间由0%至100%调制，等效于调节占空比。
上述调频反馈补偿环节的设计由调频补偿电路与调频控制电路连接构成：
（1）所述调频补偿电路包括一个光耦                                               、一个稳压管
Figure 2011103307963100002DEST_PATH_IMAGE004
以及构成两零点三极点补偿的电阻电容，此处稳压管
Figure 255357DEST_PATH_IMAGE004
采用TL431便于零极点调节，其连接方式为：交错并联LLC谐振变换器输出电压
Figure 2011103307963100002DEST_PATH_IMAGE006
经过电阻与
Figure 2011103307963100002DEST_PATH_IMAGE010
分压后通过补偿电容
Figure 2011103307963100002DEST_PATH_IMAGE012
与
Figure 2011103307963100002DEST_PATH_IMAGE014
、稳压管
Figure 510889DEST_PATH_IMAGE004
、补偿电阻
Figure 2011103307963100002DEST_PATH_IMAGE016
与
Figure 2011103307963100002DEST_PATH_IMAGE018
连接于光耦
Figure 839233DEST_PATH_IMAGE002
原边；光耦副边与补偿元件
Figure 2011103307963100002DEST_PATH_IMAGE020
、
Figure 886823DEST_PATH_IMAGE018
相连；
Figure 2011103307963100002DEST_PATH_IMAGE022
为辅助电源供电，约为5V直流。其中
Figure 9631DEST_PATH_IMAGE008
、
Figure 814776DEST_PATH_IMAGE012
构成一个零点；
Figure 930500DEST_PATH_IMAGE018
、
Figure 770280DEST_PATH_IMAGE016
与
Figure 250940DEST_PATH_IMAGE014
构成另一个零点；
Figure 622009DEST_PATH_IMAGE016
、
Figure 213528DEST_PATH_IMAGE014
构成一个极点；
Figure 235710DEST_PATH_IMAGE018
、
Figure 887272DEST_PATH_IMAGE020
构成另一个极点；光耦反相放大构成第三个极点，其特征描述如下：
设
Figure 2011103307963100002DEST_PATH_IMAGE024
为原边光耦原边的电流
Figure 2011103307963100002DEST_PATH_IMAGE026
其中为
Figure 542375DEST_PATH_IMAGE008
，
Figure 2011103307963100002DEST_PATH_IMAGE030
为
Figure 2011103307963100002DEST_PATH_IMAGE032
，
Figure 2011103307963100002DEST_PATH_IMAGE034
为
Figure 2011103307963100002DEST_PATH_IMAGE036
              
 设
Figure 2011103307963100002DEST_PATH_IMAGE038
为输出控制电压 ，
Figure 2011103307963100002DEST_PATH_IMAGE040
为光耦副边电流
                   
Figure 2011103307963100002DEST_PATH_IMAGE042
令
Figure 2011103307963100002DEST_PATH_IMAGE044
为光耦放大倍数，得
  
Figure 2011103307963100002DEST_PATH_IMAGE046
；
（2）所述调频控制电路由电阻、
Figure 2011103307963100002DEST_PATH_IMAGE050
、二极管
Figure 2011103307963100002DEST_PATH_IMAGE052
、第一压控电路与第二压控电路构成，压控电路可选用NPN型MOS管，其连接方式为：选择器控制电路输出与第一压控电路、第二压控电路的启动继电器连接，负责控制该电路的开通关断；第一压控电路与调频补偿电路输出相连，其输出与第二压控电路的输出并联于钳位二极管
Figure 557823DEST_PATH_IMAGE052
；第二压控电路输入与芯片UCC3895管脚VREF的分压电阻低压侧相连；钳位二极管通过频率控制电阻
Figure 194658DEST_PATH_IMAGE050
、
Figure 274741DEST_PATH_IMAGE048
与芯片UCC3895管脚RT相连，控制该芯片的工作频率。
上述选择器控制电路由两个运放
Figure 2011103307963100002DEST_PATH_IMAGE054
、
Figure 2011103307963100002DEST_PATH_IMAGE056
和一个RS触发器
Figure 2011103307963100002DEST_PATH_IMAGE058
构成，其连接方式为：运放
Figure 535958DEST_PATH_IMAGE054
负端输入连接于调频补偿电路的输出，正端输入连接于芯片UCC3895的分压电阻低压侧，输出连接至RS触发器
Figure 80203DEST_PATH_IMAGE058
的S端；运放
Figure 73567DEST_PATH_IMAGE056
正端输入连接于调频补偿电路的输出，负端输入连接于芯片UCC3895的分压电阻高压侧，输出连接至RS触发器
Figure 640945DEST_PATH_IMAGE058
的R端；RS输出器
Figure 643536DEST_PATH_IMAGE058
输出Q端连接至调频控制电路中第二压控电路的启动继电器，
Figure 2011103307963100002DEST_PATH_IMAGE060
端连接至调频控制电路中第一压控电路的启动继电器及选择器。
上述死区反馈补偿环节包括调脉宽补偿电路和调脉宽死区控制电路：
（1）调脉宽补偿电路包括光耦
Figure 2011103307963100002DEST_PATH_IMAGE062
、稳压管以及构成两零三极点补偿的电阻电容，此处稳压管
Figure 42288DEST_PATH_IMAGE064
采用TL431便于零极点调节，其连接方式为：交错并联LLC谐振变换器输出电压
Figure 206553DEST_PATH_IMAGE006
经过电阻
Figure 2011103307963100002DEST_PATH_IMAGE066
与分压后通过补偿电容与
Figure 2011103307963100002DEST_PATH_IMAGE072
、稳压管、补偿电阻与
Figure 2011103307963100002DEST_PATH_IMAGE076
连接于光耦
Figure 739614DEST_PATH_IMAGE062
原边；光耦
Figure 117505DEST_PATH_IMAGE062
副边与补偿元件
Figure 2011103307963100002DEST_PATH_IMAGE078
、
Figure 780568DEST_PATH_IMAGE076
相连；
Figure 243910DEST_PATH_IMAGE022
为辅助电源供电，约为5V直流。其中
Figure 588304DEST_PATH_IMAGE066
、构成一个零点；
Figure 399539DEST_PATH_IMAGE076
、
Figure 350177DEST_PATH_IMAGE074
与
Figure 295000DEST_PATH_IMAGE072
构成另一个零点；
Figure 647484DEST_PATH_IMAGE074
、
Figure 590032DEST_PATH_IMAGE072
构成一个极点；
Figure 841016DEST_PATH_IMAGE076
、
Figure 527212DEST_PATH_IMAGE078
构成另一个极点；光耦反相放大构成第三个极点。该补偿电路的传递函数为
Figure 796519DEST_PATH_IMAGE046
；
（2）调脉宽死区控制电路由电阻
Figure 2011103307963100002DEST_PATH_IMAGE080
、
Figure 2011103307963100002DEST_PATH_IMAGE082
、
Figure 723018DEST_PATH_IMAGE008
、
Figure 648249DEST_PATH_IMAGE010
、
Figure 2011103307963100002DEST_PATH_IMAGE084
、
Figure 2011103307963100002DEST_PATH_IMAGE086
以及二极管
Figure 2011103307963100002DEST_PATH_IMAGE088
和
Figure 2011103307963100002DEST_PATH_IMAGE090
构成。芯片UCC3895死区时间大小取决于调脉宽补偿电路的输出电压值
Figure 2011103307963100002DEST_PATH_IMAGE092
、电阻、
Figure 137316DEST_PATH_IMAGE082
、
Figure 156088DEST_PATH_IMAGE008
和
Figure 568614DEST_PATH_IMAGE010
。芯片UCC3895死区时间大小取决于调脉宽补偿电路的输出电压值
Figure 409662DEST_PATH_IMAGE092
、电阻
Figure 591245DEST_PATH_IMAGE080
、
Figure 46497DEST_PATH_IMAGE082
、
Figure 743058DEST_PATH_IMAGE008
和
Figure 309168DEST_PATH_IMAGE010
，其连接方式为：调脉宽补偿电路的输出通过钳位二极管、与频率控制电阻
Figure 50039DEST_PATH_IMAGE080
、、
Figure 603698DEST_PATH_IMAGE008
和相连；电阻
Figure 369976DEST_PATH_IMAGE082
、
Figure 978812DEST_PATH_IMAGE010
与芯片UCC3895管脚ABDELAY、CDDELAY相连，负责调节该芯片的死区时间。
一种交错并联LLC谐振变换器控制方法，采用上述控制装置进行控制，其特征在于控制步骤如下：
1）当电路运行于重载时，使用调频闭环法进行控制，硬件电路包括调频补偿电路、调频控制电路和选择器控制电路。
2）当电路运行于轻载时，使用调脉宽闭环进行控制，硬件电路包括调脉宽补偿电路、调脉宽死区控制电路、选择器控制电路和选择器。
上述步骤1），当电路运行于重载时进行调频控制的步骤如下：   
（1）芯片UCC3895管脚VREF输出被电阻
Figure 2011103307963100002DEST_PATH_IMAGE096
、与
Figure 2011103307963100002DEST_PATH_IMAGE100
分压，得到电压
Figure 2011103307963100002DEST_PATH_IMAGE102
与
Figure 2011103307963100002DEST_PATH_IMAGE104
，并与调频补偿电路的输出
Figure 2011103307963100002DEST_PATH_IMAGE106
做比较，将结果分别送入RS触发器两端。
（2）由于电路工作在重载时，
Figure 824409DEST_PATH_IMAGE104
Figure 2011103307963100002DEST_PATH_IMAGE108
Figure 835090DEST_PATH_IMAGE106
。选择器控制电路收到RS触发器关闭信号，通过选择器将调脉宽补偿电路和脉宽死区控制电路切除，此时交错并联LLC谐振变换器的死区时间为芯片UCC3895最小死区时间。 
（3）芯片UCC3895管脚RT的外接等效电阻，其最大值由电阻决定，最小值由电阻
Figure 706368DEST_PATH_IMAGE048
与
Figure 480289DEST_PATH_IMAGE050
决定。当电路运行于额定工作状态时，第一压控电路与三型调频补偿电路的输出连接，从而根据补偿电路输出电压
Figure 345477DEST_PATH_IMAGE106
的变化动态调节管脚RT的外接等效电阻，达到调频功能。
上述步骤2），当电路运行于轻载时进行调脉宽控制的步骤如下：   
（1）当电路刚启动及工作在空载、轻载区域时，调频补偿电路输出较小，此时
Figure 880811DEST_PATH_IMAGE106
Figure 396106DEST_PATH_IMAGE108
Figure 2011103307963100002DEST_PATH_IMAGE110
。RS锁存器将第二压控电路与相连，进行死区时间调制。
（2）由于
Figure 487876DEST_PATH_IMAGE106
Figure 371650DEST_PATH_IMAGE108
Figure 425056DEST_PATH_IMAGE110
，由选择器控制电路通过选择器将调脉宽死区控制电路、调脉宽补偿电路与主电路相连。芯片UCC3895死区时间大小取决于调脉宽补偿电路的输出电压值
Figure 327153DEST_PATH_IMAGE092
、电阻
Figure 807813DEST_PATH_IMAGE080
、
Figure 178883DEST_PATH_IMAGE082
、
Figure 770401DEST_PATH_IMAGE008
和。调脉宽补偿电路输出电压
Figure 444145DEST_PATH_IMAGE092
与调脉宽死区控制电路配合动态调节芯片UCC3895的死区时间，等效于调节占空比，保证电路的稳定运行。
（3）由于第一压控电路被切除，故电路运行于定频控制，频率取决于电阻
Figure 223882DEST_PATH_IMAGE048
。
 
本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：
本发明使用芯片UCC3895对LLC谐振变换器进行交错并联控制，利用芯片UCC3895相移可调和死区0-100%调制的特性，通过硬件设计完成轻载与重载时的分类控制，降低了成本，同时提高整个装置的可靠性。
     本发明的交错并联运行LLC谐振变换器不依赖于传统LLC芯片进行控制，使用模拟芯片UCC3895能够达到大功率传输的要求，并能较好地完成系统的均流控制。
附图说明
图1是一种交错并联LLC谐振变换器控制装置的电路拓扑图。
图2是图1所示交错并联LLC谐振变换器控制装置的驱动及电流波形图。
图3是图1中采用的主控芯片UCC3895所用的关键引脚图。
图4是图1中的调频补偿、调频控制及选择器控制电路的拓扑图。
图5是图1中的调脉宽死区控制及调脉宽补偿电路拓扑图。
具体实施方式
实施例一：
本发明的优选实施例结合附图详述如下：
参见图1交错并联运行LLC谐振变换器的控制装置，包括两个LLC谐振变换器构成的主电路（100），其特征在于通过一个基于全桥移相芯片UCC3895的控制电路控制所述交错并联LLC谐振变换器主电路（100）；当电路工作于轻载时，通过死区反馈补偿环节调整芯片UCC3895（108）的输出脉宽；当电路工作于重载时，通过调频反馈补偿环节调整芯片UCC3895（108）的输出频率，并通过修改交错并联LLC谐振变换器主电路（100）的耦合变压器
Figure 2011103307963100002DEST_PATH_IMAGE112
、
Figure 2011103307963100002DEST_PATH_IMAGE114
原边端连接方式，改进副边电路的均流。所述基于全桥移相芯片UCC3895的控制电路由一个芯片UCC3895（108）、一个LLC三型调频补偿电路（101）、一个负责调整芯片UCC3895工作频率的调频控制电路（104）、一个切换芯片UCC3895工作状态的选择器控制电路（105）和选择器（103）、一个LLC三型调脉宽补偿电路（102）以及一个调脉宽控制电路（106）构成。
附图1给出了使用同一输入源的基于芯片UCC3895控制的交错并联运行LLC谐振变换器。其中LLC主拓扑（100）原边两个励磁电感连接处（109）不接地，能有效地将电路的不均流度降至5%-20%。通过此处改进，避免均流环的设计，提高了电路的鲁棒性。
上述芯片UCC3895（108）管脚RT通过调频控制电路（104）和调频补偿电路（101）相连，根据输出电压动态调节芯片UCC3895（108）PWM输出管脚。
上述芯片UCC3895（108）管脚CDDELY、ABDELY通过调脉宽死区控制电路（106）与调脉宽补偿电路（102）相连，动态调节电路的死区时间。
上述芯片UCC3895（108）PWM管脚AOUT、BOUT、COUT、DOUT分别驱动两个LLC谐振变换器的MOS管
Figure 2011103307963100002DEST_PATH_IMAGE116
、
Figure 2011103307963100002DEST_PATH_IMAGE118
、
Figure 2011103307963100002DEST_PATH_IMAGE120
、
Figure 2011103307963100002DEST_PATH_IMAGE122
。
      上述选择器控制电路（105）输出与选择器（103）相连，控制选择器（103）的开通与关断。选择器（103）选用电压型继电器。 
附图2给出了基于全桥移相芯片UCC3895控制的LLC谐振变换器驱动波形和电流波形，其中两个LLC谐振变换器的对应驱动波形相差90度。
Figure 2011103307963100002DEST_PATH_IMAGE124
为流过副边二极管
Figure 2011103307963100002DEST_PATH_IMAGE126
的电流，
Figure 2011103307963100002DEST_PATH_IMAGE128
为流过副边二极管
Figure 369824DEST_PATH_IMAGE126
的电流。由于两个谐振变换器交错并联，故副边输出电流的峰峰值脉动将会大幅度减小，从而得到更平稳的输出电压。
附图3给出了基于模拟芯片UCC3895的交错并联LLC谐振变换器控制装置，利用该芯片死区0-100%调制及相移可控的特性，将其作为交错并联LLC谐振变换器的主控芯片进行控制，芯片UCC3895（108）管脚连接方式：
（1）芯片UCC3895（108）管脚EAOUT与管脚VREF的分压电路相连接，所述管脚EAOUT电压恒定，从而控制芯片UCC3895（108）管脚AOUT、BOUT与管脚COUT、DOUT相移大小恒为180度，实现电路的交错并联。本实施例中，闭环通过TL431与光耦实现，不采用芯片内部的运放电路。
（2） 芯片UCC3895（108）管脚ADS与CS管脚通过电阻接地，不使用该管脚的死区延时调节功能。
（3）芯片UCC3895（108）管脚RT与调频控制电路（104）输出连接。该芯片的工作频率由管脚CT外接电容的充放电时间决定，故调整管脚RT外接等效电阻的大小等同于调节芯片UCC3895（108）工作频率，达到调频效果，适用于电路重载时的调频控制。
由于芯片UCC3895（108）管脚CT的充电电流等于
Figure 2011103307963100002DEST_PATH_IMAGE130
，故其最小工作频率由
Figure 184196DEST_PATH_IMAGE048
（402）决定，最大工作频率由
Figure 2011103307963100002DEST_PATH_IMAGE132
决定。附图4给出调频控制电路拓扑图。
（4）芯片UCC3895（108）管脚ABDELAY、CDDELAY与调脉宽死区控制电路（106）连接，等效于调节占空比，适用于轻载与启动时的调脉宽定频控制。
该芯片PWM死区时间取决于管脚ADS、CS的电压和管脚ABDELAY、CDDELAY的外接电阻，通过改变外围等效电阻的大小，等效调节芯片输出的PWM占空比。
实施例二：
本交错并联LLC谐振变换器的控制方法用于控制上述装置，其特征在于控制步骤为：当电路运行于重载时，交错并联谐振变换器电路由调频闭环控制，包括调频补偿电路（101）、调频控制电路（104）和选择器控制电路（105）：
（1）调频补偿电路（101）包括光耦
Figure 819708DEST_PATH_IMAGE002
（408）、稳压管
Figure 86741DEST_PATH_IMAGE004
（419）以及构成两零三极点补偿的电阻电容，此处稳压管
Figure 347958DEST_PATH_IMAGE004
（419）采用TL431便于零极点调节。其中一个零点置于LLC的高频极点处，一个零点置于LLC电路双极点处，一个极点置于ESR零点处，一个放置于谐振频率一半处，另一极点为补偿电路引入的处于零点的极点。
由于LLC谐振变换器小信号传递函数为
Figure 2011103307963100002DEST_PATH_IMAGE134
其中，分母的二次方程的解根据变换器运行状态的不同，可以是双重极点低频的
Figure 2011103307963100002DEST_PATH_IMAGE136
是由输出滤波电路产生的，
Figure 2011103307963100002DEST_PATH_IMAGE138
是电容等效串联电阻(ESR)效应而产生的。
交错并联LLC谐振变换器输出电压
Figure 829886DEST_PATH_IMAGE006
经过电阻
Figure 885567DEST_PATH_IMAGE008
与
Figure 639896DEST_PATH_IMAGE010
分压后通过补偿电容
Figure 376908DEST_PATH_IMAGE012
与
Figure 730921DEST_PATH_IMAGE014
、稳压管
Figure 160765DEST_PATH_IMAGE004
、补偿电阻
Figure 464707DEST_PATH_IMAGE016
与
Figure 739831DEST_PATH_IMAGE018
连接于光耦
Figure 383302DEST_PATH_IMAGE002
（408）原边；光耦（408）副边与补偿元件、
Figure 260439DEST_PATH_IMAGE018
相连；
Figure 339254DEST_PATH_IMAGE022
为辅助电源供电，约为5V直流。其中、
Figure 671195DEST_PATH_IMAGE012
构成一个零点；
Figure 621833DEST_PATH_IMAGE018
、
Figure 317388DEST_PATH_IMAGE016
与
Figure 732189DEST_PATH_IMAGE014
构成另一个零点；
Figure 674737DEST_PATH_IMAGE016
、构成一个极点；
Figure 346338DEST_PATH_IMAGE018
、
Figure 818908DEST_PATH_IMAGE020
构成另一个极点；光耦反相放大构成第三个极点，其特征描述如下：
设
Figure 994674DEST_PATH_IMAGE024
为原边光耦原边的电流
Figure 919905DEST_PATH_IMAGE026
  其中
Figure 144213DEST_PATH_IMAGE028
为
Figure 18759DEST_PATH_IMAGE008
，
Figure 303110DEST_PATH_IMAGE030
为
Figure 715637DEST_PATH_IMAGE032
，为               
设为输出控制电压 ，为光耦副边电流
                   
令
Figure 820176DEST_PATH_IMAGE044
为光耦放大倍数，得补偿电路的传递函数为
 
Figure 180750DEST_PATH_IMAGE046
；
（2）调频控制电路（104）由电阻
Figure 567869DEST_PATH_IMAGE048
（404）、
Figure 750720DEST_PATH_IMAGE050
(405)、二极管
Figure 641315DEST_PATH_IMAGE052
（404）、第一压控电路（415）与第二压控电路（416）构成，压控电路可选用NPN型MOS管，其连接方式为：选择器控制电路（105）输出与第一压控电路（415）、第二压控电路（416）的启动继电器相连接，负责控制该电路的开通关断；第一压控电路（415）与调频补偿电路（101）输出相连，其输出与第二压控电路（416）的输出并联于钳位二极管
Figure 500687DEST_PATH_IMAGE052
（407）；第二压控电路（416）输入与芯片UCC3895（108）管脚VREF的分压电阻低压侧相连；钳位二极管
Figure 109523DEST_PATH_IMAGE052
（407）通过频率控制电阻
Figure 283015DEST_PATH_IMAGE050
（405）和
Figure 106746DEST_PATH_IMAGE048
（404）与芯片UCC3895（108）管脚RT相连，控制该芯片的工作频率。
（3）选择器控制电路（402）由运放
Figure 74702DEST_PATH_IMAGE054
（413）、（414）和RS触发器
Figure 944755DEST_PATH_IMAGE058
（412）构成，其连接方式为：选择器控制电路（105）由运放
Figure 809943DEST_PATH_IMAGE054
（413）、
Figure 948800DEST_PATH_IMAGE056
（414）与一个RS触发器
Figure 339418DEST_PATH_IMAGE058
（412）构成。运放
Figure 589134DEST_PATH_IMAGE054
（413）负端输入连接于调频补偿电路（101）的输出，正端输入连接于芯片UCC3895（108）的分压电阻低压侧，输出连接至RS触发器
Figure 636724DEST_PATH_IMAGE058
（412）的S端；运放
Figure 946483DEST_PATH_IMAGE056
（414）正端输入连接于调频补偿电路（101）的输出，负端输入连接于芯片UCC3895（108）的分压电阻高压侧，输出连接至RS触发器（412）的R端；RS输出器
Figure 883663DEST_PATH_IMAGE058
（412）输出Q端连接至调频控制电路（104）第二压控电路（416）的启动继电器，
Figure 723443DEST_PATH_IMAGE060
端连接至调频控制电路（104）第一压控电路（415）的启动继电器及选择器（103）。
（4）芯片UCC3895（406）管脚RT的外接等效电阻，其最大值由电阻
Figure 204103DEST_PATH_IMAGE048
（404）决定，最小值由电阻
Figure 2011103307963100002DEST_PATH_IMAGE140
与(405)决定。当电路运行于额定工作状态时，第一压控电路（415）与调频补偿电路（401）的输出连接，从而根据补偿电路输出电压
Figure 415958DEST_PATH_IMAGE106
的变化动态调节管脚RT的外接等效电阻，达到调频功能。
当负载越重，则三型调频补偿电路输出电压
Figure 923294DEST_PATH_IMAGE106
越高，电路的工作频率越低。反之，电路的工作频率变高。
（5）芯片UCC3895（108）管脚VREF输出被电阻
Figure 574855DEST_PATH_IMAGE096
（411）、
Figure 682489DEST_PATH_IMAGE098
（410）与
Figure 77698DEST_PATH_IMAGE100
（409）分压，得到电压
Figure 626491DEST_PATH_IMAGE102
与，并与调频补偿电路（101）的输出
Figure 794615DEST_PATH_IMAGE106
做比较，将结果分别送入RS触发器（412）两端。当电路工作于重载或者额定状态时，
Figure 993515DEST_PATH_IMAGE104
Figure 459132DEST_PATH_IMAGE108
Figure 718075DEST_PATH_IMAGE106
，选择器控制电路（417）收到RS触发器（412）关闭信号，通过选择器（103）将调脉宽补偿电路（102）和脉宽死区控制电路（106）切除，此时LLC谐振变换器的死区时间为芯片UCC3895最小死区时间。根据要求将
Figure 285454DEST_PATH_IMAGE082
与
Figure 22465DEST_PATH_IMAGE010
配置为5K，得到电路的死区时间为250ns，满足LLC原边MOS管寄生电容放电时间的要求。
当电路运行于轻载或刚启动时，交错并联谐振变换器电路由调脉宽闭环控制，包括调脉宽补偿电路（102）、调脉宽死区控制电路（106）、选择器控制电路（105）和选择器（103），其特征为：
（1）调脉宽补偿电路（102）包括光耦
Figure 545851DEST_PATH_IMAGE062
（503）、稳压管
Figure 38012DEST_PATH_IMAGE064
（509）以及构成两零三极点补偿的电阻电容，此处稳压管
Figure 14058DEST_PATH_IMAGE064
（509）采用TL431便于零极点调节，
其连接方式为：交错并联LLC谐振变换器输出电压
Figure 367810DEST_PATH_IMAGE006
经过电阻与
Figure 346448DEST_PATH_IMAGE068
分压后通过补偿电容
Figure 137686DEST_PATH_IMAGE070
与
Figure 216501DEST_PATH_IMAGE072
、稳压管
Figure 714478DEST_PATH_IMAGE064
、补偿电阻与
Figure 249813DEST_PATH_IMAGE076
连接于光耦（503）原边；光耦
Figure 547119DEST_PATH_IMAGE062
（503）副边与补偿元件
Figure 489667DEST_PATH_IMAGE078
、相连；
Figure 161268DEST_PATH_IMAGE022
为辅助电源供电，约为5V直流。其中
Figure 633838DEST_PATH_IMAGE066
、
Figure 544025DEST_PATH_IMAGE070
构成一个零点；
Figure 469256DEST_PATH_IMAGE076
、
Figure 500753DEST_PATH_IMAGE074
与
Figure 827830DEST_PATH_IMAGE072
构成另一个零点；、
Figure 587024DEST_PATH_IMAGE072
构成一个极点；、
Figure 531026DEST_PATH_IMAGE078
构成另一个极点；光耦反相放大构成第三个极点。该补偿电路的传递函数为
Figure 799328DEST_PATH_IMAGE046
其中一个极点放置于ESR零点处，一个零点放置于双极点处，另有一个处于零点的极点。与调频补偿电路不同，须将剩余一极点频率放大，剩余一零点频率缩小才能保证在轻载或空载时电路稳定运行于调脉宽区域。图5给出了基于硬件的调脉宽闭环控制电路图。
（2）调脉宽死区控制电路（106）包括电阻
Figure 699151DEST_PATH_IMAGE080
（505）、
Figure 265261DEST_PATH_IMAGE082
（507）、
Figure 363667DEST_PATH_IMAGE008
（510）、
Figure 989821DEST_PATH_IMAGE010
（511）、
Figure 189989DEST_PATH_IMAGE084
（506）、
Figure 294211DEST_PATH_IMAGE086
（512）以及二极管
Figure 450386DEST_PATH_IMAGE088
(508)和
Figure 309758DEST_PATH_IMAGE090
（513）构成。芯片UCC3895（108）死区时间大小取决于调脉宽补偿电路（102）的输出电压值
Figure 918593DEST_PATH_IMAGE092
、电阻
Figure 905135DEST_PATH_IMAGE080
（505）、
Figure 915816DEST_PATH_IMAGE082
（507）、（510）和
Figure 42221DEST_PATH_IMAGE010
（511），其连接方式为：调脉宽补偿电路（102）的输出通过钳位二极管
Figure 488246DEST_PATH_IMAGE088
（508）、
Figure 432063DEST_PATH_IMAGE094
（513）与频率控制电阻
Figure 570920DEST_PATH_IMAGE080
（505）、（507）、
Figure 466381DEST_PATH_IMAGE008
（510）和
Figure 451654DEST_PATH_IMAGE010
（511）相连；电阻（507）、
Figure 645186DEST_PATH_IMAGE010
（511）与芯片UCC3895（108）管脚ABDELAY、CDDELAY相连，负责调节该芯片的死区时间。
（3）当电路刚启动及工作在空载、轻载区域时，调频补偿电路（101）输出
Figure 698593DEST_PATH_IMAGE106
较小，此时
Figure 600690DEST_PATH_IMAGE106
Figure 81350DEST_PATH_IMAGE108
Figure 373791DEST_PATH_IMAGE110
， RS锁存器（412）将第二压控电路（406）与
Figure 43938DEST_PATH_IMAGE052
（104）相连，令电路运行于定频工作状态，满足轻载空载及启动时调频定占空比的工作要求。
（4）由于
Figure 389785DEST_PATH_IMAGE108
Figure 497419DEST_PATH_IMAGE110
，由选择器控制电路（105）通过选择器（103）将调脉宽死区控制电路（106）、调脉宽补偿电路（102）与主电路（100）相连。调脉宽补偿电路（102）输出电压
Figure 892628DEST_PATH_IMAGE092
与调脉宽死区控制电路（106）配合动态调节芯片UCC3895（108）的死区时间，等效于调节占空比，保证电路的稳定运行。当电路负载越轻，管脚ABDELAY和管脚CDDELAY的外接等效电阻越大，死区时间越大，占空比越小，符合定频调占空比的特性。

Claims (10)

1.一种交错并联LLC谐振变换器控制装置，包括一套交错并联LLC谐振变换器主电路LLC谐振变换器主电路(100)，其特征在于通过一个基于全桥移相芯片UCC3895的控制电路控制所述交错并联LLC谐振变换器主电路（100）；当电路工作于轻载时，通过死区反馈补偿环节调整芯片UCC3895（108）的输出脉宽；当电路工作于重载时，通过调频反馈补偿环节调整芯片UCC3895（108）的输出频率，并通过修改交错并联LLC谐振变换器主电路（100）的耦合变压器                                                
Figure 367713DEST_PATH_IMAGE001
、原边端连接方式，改进副边电路的均流。
2.根据权利要求1所述的交错并联LLC谐振变换器控制装置，其特征在于所述基于全桥移相芯片UCC3895的控制电路，包括：一个芯片UCC3895（108）、一个LLC三型调频补偿电路（101）与一个调整芯片UCC3895（108）工作频率的调频控制电路（104）相连构成的调频反馈补偿环节以及一个切换芯片UCC3895（108）工作状态的选择器控制电路（105）与选择器（103）、一个LLC三型调脉宽补偿电路（102）与一个调脉宽死区控制电路（106）构成的死区反馈补偿环节；所述的芯片UCC3895（108）与调频控制电路（104）、调脉宽死区控制电路（106）相连，所述的选择器（103）、调频补偿电路（101）、芯片UCC3895(108)与交错并联谐振变换器主电路（100）相连。
3.根据权利要求2所述的交错并联LLC谐振变换器控制装置，其特征在于交错并联LLC谐振变换器主电路（100）的输入为同一直流电压源；交错并联LLC谐振变换器主电路的耦合变压器连接处（109）不接地。
4.根据权利要求2所述的交错并联LLC谐振变换器控制装置，其特征在于所述芯片UCC3895（108）管脚连接方式；
（1）芯片UCC3895（108）管脚EAOUT与管脚VREF的分压电路相连接，所述管脚EAOUT电压恒定，从而控制芯片UCC3895（108）管脚AOUT、BOUT与管脚COUT、DOUT相移大小恒为180度，实现电路的交错并联；
（2）芯片UCC3895（108）管脚ADS与CS管脚接地，不使用该管脚的延时调整功能；
（3）芯片UCC3895（108）管脚RT与调频控制电路（104）输出连接；
该芯片的工作频率由管脚CT外接电容的充放电时间决定，故调整管脚RT外接等效电阻的大小等同于调节芯片UCC3895（108）输出频率；
（4）芯片UCC3895（108）管脚ABDELAY、CDDELAY与调脉宽死区控制电路（106）连接。
5.根据权利要求2所述的交错并联LLC谐振变换器控制装置，其特征在于所述调频反馈补偿环节，由所述调频补偿电路（101）与调频控制电路（104）连接构成：
（1）所述调频补偿电路（101）包括一个光耦
Figure 434075DEST_PATH_IMAGE003
（408）、一个稳压管
Figure 830553DEST_PATH_IMAGE004
（419）以及构成两零点三极点补偿的电阻电容，其连接方式为：交错并联LLC谐振变换器输出电压
Figure 80268DEST_PATH_IMAGE005
经过电阻
Figure 127859DEST_PATH_IMAGE006
与
Figure 437617DEST_PATH_IMAGE007
分压后通过补偿电容
Figure 321391DEST_PATH_IMAGE008
与、稳压管
Figure 276895DEST_PATH_IMAGE004
、补偿电阻与
Figure 49995DEST_PATH_IMAGE011
连接于光耦（408）原边；光耦（408）副边与补偿元件、相连；
Figure 376023DEST_PATH_IMAGE013
为辅助电源供电，约为5V直流；
其中
Figure 924816DEST_PATH_IMAGE006
、
Figure 75174DEST_PATH_IMAGE008
构成一个零点；
Figure 342207DEST_PATH_IMAGE011
、
Figure 354157DEST_PATH_IMAGE010
与
Figure 757456DEST_PATH_IMAGE009
构成另一个零点；
Figure 16400DEST_PATH_IMAGE010
、
Figure 833046DEST_PATH_IMAGE009
构成一个极点；
Figure 570058DEST_PATH_IMAGE011
、
Figure 906492DEST_PATH_IMAGE012
构成另一个极点；光耦反向放大构成第三个极点，其特征描述如下：
      设
Figure 336336DEST_PATH_IMAGE014
为原边光耦原边的电流
 其中
Figure 915402DEST_PATH_IMAGE016
为
Figure 371923DEST_PATH_IMAGE006
，
Figure 707089DEST_PATH_IMAGE017
为
Figure 498328DEST_PATH_IMAGE018
，
Figure 577142DEST_PATH_IMAGE019
为
Figure 75119DEST_PATH_IMAGE020
               设
Figure 394236DEST_PATH_IMAGE021
为输出控制电压 ，为光耦副边电流
                  
Figure 492959DEST_PATH_IMAGE023
      令
Figure 907760DEST_PATH_IMAGE024
为光耦放大倍数，得
  
Figure 850309DEST_PATH_IMAGE025
；
（2）所述调频控制电路（104）由电阻
Figure 101292DEST_PATH_IMAGE026
（404）、
Figure 521909DEST_PATH_IMAGE027
(405)、二极管
Figure 994479DEST_PATH_IMAGE028
（404）、第一压控电路（415）与第二压控电路（416）构成，压控电路可选用NPN型MOS管，其连接方式为：选择器控制电路（105）输出与第一压控电路（415）、第二压控电路（416）的启动继电器相连接，负责控制该电路的开通关断；第一压控电路（415）与调频补偿电路（101）输出相连，其输出与第二压控电路（416）的输出并联于钳位二极管
Figure 904666DEST_PATH_IMAGE028
（407）；第二压控电路（416）输入与芯片UCC3895（108）管脚VREF的分压电阻低压侧相连；钳位二极管
Figure 829897DEST_PATH_IMAGE028
（407）通过频率控制电阻
Figure 867254DEST_PATH_IMAGE027
（405）和
Figure 194330DEST_PATH_IMAGE026
（404）与芯片UCC3895（108）管脚RT相连，控制该芯片的工作频率。
6.根据权利要求2所述的交错并联LLC谐振变换器控制装置 ，其特征在于选择器控制电路（105）由运放
Figure 478681DEST_PATH_IMAGE029
（413）、
Figure 953525DEST_PATH_IMAGE030
（414）与一个RS触发器（412）构成，其连接方式为：运放
Figure 710576DEST_PATH_IMAGE029
（413）负端输入连接于调频补偿电路（101）的输出，正端输入连接于芯片UCC3895（108）的分压电阻低压侧，输出连接至RS触发器
Figure 165829DEST_PATH_IMAGE031
（412）的S端；运放
Figure 65651DEST_PATH_IMAGE030
（414）正端输入连接于调频补偿电路（101）的输出，负端输入连接于芯片UCC3895（108）的分压电阻高压侧，输出连接至RS触发器
Figure 694079DEST_PATH_IMAGE031
（412）的R端；RS输出器
Figure 730168DEST_PATH_IMAGE031
（412）输出Q端连接至第二压控电路（416）的启动继电器，
Figure 356321DEST_PATH_IMAGE032
端连接至第一压控电路（415）的启动继电器及选择器（103）。
7.根据权利要求2所述的交错并联LLC谐振变换器控制装置，其特征在于所述死区反馈补偿环节，包括调脉宽补偿电路（102）和调脉宽死区控制电路（106）：
（1）所述调脉宽补偿电路（102）包括一个光耦
Figure 636385DEST_PATH_IMAGE033
（503）、一个稳压管
Figure 553656DEST_PATH_IMAGE034
（509）以及构成两零三极点补偿的电阻电容，此处稳压管（509）采用TL431便于零极点调节，其连接方式为：交错并联LLC谐振变换器输出电压
Figure 506886DEST_PATH_IMAGE005
经过电阻
Figure 178039DEST_PATH_IMAGE035
与
Figure 351531DEST_PATH_IMAGE036
分压后通过补偿电容
Figure 175262DEST_PATH_IMAGE037
与
Figure 143218DEST_PATH_IMAGE038
、稳压管
Figure 239350DEST_PATH_IMAGE034
、补偿电阻
Figure 747691DEST_PATH_IMAGE039
与
Figure 878458DEST_PATH_IMAGE040
连接于光耦
Figure 17316DEST_PATH_IMAGE033
（503）原边；光耦
Figure 413793DEST_PATH_IMAGE033
（503）副边与补偿元件
Figure 663509DEST_PATH_IMAGE041
、
Figure 711099DEST_PATH_IMAGE040
相连；
Figure 20858DEST_PATH_IMAGE013
为辅助电源供电，约为5V直流；
其中
Figure 91582DEST_PATH_IMAGE035
、
Figure 958038DEST_PATH_IMAGE037
构成一个零点；
Figure 797818DEST_PATH_IMAGE040
、
Figure 340795DEST_PATH_IMAGE039
与构成另一个零点；
Figure 490334DEST_PATH_IMAGE039
、
Figure 997669DEST_PATH_IMAGE038
构成一个极点；
Figure 649231DEST_PATH_IMAGE040
、
Figure 694547DEST_PATH_IMAGE041
构成另一个极点；光耦反向放大构成第三个极点；
该补偿电路的传递函数为
Figure 152073DEST_PATH_IMAGE025
；
（2）调脉宽死区控制电路（106）由电阻
Figure 700866DEST_PATH_IMAGE042
（505）、
Figure 601957DEST_PATH_IMAGE043
（507）、（510）、
Figure 802311DEST_PATH_IMAGE007
（511）、（506）、
Figure 792450DEST_PATH_IMAGE045
（512）以及二极管(508)和
Figure 96841DEST_PATH_IMAGE047
（513）构成；
芯片UCC3895（108）死区时间大小取决于调脉宽补偿电路（102）的输出电压值
Figure 620226DEST_PATH_IMAGE048
、电阻
Figure 846808DEST_PATH_IMAGE042
（505）、
Figure 88433DEST_PATH_IMAGE043
（507）、
Figure 436326DEST_PATH_IMAGE006
（510）和
Figure 814218DEST_PATH_IMAGE007
（511），其连接方式为：调脉宽补偿电路（102）的输出通过钳位二极管
Figure 414963DEST_PATH_IMAGE046
（508）、
Figure 940623DEST_PATH_IMAGE049
（513）与频率控制电阻
Figure 285016DEST_PATH_IMAGE042
（505）、
Figure 596043DEST_PATH_IMAGE043
（507）、
Figure 102111DEST_PATH_IMAGE006
（510）和
Figure 318328DEST_PATH_IMAGE007
（511）相连；电阻
Figure 263151DEST_PATH_IMAGE043
（507）、
Figure 615635DEST_PATH_IMAGE007
（511）与芯片UCC3895（108）管脚ABDELAY、CDDELAY相连，负责调节该芯片的死区时间。
8.一种交错并联LLC谐振变换器控制方法，采用权利要求1所述交错并联LLC谐振变换器控制装置进行控制，其特征在于控制步骤如下：
当电路运行于重载时，使用调频闭环法进行控制，硬件电路包括调频补偿电路（101）、调频控制电路（104）和选择器控制电路（105）；
当电路运行于轻载时，使用调脉宽闭环进行控制，硬件电路包括调脉宽补偿电路（102）、调脉宽死区控制电路（106）、选择器控制电路（105）和选择器（103）。
9.根据权利要求8所述的交错并联LLC谐振变换器变换器控制方法，其特征在于当电路运行于重载时，进行调频控制的步骤如下：  
（1）芯片UCC3895（108）管脚VREF输出被电阻
Figure 292604DEST_PATH_IMAGE050
（411）、（410）与
Figure 229784DEST_PATH_IMAGE052
（409）分压，得到电压
Figure 499091DEST_PATH_IMAGE053
与
Figure 612541DEST_PATH_IMAGE054
，并与调频补偿电路（101）的输出
Figure 350821DEST_PATH_IMAGE055
做比较，将结果分别送入RS触发器（412）两端；
（2）由于电路工作在重载时，
Figure 575129DEST_PATH_IMAGE054
Figure 964522DEST_PATH_IMAGE056
Figure 248872DEST_PATH_IMAGE055
；
选择器控制电路（105）收到RS触发器（412）关闭信号，通过选择器（103）将调脉宽补偿电路（102）和脉宽死区控制电路（106）切除，此时交错并联LLC谐振变换器的死区时间为芯片UCC3895最小死区时间； 
（3）芯片UCC3895（108）管脚RT的外接等效电阻，其最大值由电阻（404）决定，最小值由电阻
Figure 236868DEST_PATH_IMAGE057
与(405)决定；
当电路运行于额定工作状态时，第一压控电路（415）与调频补偿电路（401）的输出连接，从而根据补偿电路输出电压
Figure 936020DEST_PATH_IMAGE055
的变化动态调节管脚RT的外接等效电阻，达到调频功能。
10.根据权利要求8所述的交错并联LLC谐振变换器变换器控制方法，其特征在于当电路运行于轻载时，进行调脉宽控制的控制步骤如下：   
（1）当电路刚启动及工作在空载、轻载区域时，调频补偿电路（101）输出
Figure 648892DEST_PATH_IMAGE055
较小，此时
Figure 215003DEST_PATH_IMAGE055
Figure 939562DEST_PATH_IMAGE058
；RS锁存器（412）将第二压控电路（406）与
Figure 874151DEST_PATH_IMAGE028
（403）相连，进行死区时间调制；
（2）由于
Figure 243953DEST_PATH_IMAGE055
Figure 462444DEST_PATH_IMAGE056
Figure 259499DEST_PATH_IMAGE058
，由选择器控制电路（105）通过选择器（103）将调脉宽死区控制电路（106）、调脉宽补偿电路（102）与主电路（100）相连；芯片UCC3895（108）死区时间大小取决于调脉宽补偿电路（102）的输出电压值
Figure 868335DEST_PATH_IMAGE048
、电阻
Figure 589297DEST_PATH_IMAGE042
（505）、
Figure 599979DEST_PATH_IMAGE043
（507）、
Figure 630252DEST_PATH_IMAGE006
（510）和
Figure 726384DEST_PATH_IMAGE007
（511）；
调脉宽补偿电路（102）输出电压
Figure 437988DEST_PATH_IMAGE048
与调脉宽死区控制电路（106）配合动态调节芯片UCC3895（108）的死区时间，等效于调节占空比，保证电路的稳定运行；
（3）由于第一压控电路（415）被切除，故电路运行于定频控制，频率取决于电阻（404）。
CN2011103307963A 2011-10-27 2011-10-27 交错并联llc谐振变换器控制装置和方法 Pending CN102364861A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103307963A CN102364861A (zh) 2011-10-27 2011-10-27 交错并联llc谐振变换器控制装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103307963A CN102364861A (zh) 2011-10-27 2011-10-27 交错并联llc谐振变换器控制装置和方法

Publications (1)

Publication Number Publication Date
CN102364861A true CN102364861A (zh) 2012-02-29

Family

ID=45691415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103307963A Pending CN102364861A (zh) 2011-10-27 2011-10-27 交错并联llc谐振变换器控制装置和方法

Country Status (1)

Country Link
CN (1) CN102364861A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103457471A (zh) * 2013-09-13 2013-12-18 华为技术有限公司 谐振变换器
CN104066252A (zh) * 2014-07-03 2014-09-24 东南大学 Clc恒流网络型led自均流电路及其控制方法
CN104201900A (zh) * 2014-09-18 2014-12-10 南京航空航天大学 一种谐振变换器及其控制方法
CN105281551A (zh) * 2014-06-25 2016-01-27 西门子公司 谐振转换器的激活电路
CN106787653A (zh) * 2017-03-31 2017-05-31 华为技术有限公司 一种驱动控制方法及电源电路
CN106936316A (zh) * 2017-05-05 2017-07-07 茂硕电源科技股份有限公司 一种llc调控电路
CN107276190A (zh) * 2017-05-27 2017-10-20 华为技术有限公司 一种轻载纹波的发波方法及装置、设备
CN107332265A (zh) * 2017-05-12 2017-11-07 辽宁工程技术大学 微电网储能系统中双向变流器效率优化控制方法
CN109240399A (zh) * 2018-10-29 2019-01-18 北京无线电测量研究所 一种用于电源控制的调频/移相复合控制电路
CN109327146A (zh) * 2018-12-07 2019-02-12 中国电子科技集团公司第四十三研究所 一种电压控制隔离型dc/dc变换器的环路补偿电路及补偿方法
CN109496009A (zh) * 2018-10-08 2019-03-19 深圳市崧盛电子股份有限公司 一种反馈环路补偿切换电路及驱动电源
CN110165897A (zh) * 2019-05-28 2019-08-23 矽力杰半导体技术(杭州)有限公司 控制电路、控制方法及隔离型变换器
CN110572040A (zh) * 2019-09-24 2019-12-13 西北工业大学 半桥llc谐振变换器交错并联电路及其均流控制方法
WO2020103831A1 (zh) * 2018-11-19 2020-05-28 中兴通讯股份有限公司 一种开关电源
CN113098248A (zh) * 2021-04-09 2021-07-09 华中科技大学 一种可配相数交错并联开关电源变换器
WO2023065380A1 (zh) * 2021-10-20 2023-04-27 华中科技大学 一种多相交错并联llc变换器优化控制方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060126364A1 (en) * 2002-08-09 2006-06-15 Masayuki Yasumura Switching power supply circuit
CN101247090A (zh) * 2008-03-07 2008-08-20 艾默生网络能源有限公司 多相直流-直流变换器
CN102044983A (zh) * 2009-10-08 2011-05-04 康舒科技股份有限公司 高转换效率的脉冲模式谐振式电源转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060126364A1 (en) * 2002-08-09 2006-06-15 Masayuki Yasumura Switching power supply circuit
CN101247090A (zh) * 2008-03-07 2008-08-20 艾默生网络能源有限公司 多相直流-直流变换器
CN102044983A (zh) * 2009-10-08 2011-05-04 康舒科技股份有限公司 高转换效率的脉冲模式谐振式电源转换器

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103457471A (zh) * 2013-09-13 2013-12-18 华为技术有限公司 谐振变换器
CN103457471B (zh) * 2013-09-13 2017-04-12 华为技术有限公司 谐振变换器
CN105281551A (zh) * 2014-06-25 2016-01-27 西门子公司 谐振转换器的激活电路
CN105281551B (zh) * 2014-06-25 2019-02-22 西门子公司 谐振转换器的激活电路
CN104066252A (zh) * 2014-07-03 2014-09-24 东南大学 Clc恒流网络型led自均流电路及其控制方法
CN104201900A (zh) * 2014-09-18 2014-12-10 南京航空航天大学 一种谐振变换器及其控制方法
CN106787653A (zh) * 2017-03-31 2017-05-31 华为技术有限公司 一种驱动控制方法及电源电路
CN106787653B (zh) * 2017-03-31 2019-07-12 华为技术有限公司 一种驱动控制方法及电源电路
CN106936316A (zh) * 2017-05-05 2017-07-07 茂硕电源科技股份有限公司 一种llc调控电路
CN107332265A (zh) * 2017-05-12 2017-11-07 辽宁工程技术大学 微电网储能系统中双向变流器效率优化控制方法
CN107276190A (zh) * 2017-05-27 2017-10-20 华为技术有限公司 一种轻载纹波的发波方法及装置、设备
CN107276190B (zh) * 2017-05-27 2020-02-21 华为技术有限公司 一种轻载纹波的发波方法及装置、设备
CN109496009A (zh) * 2018-10-08 2019-03-19 深圳市崧盛电子股份有限公司 一种反馈环路补偿切换电路及驱动电源
CN109240399A (zh) * 2018-10-29 2019-01-18 北京无线电测量研究所 一种用于电源控制的调频/移相复合控制电路
CN109240399B (zh) * 2018-10-29 2020-10-20 北京无线电测量研究所 一种用于电源控制的调频/移相复合控制电路
WO2020103831A1 (zh) * 2018-11-19 2020-05-28 中兴通讯股份有限公司 一种开关电源
CN109327146A (zh) * 2018-12-07 2019-02-12 中国电子科技集团公司第四十三研究所 一种电压控制隔离型dc/dc变换器的环路补偿电路及补偿方法
CN109327146B (zh) * 2018-12-07 2024-03-22 中国电子科技集团公司第四十三研究所 一种电压控制隔离型dc/dc变换器的环路补偿电路及补偿方法
CN110165897A (zh) * 2019-05-28 2019-08-23 矽力杰半导体技术(杭州)有限公司 控制电路、控制方法及隔离型变换器
CN110165897B (zh) * 2019-05-28 2020-11-06 矽力杰半导体技术(杭州)有限公司 控制电路、控制方法及隔离型变换器
CN110572040A (zh) * 2019-09-24 2019-12-13 西北工业大学 半桥llc谐振变换器交错并联电路及其均流控制方法
CN110572040B (zh) * 2019-09-24 2021-04-02 西北工业大学 半桥llc谐振变换器交错并联电路及其均流控制方法
CN113098248A (zh) * 2021-04-09 2021-07-09 华中科技大学 一种可配相数交错并联开关电源变换器
WO2023065380A1 (zh) * 2021-10-20 2023-04-27 华中科技大学 一种多相交错并联llc变换器优化控制方法及装置

Similar Documents

Publication Publication Date Title
CN102364861A (zh) 交错并联llc谐振变换器控制装置和方法
US20160181925A1 (en) Bidirectional dc-dc converter
Cheng et al. A novel single-stage high-power-factor AC/DC converter featuring high circuit efficiency
CN101834539B (zh) 宽输出电压范围的高效率ac/dc组合变流器
CN103154843B (zh) 具有升压-降压-降压配置的功率转换器
CN102332813B (zh) 功率因数校正效能改进电路、使用该电路的变换器以及制造变换器的方法
CN1551472B (zh) 交流/直流回扫变换器
US7286373B1 (en) Full-resonant power circuit device for receiving a variable input voltage
CN111049369B (zh) 一种用于分布式电源系统中谐振变换器的混合控制方法
Do Soft-switching SEPIC converter with ripple-free input current
CN101834541B (zh) 一种高功率因数恒流电路
CN108028605A (zh) 具有保持操作的转换器
CN105305829B (zh) 电流型单向dc‑dc变换器及对称双pwm加移相控制方法
CN108988645A (zh) 一种基于llc谐振的新颖软开关双向dc-dc变换器拓扑
CN104218813A (zh) 电感电容复合利用的级联型谐振dc-dc变换电路
CN106100344A (zh) 一种具有升高电压增益的llc谐振变换器
JP7446260B2 (ja) 電力コンバータ
CN105281578A (zh) 同步整流控制方法、控制装置及开关电源
CN105554952A (zh) 一种基于二次型Buck的交错并联LED驱动电路及其工作方法
CN205249052U (zh) 同步整流控制装置及开关电源
CN109450260A (zh) 一种电容串接式交错并联反激电路
CN110380619B (zh) 一种直流转换电路及其控制方法、直流转换装置
CN101202507A (zh) 一种新型移相全桥软开关变换器
CN210112340U (zh) 单级ac-dc多输出无电解电容大功率led驱动电路
CN207460002U (zh) 一种宽输入范围的级联两级式直流变换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120229