CN102332467B

CN102332467B - 一种维持电压可调节的可控硅结构

Info

Publication number: CN102332467B
Application number: CN 201110332265
Authority: CN
Inventors: 曾传滨; 毕津顺; 李多力; 罗家俊; 韩郑生
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-10-27
Filing date: 2011-10-27
Publication date: 2013-04-24
Anticipated expiration: 2031-10-27
Also published as: CN102332467A

Abstract

公开了一种维持电压可调节的可控硅结构，包括一第一N型阱、一第二N型阱、一第一P型阱、一第二P型阱、一第一P+掺杂区及一第一N+掺杂区；所述第一N型阱依次通过第二N型阱、第二P型阱与所述第一P型阱相连。本发明提供的一种维持电压可调节的可控硅结构制作在SOI（绝缘层上硅）硅片上，通过减薄第二N型阱和第二P型阱沟道区厚度，并进一步改变可控硅结构第二N型阱和/或第二P型阱沟道区长度，达到改变维持电压的目的。还可以采用此可控硅结构结合串联二极管技术，进一步达到满足各种工作电压对可控硅静电保护结构维持电压的需求。

Description

一种维持电压可调节的可控硅结构

技术领域

本发明涉及静电放电防护电路，具体涉及一种维持电压可调节的可控硅结构。

背景技术

静电放电（Electro Static Discharge，ESD）防护能力是集成电路的重要可靠性指标之一。随着关键尺寸的减小，核心电路能工作电压越来越小，如0.18um工艺的工作电压是1.8V，0.13um工艺的工作电压是1.5V，在静电脉冲下能承受的耐压也随之进一步降低。为了获得足够低的保护电压，目前大量使用SCR可控硅结构对集成电路进行静电保护。为了防止SCR在工作时发生误触发闩锁效应，常用的方法是串联二极管或者加大触发电流，通过高的维持电压关断闩锁效应或大的触发电流需求防止SCR结构触发。这些做法虽然解决了一些实际问题，但也存在一定的问题，如在SOI电路中，厚SOI薄膜的SCR结构维持电压在1V—1.1V之间，串联一个二极管的维持电压调节能力是0.9V，对于1.8V工作的电路，为了获得2.3V的维持电压，则存在较大的难度，当串联一个二极管时，维持电压为2-2.1V，可靠性偏低，串联两个二极管时，维持电压为3.0V左右，维持电压又过高，大幅度降低了可控硅结构的ESD保护能力；采用加大触发电流的方法，由于其维持电压低于工作电压，一旦触发了闩锁结构将难于在工作状态下关断，对于高可靠性集成电路存在较大风险。

发明内容

本发明的目的在于，解决现有集成电路中维持电压难以调节准确的问题，提供了一种维持电压可调节的可控硅结构，包括：一第一N型阱、一第二N型阱、一第一P型阱、一第二P型阱、一第一P+掺杂区及一第一N+掺杂区；

所述第一N型阱和所述第一P型阱，制作在未减薄的SOI层上；

所述第一P+掺杂区，制作在所述第一N型阱中，与阳极相连；

所述第一N+掺杂区，制作在所述第一P型阱中，与阴极相连；

所述第二N型阱和所述第二P型阱，制作在减薄的SOI层上；

所述第一N型阱依次通过第二N型阱、第二P型阱与所述第一P型阱相连；

通过调节第二N型阱和/或第二P型阱沟道长度，可调节可控硅结构维持电压。

进一步，所述可控硅结构是一静电放电保护组件。

进一步，所述减薄的SOI层厚度小于300nm。

进一步，所述的可控硅结构还包括：

一触发电极，所述触发电极是制作在第一N型阱中的第二N+电极或者制作在第一P型阱中的第二P+电极，当触发电流通过所述触发电极进入第二N型阱或第二P型阱形成的沟道区时，可将可控硅触发到闩锁状态，当触发电流关闭时，由于维持电压高于工作电压，可将可控硅闩锁状态关断。

进一步，当所述触发电极是制作在第一N型阱中的第二N+电极时：

所述触发电极与一触发结构相连，所述触发结构在静电事件发生瞬间将所述第二N+电极电压拉低到小于阳极电压，在所述第一N型阱、第二N型阱中产生触发电流，将所述可控硅结构闩锁状态触发，正常工作时，所述触发结构将所述第二N+电极电压恢复到阳极电压，由于维持电压大于工作电压，可将所述可控硅结构闩锁状态关断。

进一步，所述触发结构是一种电阻－电容触发互补型金属氧化物半导体结构CMOS，所述电阻一端与阴极相连，一端与电容相连，所述电容另一端与阳极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二N+电极相连。

进一步，所述触发电极是制作在第一P型阱中的第二P+电极时：

所述触发电极与一触发结构相连，所述触发结构在静电事件发生瞬间将所述第二P+电极电压抬升到高于阴极电压，在所述第一P型阱、第二P型阱中产生触发电流，将所述可控硅结构闩锁状态触发，正常工作时，所述触发结构将所述第二P+电极电压恢复到阴极电压，由于维持电压大于工作电压，可将所述可控硅结构闩锁状态关断。

进一步，所述触发结构是一种电阻－电容触发互补型金属氧化物半导体结构CMOS，所述电阻一端与阳极相连，一端与电容相连，所述电容另一端与阴极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二P+电极相连。

进一步，所述的可控硅结构还包括：

第三N+掺杂区和第三P+掺杂区；所述第三N+掺杂区制作在第一N型阱中，与所述第一P+掺杂区短接，所述第三P+掺杂区制作在第一P型阱中，与所述第一N+掺杂区短接，所述第三N+掺杂区和所述第三P+掺杂区可抽取一定量可控硅结构沟道中的载流子，减少可控硅结发生误触发的几率。

进一步，所述第一P+掺杂区、第一N+掺杂区、第二P+电极、第二N+电极、第三P+掺杂区、第三N+掺杂区上还形成有硅化物。

进一步，所述可控硅结构与一个二极管串联，可进一步提高静电保护结构的维持电压。

进一步，所述与可控硅结构串联二极管的正极与可控硅结构的阴极相连，负极形成第二阴极。

进一步，所述与可控硅结构串联二极管的负极与可控硅结构的阳极相连，正极形成第二阳极。

进一步，所述可控硅结构与至少2个串联的二极管串联，所述串联二极管后一级二极管的正极与前一级二极管的负极相连，第一级二极管的正极是串联二极管的正极，最后一级二极管的负极是串联二极管的负极，可进一步提高静电保护结构的维持电压。

进一步，所述与可控硅结构串联的串联二极管的正极与可控硅结构的阴极相连，串联二极管负极形成第二阴极。

进一步，所述与可控硅结构串联的串联二极管的负极与可控硅结构的阳极相连，串联二极管的正极形成第二阳极。

进一步，所述电阻－电容触发互补型金属氧化物半导体结构CMOS触发结构的电阻一端与阴极或第二阴极相连，一端与电容相连，所述电容另一端与阳极或第二阳极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二N+电极相连。

进一步，所述电阻－电容触发互补型金属氧化物半导体结构CMOS触发结构的电阻一端与阳极或第二阳极相连，一端与电容相连，所述电容另一端与阴极或第二阴极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二P+电极相连。

进一步，所述第一P型阱与所述第二P型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次P型杂质。

进一步，所述第一N型阱与所述第二N型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次N型杂质。

本发明提供的一种维持电压可调节的可控硅结构通过减薄沟道区厚度，使沟道区的厚度小于可控硅结构在正常SOI薄膜中导通时的导电通道厚度，降低可控硅寄生PNP晶体管与NPN晶体管之间的相互影响，提高可控硅结构的维持电压，通过进一步调节第二N型阱和/或第二P型阱沟道长度，达到可控硅结构1V-2V维持电压可调的目的，还可以采用此可控硅结构结合串联二极管技术，满足各种工作电压对可控硅静电保护结构维持电压的需求，将可控硅结构应用在各种电压的静电放电保护电路里。

附图说明

图1为本发明实施例提供的一种维持电压可调节的可控硅结构示意图；

图2为本发明实施例提供的一种版图实现方式示意图；

图3为本发明实施例提供的在不同减薄区厚度时沟道长度对维持电压的影响情况；

图4为本发明实施例提供的一种SCR触发电路示意图；

图5为本发明实施例提供的另一种SCR触发电路示意图；

图6a、图6b为本发明实施例提供的阳极与二极管串联时的示意图；

图7a、图7b为本发明实施例提供的阴极与二极管串联时的示意图；

图8a、图8b示例了本发明串联了二极管的可控硅结构触发电路；

图9a、图9b示例了本发明另一类串联了二极管的可控硅结构触发电路；

图10a、图10b示例了本发明在实际电路中的两个应用情况；

附图中，各标号所代表的部件列表如下：

10-维持电压可调节的可控硅结构，11-衬底，12-埋氧层，13-隔离层，21-第一P+掺杂区，211-第二P+电极，212-第三P+掺杂区，22-第一N+掺杂区，221-第二N+电极，222-第三N+掺杂区，31-阳极，311-第二阳极，32-阴极，321-第二阴极，33-触发电极，41-第一N型阱，42-第二N型阱，43-第二P型阱，44-第一P型阱,51-VSTI层，52-第一有源区，521-第二有源区，53-STI层，61-电容，62-电阻，63-PMOS，64-NMOS，71-CMOS的栅极，72-CMOS的漏极，81-二极管，811-二极管。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，本发明提供的一种维持电压可调节的可控硅结构制作在SOI（绝缘层上硅）硅片上，是一静电放电保护组件。该可控硅结构通过减薄沟道区厚度，实现可控硅结构通过改变沟道长度即可改变维持电压的目的。该可控硅结构包括第一N型阱41、第二N型阱42、第一P型阱44、第二P型阱43、第一P+掺杂区21、第一N+掺杂区22、埋氧层12及衬底11。可控硅结构制作在通过埋氧层12与衬底11隔离的SOI层上，阳极31通过第一P+掺杂区21与第一N型阱41相连，阴极32通过第一N+掺杂区22与第一P型阱44相连；第一P+掺杂区21、第一N型阱41、第一N+掺杂区22、第一P型阱44制作在没有减薄的SOI层上；第二N型阱42和第二P型阱43制作在减薄的SOI层上。减薄的SOI层厚度小于300nm。通过调节第二N型阱42和/或第二P型阱43的沟道长度，可调节可控硅结构维持电压。第一P型阱与第二P型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次P型杂质。第一N型阱与第二N型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次N型杂质。第一N型阱41依次通过第二N型阱42、第二P型阱43与第一P型阱44相连，与第一P+掺杂区21、第一N+掺杂区22形成一PNPN可控硅结构10。

本发明提供的一种维持电压可调节的可控硅结构还包括一触发电极33，该触发电极33是制作在第一N型阱41中的第二N+电极221或者制作在第一P型阱44中的第二P+电极211。触发电极33在静电脉冲下将电流注入到第二N型阱42或第二P型阱43里，将可控硅结构触发，释放静电电流，正常工作时触发电极与阱电位一致，由于维持电压高于工作电压，可将可控硅结构关断。本发明通过将第二N型阱42和第二P型阱43制作在减薄的SOI层上，由于减薄的SOI层厚度小于可控硅结构在没有减薄的SOI层厚度上开启时形成的导电通道厚度，可以大幅度减弱可控硅寄生的PNP和NPN三极管之间的相互影响，提高可控硅结构维持闩锁需要的最小电压（维持电压），当进一步增加沟道长度时，可控硅寄生的PNP和NPN三极管之间的相互影响进一步减弱，可进一步提高可控硅结构的维持电压，反之亦然，从而达到调节可控硅维持电压的目的。

图2所示为本发明简化了的版图实现方式，该可控硅结构还包括第三N+掺杂区和第三P+掺杂区。图中第三N+掺杂区222与第一P+掺杂区21制作在同一第一有源区52里，并连接到阳极31上，第三P+掺杂区212与第一N+掺杂区22制作在同一第二有源区521里，并连接到阴极32上，减薄的SOI层用变厚STI（shallow trench isolation，浅槽隔离）隔离层VSTI（variant shallow trench isolation）层51制作，制作方法是先进行STI层53刻蚀，刻蚀掉一些SOI层，达到需要的减薄厚度后，在减薄SOI层上覆盖VSTI层51，防止减薄SOI层进一步被刻蚀掉，继续刻蚀其余的STI层到埋氧层，填充STI隔离介质，回刻或研磨掉多于的STI隔离介质，即可形成STI隔离层、有源区（未减薄SOI区）、减薄SOI区等区域。在第一N型阱41、第二N型阱42处通过阱注入工艺注入N型杂质，在第一P型阱44、第二P型阱43处通过阱注入工艺注入P型杂质,与第一P+掺杂区21、第二N+掺杂区22一起即可形成PNPN可控硅结构10。第二N+电极221通过减薄SOI层上的第二N型阱与第二N型阱42减薄区沟道相连，第二P+电极211通过减薄SOI层上的第二P型阱与第二P型阱43减薄区沟道相连；当采用第二N+电极221触发时，第二N+电极221与触发结构相连，第二P+电极211与阴极32相连，当采用第二P+电极211触发时，第二P+电极211与触发结构相连，第二N+电极221与阳极31相连。第一P+掺杂区、第一N+掺杂区、第二P+电极、第二N+电极、第三P+掺杂区、第三N+掺杂区上还形成有硅化物。

图3所示为本发明在不同减薄区厚度时，改变沟道长度对维持电压的影响，从图中可以看出，减薄区厚度越薄，改变沟道长度对维持电压的影响越显著，并且沟道长度变化与维持电压几乎成线性关系。通过调节减薄区沟道长度，则可很好地获得所需维持电压，满足不通工作电压对维持电压的需求。

图4显示了一种SCR的触发电路，当所述触发电极33是制作在第一N型阱41中的第二N+电极211时，该触发电极33与一触发结构相连。其触发结构是一种电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS），电阻62一端与阴极32相连，一端与电容61相连，电容61另一端与阳极31相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二N+电极221相连，进而与第二N型阱42连接在一起。静电事件发生时，受电容61的耦合作用，CMOS栅极71会出现一高电压，将CMOS的NMOS 64开启，使得第二N型阱42的电位低于阳极电位，产生可控硅寄生PNP晶体管结构的体触发电流，此电流经硅寄生PNP晶体管放大后注入到第二P型阱43处，进一步将可控硅寄生NPN晶体管触发，寄生PNP晶体管与寄生NPN晶体管交互作用，最终达到将PNPN可控硅结构触发的效果。随着时间的推移，电阻62将电容61耦合的电荷释放掉，CMOS栅极电压恢复到阴极电压，CMOS的NMOS管64关闭，CMOS的PMOS管63开启，漏极72的电压变为阳极电压，第二N型阱42的电位变为阳极电位，无寄生PNP晶体管体触发电流，由于工作电压低于维持电压，PNPN可控硅结构无法在工作电压下自我维持，PNPN结构闩锁效应即使被触发也会在几个RC时间后（通常为数百ns）关断，从而使得本发明可控硅结构在工作电压即使闩锁效应被触发了，也会在几个RC时间后关断，达到静电脉冲下开启，正常工作时关闭的效果。

图5显示了另一种SCR的触发电路，当触发电极33是制作在第一P型阱44中的第二P+电极211时，该触发电极33与一触发结构相连。其触发结构仍然是一种电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS），不同的是，电阻62一端与阳极31相连，一端与电容61相连，电容61另一端与阴极32相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二P+电极211相连，进而与第二P型阱43连接在一起。静电事件发生时，受电容61的耦合作用，CMOS栅极71会出现一低电压，将CMOS的PMOS 63开启，使得第二P型阱43的电位高于阴极电位，产生可控硅寄生NPN晶体管结构的体触发电流，此电流经硅寄生NPN晶体管放大后注入到第二N型阱42处，进一步将可控硅寄生PNP晶体管触发，寄生NPN晶体管与寄生PNP晶体管交互作用，最终达到将PNPN可控硅结构触发的效果。随着时间的推移，电阻62将电容61耦合的电荷释放掉，CMOS栅极电压恢复到阳极电压，CMOS的PMOS管63关闭，CMOS的NMOS管64开启，漏极72的电压变为阴极电压，第二P型阱43的电位变为阴极电位，无寄生NPN晶体管体触发电流，由于工作电压低于维持电压，PNPN可控硅结构无法在工作电压下自我维持，PNPN结构闩锁效应即使被触发也会在几个RC时间后（通常为数百ns）关断，从而使得本发明可控硅结构在工作电压即使闩锁效应被触发了，也会在几个RC时间后关断，达到静电脉冲下开启，正常工作时关闭的效果。

图6a、图6b显示了本发明可控硅结构阳极31与二极管串联的情况，用于进一步提高维持电压。图6a的阳极串联了一个二极管81，其中可控硅结构串联的二极管81的负极与可控硅结构的阳极31相连，串联的二极管正极形成第二阳极311。图6b的可控硅结构阳极串联了多个（两个或更多，本示例为两个）二极管，串联二极管后一级二极管811的正极与前一级二极管81的负极相连，第一级二极管81的正极是串联二极管的正极，最后一级二极管811的负极是串联二极管的负极，形成的串联二极管进一步与可控硅结构串联，串联二极管的负极与可控硅结构的阳极31相连，串联二极管正极形成第二阳极311，所形成的新的静电保护结构可进一步提高静电保护结构的维持电压。

图7a、图7b显示了本发明可控硅结构阴极32与二极管串联的情况，用于进一步提高维持电压。图7a的阴极串联了一个二极管81，其中可控硅结构串联的二极管81的正极与可控硅结构的阴极32相连，串联的二极管负极形成第二阴极321。图7b的可控硅结构阴极串联了多个（两个或更多，本示例为两个）二极管，串联二极管后一级二极管811的正极与前一级二极管81的负极相连，第一级二极管81的正极是串联二极管的正极，最后一级二极管811的负极是串联二极管的负极，形成的串联二极管进一步与可控硅结构串联，串联二极管的正极与可控硅结构的阴极32相连，串联二极管负极形成第二阴极321，所形成的新的静电保护结构可进一步提高静电保护结构的维持电压。

图8a、图8b示例了本发明串联了二极管的可控硅结构触发电路，图8a示例了一种二极管直接串联带触发电路的SCR结构的情况，电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS）触发结构的电阻62一端与阴极32相连，一端与电容61相连，电容61另一端与阳极31相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二N+电极221相连，进而与第二N阱42相连。采用此触发电路，结构简单明了，但触发能力相对较低一些，可满足大部分SCR电路结构的触发需求，也可进行进一步改进以获得更高的触发能力，如图8b所示。图8b中，电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS）触发结构的电阻62一端与阴极32相连，一端与电容61相连，电容61另一端与第二阳极311相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二N+电极221相连，进而与第二N阱42相连。采用此触发电路，由于触发电路的CMOS的栅极71电压加上了二极管上的压降，栅极电压更高，能相对提供更大的触发能力。

图9a、图9b同样示例了本发明串联了二极管的可控硅结构触发电路，图9a示例了一种二极管直接串联带触发电路的SCR结构的情况，电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS）触发结构的电阻62一端与阳极31相连，一端与电容61相连，电容61另一端与阴极32相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二P+电极211相连，进而与第二P阱43相连。采用此触发电路，结构简单明了，但触发能力相对较低一些，可满足大部分SCR电路结构的触发需求，也可进行进一步改进以获得更高的触发能力，如图9b所示。图9b中，电阻－电容（RC）触发互补型金属氧化物半导体结构（CMOS）触发结构的电阻62一端与阳极31相连，一端与电容61相连，电容61另一端与第二阴极321相连；电阻62与电容61的公共端与CMOS的栅极71相连，CMOS的PMOS 63源－体极与阳极31相连，CMOS的NMOS 64源－体极与阴极32相连，CMOS的漏极72与触发电极第二P+电极211相连，进而与第二P阱43相连。采用此触发电路，由于触发电路的CMOS的栅极71电压加上了二极管上的压降，栅极电压更高，能相对提供更大的触发能力。

图10a、图10b显示了本发明可控硅结构在实际电路中的使用方法，当没有第二阳极311或第二阴极321时，阳极31与被保护电路的高压电极（如VDD）连接在一起，阴极与被保护电路的低压电极（如GND）连接在一起，如图10a所示；当存在第二阳极311和/或第二阴极321时，以存在第二阴极321为例，阳极31与被保护电路的高压电极（如VDD）连接在一起，第二阴极321与被保护电路的低压电极（如GND）连接在一起，如图10b所示。

本发明是提供一种维持电压可调节的可控硅结构，该可控硅结构通过减薄沟道区厚度，使沟道区的厚度小于可控硅结构在厚SOI薄膜中导通时的导电通道厚度，降低可控硅寄生PNP晶体管与NPN晶体管之间的相互影响，提高可控硅结构的维持电压，并进一步改变可控硅结构第二N型阱和/或第二P型阱沟道区长度，达到可控硅结构1V-2V维持电压可调的目的，还可以采用此可控硅结构结合串联二极管技术，满足各种工作电压对可控硅静电保护结构维持电压的需求，将可控硅结构应用在各种电压的静电放电保护电路里。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims

1.一种维持电压可调节的可控硅结构，其特征在于，包括：

一第一N型阱、一第二N型阱、一第一P型阱、一第二P型阱、一第一P+掺杂区及一第一N+掺杂区；

所述第一N型阱和所述第一P型阱，制作在未减薄的SOI层上；

所述第一P+掺杂区，制作在所述第一N型阱中，与阳极相连；

所述第一N+掺杂区，制作在所述第一P型阱中，与阴极相连；

所述第二N型阱和所述第二P型阱，制作在减薄的SOI层上；

2.如权利要求1所述的可控硅结构，其特征在于：

所述可控硅结构是一静电放电保护组件。

3.如权利要求1所述的可控硅结构，其特征在于：

所述减薄的SOI层厚度小于300nm。

4.如权利要求1所述的可控硅结构，其特征在于，还包括：

5.如权利要求4所述的可控硅结构，其特征在于，当所述触发电极是制作在第一N型阱中的第二N+电极时：

6.如权利要求5所述的可控硅结构，其特征在于：

所述触发结构是一种电阻－电容触发互补型金属氧化物半导体结构CMOS，所述电阻一端与阴极相连，一端与电容相连，所述电容另一端与阳极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二N+电极相连。

7.如权利要求4所述的可控硅结构，其特征在于，当所述触发电极是制作在第一P型阱中的第二P+电极时：

8.如权利要求7所述的可控硅结构，其特征在于：

所述触发结构是一种电阻－电容触发互补型金属氧化物半导体结构CMOS，所述电阻一端与阳极相连，一端与电容相连，所述电容另一端与阴极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二P+电极相连。

9.如权利要求1所述的可控硅结构，其特征在于，还包括：

第三N+掺杂区和第三P+掺杂区；所述第三N+掺杂区制作在第一N型阱中，与所述第一P+掺杂区短接，所述第三P+掺杂区制作在第一P型阱中，与所述第一N+掺杂区短接，所述第三N+掺杂区和所述第三P+掺杂区可抽取一定量可控硅结构沟道中的载流子，防止可控硅结构发生误触发的几率。

10.如权利要求9所述的可控硅结构，其特征在于：

所述第一P+掺杂区、第一N+掺杂区、第二P+电极、第二N+电极、第三P+掺杂区、第三N+掺杂区上还形成有硅化物。

11.如权利要求6或8所述的可控硅结构，其特征在于：

所述可控硅结构与一个二极管串联，可进一步提高可控硅结构的维持电压。

12.如权利要求11所述的可控硅结构，其特征在于：

所述与可控硅结构串联二极管的正极与可控硅结构的阴极相连，负极形成第二阴极。

13.如权利要求12所述的可控硅结构，其特征在于：

所述与可控硅结构串联二极管的负极与可控硅结构的阳极相连，正极形成第二阳极。

14.如权利要求6或8所述的可控硅结构，其特征在于：

所述可控硅结构与至少2个串联的二极管串联，所述串联二极管后一级二极管的正极与前一级二极管的负极相连，第一级二极管的正极是串联二极管的正极，最后一级二极管的负极是串联二极管的负极，可进一步提高可控硅结构的维持电压。

15.如权利要求14所述的可控硅结构，其特征在于：

所述与可控硅结构串联的串联二极管的正极与可控硅结构的阴极相连，串联二极管负极形成第二阴极。

16.如权利要求15所述的可控硅结构，其特征在于：

所述与可控硅结构串联的串联二极管的负极与可控硅结构的阳极相连，串联二极管的正极形成第二阳极。

17.如权利要求13或16所述的可控硅结构，其特征在于：

所述触发结构的电阻一端与阴极或第二阴极相连，一端与电容相连，所述电容另一端与阳极或第二阳极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二N+电极相连。

18.如权利要求13或16所述的可控硅结构，其特征在于：

所述触发结构的电阻一端与阳极或第二阳极相连，一端与电容相连，所述电容另一端与阴极或第二阴极相连；所述电阻与电容的公共端与CMOS的栅极相连，CMOS的PMOS源－体极与阳极相连，CMOS的NMOS源－体极与阴极相连，CMOS的漏极与所述触发电极第二P+电极相连。

19.如权利要求1所述的可控硅结构，其特征在于：

所述第一P型阱与所述第二P型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次P型杂质。

20.如权利要求1所述的可控硅结构，其特征在于：

所述第一N型阱与所述第二N型阱采用的是相同的或不同的阱注入工艺，并且至少注入一次N型杂质。