CN102332441A - 一种高线位封装形式的引线框及其封装结构 - Google Patents
一种高线位封装形式的引线框及其封装结构 Download PDFInfo
- Publication number
- CN102332441A CN102332441A CN2010102340194A CN201010234019A CN102332441A CN 102332441 A CN102332441 A CN 102332441A CN 2010102340194 A CN2010102340194 A CN 2010102340194A CN 201010234019 A CN201010234019 A CN 201010234019A CN 102332441 A CN102332441 A CN 102332441A
- Authority
- CN
- China
- Prior art keywords
- lead frame
- island
- pin
- chip
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种高线位封装形式的引线框及其封装结构,属于芯片封装技术领域。该引线框为正方形状,用于封装四边不等数分布键合衬垫的芯片,其包括小岛、内引脚、外引脚、小岛连筋以及固定连接于两个所述小岛连筋之间的小岛加强环。引线框阵列包含多个按行和列排列的该引线框。同时提供包括该引线框的封装结构。该引线框可以实现四边不等数分布键合衬垫的芯片的特殊封装要求,在打线时不会产生金丝交叉的情况,并且可以避免塑封时产生的不对称变形,可靠性高,封装成本低。
Description
技术领域
本发明属于芯片封装技术领域,具体涉及一种引线框,尤其涉及一种适合于封装四边不等数分布键合衬垫的芯片(chip die)的、高线位封装形式的引线框、引线框阵列及其封装结构。
背景技术
封装是电子器件制造过程中一个非常重要的步骤,通过封装过程,可以将各种芯片(chip die)直接电路引出,以便于与外部电路电连接。对各种不同的芯片,通常会选择其相适用的封装形式。
一个器件的封装结构通常包括所封装的芯片、引线框以及封装体(通常为塑封体)。其中,引线框用于承载芯片并将芯片的外围接口引出形成引脚。现有技术中,对应于各种封装形式,具有相应形式的引线框结构,其引线框的结构设计中,主要考虑以下几点:(1)结构匹配于所封装的芯片结构;(2)易于加工制造、成本低;(3)封装后可靠性高;(4)易于实现封装键合过程、封装成本低。
其中,大规模或者超大规模集成电路芯片通常采用高线位的封装形式,高线位的封装形式一般是指引脚数量大于64个的封装形式。例如,四边扁平封装(Quad Flat Pack,QFP)形式,其引脚数一般在100以上,引脚细且相互之间间距小,其所封装形成的封装结构外形尺寸较小。薄外形四边扁平封装(Low Profile Quad Flat Pack,LQFP)是QFP中的一种,其是另外一种高线位的封装形式,封装形成的封装结构的厚度较小,可以达到1.4毫米。
图1所示为现有技术的薄外形四边扁平封装的引线框结构示意图。如图1所示,LQFP引线框100主要包括小岛(PAD)110、多个内引脚120以及多个外引脚150。小岛110通过打沉形成,所封装的芯片将置于小岛110中,111为小岛110的小岛边沿,112为小岛110中的电镀区域,其用来实现芯片背面接地线的要求。现有技术中,小岛110设计为正方形状,多个内引脚120均匀地(内引脚120之间的间距相等)分布于小岛110的四周,正方形小岛110的每一边对应分布相同数量的内引脚120,在该实施例中,内引脚120为128个,每一边对应分布32个内引脚120。这种结构的LQFP引线框结构上完全以中心的X轴和Y轴对称,塑封体形成时不易变形,封装可靠性高。
继续如图1所示,LQFP引线框100还包括小岛之外的电镀区域130、用于粘贴固定引脚(避免由于内引脚和外引脚之间距离太长,打线时易晃动)的四条胶带140、浇道口170以及排气口180。其中,胶带140材料成本较高,其以均匀条状的形式粘贴于内引脚120与外引脚150之间区域。浇道口170用于塑封时浇入塑封料,排气口180排出气体。另外,虚线区域160为封装外形框。
图1所示的LQFP引线框适合于封装正方形形状的、四边等数分布键合衬垫(Bonding Pad)的芯片,但是,对于类似为长方形结构的芯片,由于长边和宽边距离不等,通常长边分布的键合衬垫较多,宽边分布的键合衬垫相对较少,这样必然要求将芯片长边边缘上的键合衬垫打线连接至芯片宽边所对应引线框的内引脚上,因此,会在芯片的弯角处出现连线交叉的情况,这是封装过程必须避免的情况(可能会交叉连接而导致芯片电路功能失效)。现有技术中,为避免在封装长方形的芯片时出现引线交叉所带来的问题,可以在打线时进行特殊的弧度绕弯处理,但是这样会增加封装过程的复杂性以及风险。
对于其它高线位封装形式(例如QFP),同样仅适合于封装正方形形状的、四边等数分布键合衬垫的芯片,对于四边不等数分布键合衬垫的芯片(例如长方形结构的芯片)同样类似地存在以上所述问题。
有鉴于此,有必要从引线框的结构设计出发解决以上问题。
发明内容
本发明的目的在于,提出一种适合于封装四边不等数分布键合衬垫的芯片、高线位封装形式的引线框。
为解决以上技术问题,按照本发明的一个方面,提供一种高线位封装形式的引线框,用于封装四边不等数分布键合衬垫的芯片,所述引线框为正方形状,其包括:
用于固定承载所述芯片的小岛;
分布于小岛周围的内引脚;
分布于所述正方形引线框的四边沿的外引脚;
位于所述正方形的对角线上的四个小岛连筋;以及
固定连接于两个所述小岛连筋之间的小岛加强环;
其中,所述小岛加强环位于所述小岛和所述内引脚之间,所述小岛加强环之间关于所述正方形的中心轴对称,所述小岛形状基本匹配于所述芯片形状,所述内引脚的排列形状基本匹配于所述芯片形状,所述内引脚关于所述正方形的中心轴对称。
作为本发明的较佳技术方案,所述小岛通过两次打沉形成,所述小岛所在第一平面低于所述小岛加强环所在第二平面,所述小岛加强环所在第二平面低于所述内引脚所在第三平面。
所述小岛和所述小岛加强环之间设置多个冲压孔,相邻两个冲压孔之间设置有用于连接所述小岛和所述小岛加强环的第二连筋。
所述冲压孔关于所述正方形的中心轴对称。
所述小岛相对于所述冲压孔的边沿部分被设置成半冲压区域或者半刻蚀区域。
作为本发明的又一较佳技术方案,同一边上的所述内引脚不均匀分布。所述芯片为长方形状时,所述长方形状芯片的长边的键合衬垫数量大于所述长方形芯片的宽边的键合衬垫数量。所述小岛大致呈长方形状,所述内引脚大致呈长方形状排列。
所述长方形状排列的内引脚之间的间距在长边上由中心向小岛连筋方向逐渐增加,所述长方形排列的内引脚的间距在宽边上由中心向小岛连筋方向逐渐减小。
根据本发明所提供的引线框,其中,所述内引脚和所述小岛之间的最小距离为约0.2毫米。
作为本发明的再一较佳技术方案,所述引线框还包括设置在所述长边所对应的内引脚和外引脚之间的胶带。所述胶带的两端向所述正方形的弯角处延伸,以固定所述正方形的弯角处的引脚。
具体地,所述引线框为薄外形四边扁平封装引线框。
按照本发明的又一方面,提供一种高线位封装形式的引线框阵列,用于封装四边不等数分布键合衬垫的芯片,其包含多个按行和列排列的以上所述及的任一种引线框。
按照本发明的再一方面,提供一种封装结构,其包括以上所述及的任一种引线框。
本发明的技术效果是,该引线框可以实现四边不等数分布键合衬垫的芯片的特殊封装要求,在打线时不会产生金丝交叉的情况,并且可以避免塑封时产生的不对称变形,可靠性高,封装成本低。
附图说明
图1是现有技术的薄外形四边扁平封装的引线框结构示意图;
图2是按照本发明实施例所提供的引线框的结构示意图;
图3是图2所示引线框的中央区域的局部示意图;
图4是图3所示的引线框的A-A截面示意图;
图5是图3所示的引线框的B-B截面示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些,旨在提供对本发明的基本了解,并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。在附图中,为了清楚起见,有可能放大了层的厚度或者区域的面积,但作为示意图不应该被认为严格反映了几何尺寸的比例关系。附图中,相同的标号指代相同的结构部分,因此将省略对它们的描述。
图2所示为按照本发明实施例所提供的引线框的结构示意图。图3所示为图2所示引线框的中央区域的局部示意图。
首先,如图2所示,引线框300为高线位封装形式的引线框,其所封装的芯片的键合衬垫的数量在64个以上,在该实施例中,引线框300具体地为LQFP引线框,更具体地,引线框300为LQFP128-EP(小岛外露结构、引脚数量为128个)结构的引线框。该引线框300用来封装长方形状的芯片,该长放形状的芯片在长边上的键合衬垫数量大于在宽边上的键合衬垫数量,例如,为驱动功率电路芯片。为能与所有高线位的封装结构相匹配,LQFP引线框300设计为正方形状,外引脚360等数分布于正方形引线框300的每一边上。在封装时,所封装的芯片置于引线框300的中央,LQFP引线框300包括设置在中央的小岛310、128个内引脚320、128个外引脚360、小岛连筋390、以及小岛加强环313。其中,小岛310用于固定承载所封装的芯片,通常地,小岛310通过打沉工艺形成,在该实施例中,小岛310的具体形状匹配于所封装的芯片的形状,例如小岛的形状也被设计为长方形,小岛长方形的面积大于芯片长方形的面积。需要说明的是,小岛的具体形状不受本发明实施例限制,例如,如果所封装的芯片为梯形状时(芯片制造中基本上很少出现梯形状的芯片),小岛310也可以相应设计为梯形状。
继续如图2所示,图中给出了正方形的引线框300的对角线(如图2中的中心线)、中心对称轴(如图中的双向箭头线X轴和Y轴)。从小岛310向外延伸,在其对角线上设置有四个小岛连筋390,在该实施中,在其中一个小岛连筋390的末端处,设置有用于填充塑封体的浇道口370。
继续如图2所示,128个内引脚320分布于小岛310的四周,为更好地对应打线键合所封装的芯片的键合衬垫与内引脚,多个内引脚320也大致呈长方形排列。需要说明的是,内引脚320排列形成的具体形状不受本发明实施例限制,例如,如果所封装的芯片为梯形状时(芯片制造中基本上很少出现梯形状的芯片),内引脚320排列形成的具体形状也可以相应匹配地设计为梯形状。因此,一方面,对于芯片某一边键合衬垫分布较多,特别是位于芯片边缘的键合衬垫,由于内引脚分布的形状匹配于芯片的形状,不会出现交叉连接的情况,所封装的芯片的键合衬垫可以对应地连接于长方形排列的内引脚320上。另一方面,相比于图1所示的正方形小岛以及正方形排列的内引脚,其可以缩短内引脚与芯片的键合衬垫之间的金丝长度总和,大大降低封装成本。
但是,本领域技术人员在设计高线位封装形式的引线框时,由于整体需要封装成正方形状,引线框设计为正方形,其内引脚和小岛也一般设计为正方形。通常不会将其内引脚和小岛设计为匹配于所封装的芯片的形状。这是由于,内引脚和小岛采用以上长方形形状设计时,会带来结构的不对称性,进而会在塑封形成封装体时,引起引线框的应力不对称、产生不对称变形。特别是对小岛外露结构,有可能使框架的小岛不能全部外露。因此,本发明在将小岛310的形状设计成基本匹配于所封装芯片的形状、内引脚320的排列形状设计成基本匹配于所封装芯片的形状后,一方面,内引脚320仍然关于该正方形的中心轴(X方向的中心轴和Y方向的中心轴,如图中的双箭头线)对称;另一方面,在小岛310和内引脚320之间设置有小岛加强环313。
继续如图2所示,在该实施例中,在两个小岛连筋390之间设置“耳朵状的”小岛加强环313,小岛加强环313与小岛连筋390连接为一体,可以通过打沉形成(将在后面具体说明),其也是金属框架,其可以拉住小岛不让其松动,从而可以抵抗大部分(或全部)由于小岛形状和内引脚排列形状的非对称性所带来的不对称应力,因此,可以避免引线框300在塑封时产生的不对称变形。两个小岛加强环313关于正方形的Y轴对称。另外,小岛加强环313还可以用来实现接地的功能,需要接地的内引脚320可以直接打线键合于小岛加强环313上,有利于缩短接地线的金丝的长度。
继续如图2所示,每个内引脚320对应连接一个外引脚360,128个外引脚排列成正方形、从而形成正方形状的引线框300,在四个边上,外引脚360等数量、等间距地分布。
请结合参阅图2和图3,在该实施例中,小岛连筋390将内引脚320分成四部分(也即正方形的对角线将内引脚320分成四部分),内引脚所排列形成的近似为长方形的对角线必然不会与正方形的对角线重合,因此,靠近长方形弯角处的、小部分长边上的部分内引脚被小岛连筋390分在宽边所对应的区域。内引脚320虽然是关于正方形的中心轴对称,但是为了打线时,金线与金线之间的距离更加均匀合理,长方形排列的内引脚320的间距在X方向上(也即在长边上)由中心向小岛连筋方向逐渐增加,长方形排列的内引脚320的间距在宽边上由中心向小岛连筋方向逐渐减小。这样,更优化地排布了内引脚,尽量避免了接线时交叉的可能。需要说明的是,内引脚与内引脚之间的最小间距至少应该能满足腐蚀形成引线框和冲压引线框的工艺要求。
请参阅图3,在该实施例中,小岛310通过两次打沉形成,两次冲压均是往图的里侧方向冲压打沉,形成两个台阶,第一个台阶为小岛加强环313所在平面,其通过第一次打沉形成,第二个台阶为内引脚以及外引脚所在平面,其通过第二次打沉形成。因此,小岛310所在平面的高度低于小岛加强环313所在平面高度,小岛加强环313所在平面高度也低于内引脚320所在平面高度。小岛加强环313和小岛310之间设置有若干连筋315以及若干冲压孔314,其中冲压孔314具体地为8个,其能使小岛加强环313更容易加工形成,并不易产生冲压断裂。冲压孔314之间的连筋315用于连接小岛310和小岛加强环313。在该实施例中,为了尽量满足对称性要求,冲压孔314尽量设计成关于X轴或者Y轴对称。冲压孔314和连筋315的具体数量、冲压孔314的具体形状不受本发明实施例限制。
采用两次打沉方式形成小岛的引线框结构,一方面,在制造上更容易实现,并有利于降低引线框的制作成本,降低因打沉导致引线框破裂的可能性,引线框的可靠性高;另一方面,更可以把小岛打沉得更深、易于形成外露(EP)小岛结构。
继续如图3所示,在该实施例中,小岛310相对于每个冲压孔314的边沿部分被设置成半冲压区域或者半刻蚀区域316,因此,区域316所在平面相对于小岛310所在平面大约低引线框厚度尺寸的一半。这样,在后续的塑封过程中,在区域316上将填充有塑封体,图示的里侧的引线框背面的水汽将不容易渗透到芯片所在侧(正面),更有利于提高封装的可靠性。为了缩短键合所需金丝的长度,小岛310和内引脚320之间的距离尽量缩短,具体地,其最小距离为约0.2毫米。
图4所示为图3所示的引线框的A-A截面示意图,图5所示为图3所示的引线框的B-B截面示意图。如图4和图5所示,A-A截面取于正方形的对角线上,B-B截面取于平行于Y轴的方向,A-A截面可以看出两次打沉所形成的结构,而B-B截面仅可以看出第一次打沉所形成的结构。
请结合参阅图3和图4,小岛连筋390上形成了两次打沉所形成的斜坡面,其中,391为第一次打沉形成的斜坡面,392为第二次打沉形成的斜坡面,每个斜坡面相对小岛310的角度约为45度,斜坡面391的高度(也即第一次打沉的深度)约为0.25到032毫米,斜坡面392的高度(也即第二次打沉的深度)约为0.38到045毫米。
请结合参阅图3和图5,连接小岛加强环313和小岛310的连筋315处于第一次打沉形成的斜坡面上,该斜坡的角度约为45度,斜坡的高度(也即第一次打沉的深度)约为0.25到032毫米。
请参阅图2,在小岛310的边沿区域设置有电镀区310,其可以用来实现所封装芯片的背面接地线的要求。内引脚320和外引脚360之间设置电镀范围限制区域330,其用来规定引线框加工时的电镀区域范围。
继续请参阅图2,通常在内引脚和外引脚的之间的距离较长时(例如3mm以上时),为了避免由于内引脚和外引脚之间距离太长而导致打线时易晃动,在内引脚和外引脚之间的区域设置胶带以粘贴固定引脚。在该实施例中,在正方形引线框中,内引脚320大致排列成长方形,所以宽边所对应的内引脚320与外引脚360之间的距离(基本小于3mm)相对短于长边所对应的内引脚320与外引脚360之间的距离,因此,在该实施例中,可以基本省去宽边对应的内引脚320于外引脚360之间的胶带,因此,仅在长边所对应的内引脚320与外引脚360之间设置胶带340,大大节约胶带的使用量,从而降低引线框的制作成本。另外,关于胶带340的具体形状,在该实施例中,正方形引线框的四个角上都分布引脚,其内引脚320和外引脚360之间的距离较长,因此,胶带340的两端延伸至弯角区域,以固定弯角区域的引脚。
需要说明的是,图2所示实施例的引线框虽然是针对LQFP封装形式进行设计的,但是,对于其它高线位的封装形式,同样存在背景技术中所描述的问题,因此,本领域技术人员可以将以上实施例的思想类推应用至其它封装形式的高线位引线框的设计中,例如,QFP引线框、TQFP(薄四方扁平封装)引线框、PLCC(Plastic Leader ChipCarrier,带引线的塑料芯片载体封装)引线框等等。
本发明实施例进一步提供由多个图2所示LQFP引线框组成的LQFP引线框阵列。在实际封装过程中,是对多个芯片并排同时封装形成。因此,在封装之前,LQFP引线框并不是独立的单元,而是将多个图2所示的LQFP引线框300按多行多列排列的形式形成LQFP引线框阵列,这样有利于高效封装。
本发明进一步提供一种LQFP封装结构,该封装结构是由以上所述及的引线框、所封装的芯片以及结构匹配于所述引线框的封装体;引线框加工形成以后,芯片固定置于小岛上,然后通过打线连接芯片的键合衬垫和内引脚等,再填充塑封体以最终形成封装体。该封装结构可以实现对四边不等数分布键合衬垫的芯片进行封装,并且可靠性高。
以上例子主要说明了本发明的引线框、引线框阵列以及封装结构,尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。
Claims (15)
1.一种高线位封装形式的引线框,用于封装四边不等数分布键合衬垫的芯片,所述引线框为正方形状,其包括:
用于固定承载所述芯片的小岛;
分布于小岛周围的内引脚;
分布于所述正方形引线框的四边沿的外引脚;以及
位于所述正方形的对角线上的四个小岛连筋;
其特征在于,还包括:
固定连接于两个所述小岛连筋之间的小岛加强环;
其中,所述小岛加强环位于所述小岛和所述内引脚之间,所述小岛加强环之间关于所述正方形的中心轴对称,所述小岛形状基本匹配于所述芯片形状,所述内引脚的排列形状基本匹配于所述芯片形状,所述内引脚关于所述正方形的中心轴对称。
2.如权利要求1所述的引线框,其特征在于,所述小岛通过两次打沉形成,所述小岛所在第一平面低于所述小岛加强环所在第二平面,所述小岛加强环所在第二平面低于所述内引脚所在第三平面。
3.如权利要求2所述的引线框,其特征在于,所述小岛和所述小岛加强环之间设置多个冲压孔,相邻两个冲压孔之间设置有用于连接所述小岛和所述小岛加强环的第二连筋。
4.如权利要求3所述的引线框,其特征在于,所述冲压孔关于所述正方形的中心轴对称。
5.如权利要求3或4所述的引线框,其特征在于,所述小岛相对于所述冲压孔的边沿部分被设置成半冲压区域或者半刻蚀区域。
6.如权利要求1所述的引线框,其特征在于,同一边上的所述内引脚不均匀分布。
7.如权利要求1所述的引线框,其特征在于,所述芯片为长方形状,所述长方形状芯片的长边的键合衬垫数量大于所述长方形芯片的宽边的键合衬垫数量。
8.如权利要求7所述的引线框,其特征在于,所述小岛大致呈长方形状,所述内引脚大致呈长方形状排列。
9.如权利要求8所述的引线框,其特征在于,所述长方形状排列的内引脚之间的间距在长边上由中心向小岛连筋方向逐渐增加,所述长方形排列的内引脚的间距在宽边上由中心向小岛连筋方向逐渐减小。
10.如权利要求1所述的引线框,其特征在于,所述内引脚和所述小岛之间的最小距离为0.2毫米。
11.如权利要求7所述的引线框,其特征在于,所述引线框还包括设置在所述长边所对应的内引脚和外引脚之间的胶带。
12.如权利要求11所述的引线框,其特征在于,所述胶带的两端向所述正方形的弯角处延伸,以固定所述正方形的弯角处的引脚。
13.如权利要求1所述的引线框,其特征在于,所述引线框为薄外形四边扁平封装引线框。
14.一种高线位封装形式的引线框阵列,用于封装四边不等数分布键合衬垫的芯片,其特征在于,包含多个按行和列排列的如权利要求1至13中任一项所述的引线框。
15.一种封装结构,其特征在于,包括如权利要求1至13中任一项所述的引线框。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010234019.4A CN102332441B (zh) | 2010-07-12 | 2010-07-12 | 一种高线位封装形式的引线框及其封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010234019.4A CN102332441B (zh) | 2010-07-12 | 2010-07-12 | 一种高线位封装形式的引线框及其封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102332441A true CN102332441A (zh) | 2012-01-25 |
CN102332441B CN102332441B (zh) | 2014-05-14 |
Family
ID=45484162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010234019.4A Active CN102332441B (zh) | 2010-07-12 | 2010-07-12 | 一种高线位封装形式的引线框及其封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102332441B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050469A (zh) * | 2012-12-18 | 2013-04-17 | 苏州日月新半导体有限公司 | 无外引脚半导体封装构造的导线架条 |
CN106533418A (zh) * | 2015-09-15 | 2017-03-22 | 瑞鼎科技股份有限公司 | 驱动电路及接脚输出顺序编排方法 |
CN111403367A (zh) * | 2020-05-09 | 2020-07-10 | 天水华洋电子科技股份有限公司 | 一种增加十字加强筋设计的引线框架 |
US11482475B2 (en) | 2020-07-31 | 2022-10-25 | Ali Corporation | Ground wing portion for electronic package device |
CN115939073A (zh) * | 2023-01-31 | 2023-04-07 | 海信家电集团股份有限公司 | 功率模块及其电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554404A (en) * | 1984-03-26 | 1985-11-19 | Gte Products Corporation | Support for lead frame for IC chip carrier |
US6258629B1 (en) * | 1999-08-09 | 2001-07-10 | Amkor Technology, Inc. | Electronic device package and leadframe and method for making the package |
US6265762B1 (en) * | 1996-03-18 | 2001-07-24 | Hitachi, Ltd | Lead frame and semiconductor device using the lead frame and method of manufacturing the same |
US6380048B1 (en) * | 2001-08-02 | 2002-04-30 | St Assembly Test Services Pte Ltd | Die paddle enhancement for exposed pad in semiconductor packaging |
KR100922370B1 (ko) * | 2007-12-06 | 2009-10-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 자재 |
-
2010
- 2010-07-12 CN CN201010234019.4A patent/CN102332441B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554404A (en) * | 1984-03-26 | 1985-11-19 | Gte Products Corporation | Support for lead frame for IC chip carrier |
US6265762B1 (en) * | 1996-03-18 | 2001-07-24 | Hitachi, Ltd | Lead frame and semiconductor device using the lead frame and method of manufacturing the same |
US6258629B1 (en) * | 1999-08-09 | 2001-07-10 | Amkor Technology, Inc. | Electronic device package and leadframe and method for making the package |
US6380048B1 (en) * | 2001-08-02 | 2002-04-30 | St Assembly Test Services Pte Ltd | Die paddle enhancement for exposed pad in semiconductor packaging |
KR100922370B1 (ko) * | 2007-12-06 | 2009-10-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 자재 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050469A (zh) * | 2012-12-18 | 2013-04-17 | 苏州日月新半导体有限公司 | 无外引脚半导体封装构造的导线架条 |
CN106533418A (zh) * | 2015-09-15 | 2017-03-22 | 瑞鼎科技股份有限公司 | 驱动电路及接脚输出顺序编排方法 |
CN106533418B (zh) * | 2015-09-15 | 2019-05-17 | 瑞鼎科技股份有限公司 | 驱动电路及接脚输出顺序编排方法 |
CN111403367A (zh) * | 2020-05-09 | 2020-07-10 | 天水华洋电子科技股份有限公司 | 一种增加十字加强筋设计的引线框架 |
US11482475B2 (en) | 2020-07-31 | 2022-10-25 | Ali Corporation | Ground wing portion for electronic package device |
CN115939073A (zh) * | 2023-01-31 | 2023-04-07 | 海信家电集团股份有限公司 | 功率模块及其电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN102332441B (zh) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237250B2 (en) | Advanced quad flat non-leaded package structure and manufacturing method thereof | |
US7230323B2 (en) | Ground-enhanced semiconductor package and lead frame for the same | |
US6927096B2 (en) | Method of manufacturing a semiconductor device | |
US6242814B1 (en) | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly | |
US7242077B2 (en) | Leadframe with die pad | |
US20060255438A1 (en) | Lead frame and resin-encapsulated semiconductor device | |
CN109390310B (zh) | 图案化的引线框架 | |
KR20010039537A (ko) | 반도체패키지 및 그 제조방법 | |
CN102332441A (zh) | 一种高线位封装形式的引线框及其封装结构 | |
JP5404083B2 (ja) | 半導体装置 | |
US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
CN107093595A (zh) | 一种引线框单元、引线框架及基于引线框单元的封装器件 | |
CN106409806A (zh) | 一种ic引线支架 | |
CN209896054U (zh) | 引线框、引线框阵列及封装结构 | |
CN205004326U (zh) | 集成电路器件 | |
KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US7893530B2 (en) | Circuit substrate and the semiconductor package having the same | |
US20050073031A1 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device | |
CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
CN212209475U (zh) | 引线框架及封装体 | |
US7723828B2 (en) | Semiconductor package with leads on a chip having multi-row of bonding pads | |
JP2001320008A (ja) | 樹脂封止型半導体装置用フレーム | |
KR20070078593A (ko) | 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 | |
CN201845764U (zh) | 倒装小外形集成电路封装的引线框及其封装结构 | |
CN101162713A (zh) | 封装结构及其导线架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |