CN102324923B - 一种电平移位电路 - Google Patents

Abstract

本发明公开了一种电平移位电路，包括：低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下：所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值V1属于第一电压域，其输出端接至所述旁路控制器的第一输入端；所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号。采用本发明的电路，有效的减少了信号从高电压域到低电压域的延时，可提高芯片的性能。

Description

一种电平移位电路

技术领域

本发明属于数字逻辑电路领域，尤其涉及一种电平移位电路。

背景技术

在目前的集成电路设计中，由于芯片的不同部分之间的通信需要不同的电压供电，或者多芯片的系统中，不同的芯片需要不同的电压供电，这样的芯片或系统上会出现多个电压域。所谓多电压域，即当芯片空闲时尽可能关掉电源或降低电压，而当芯片正常工作时再打开电源或将电压提升到正常值，从而尽可能地节省功耗。随着工艺的不断进步，以及产品应用中对低功耗的要求越来越苛刻，多电压域得到越来越广泛的应用。在具体实现或应用的时候，不同电压域的电压有可能是需要不同的值。假如这些不同电压域之间存在连接关系，因此电平移位器被用来将一种量级的电压转变到另一种量级上，来平滑过渡电压，从而避免漏电及信号完整性的问题。

通常的电平移位器根据输入电压、输出电压的高低可以分为两种：电压从高到低型电平移位器和电压从低到高型电平移位器。

图1是一种传统的电平移位电路的示意图。该电路中的低到高型电平移位器101用于实现输入信号到输出信号的电平转换，输入信号的电压值V1属于第一电压域，输出信号的电压值V2属于第二电压域。图2是另一种传统的电平移位电路的示意图。与图1不同的是，图2不仅包括电平移位器201，还增加了隔离信号和隔离器件202，隔离信号和隔离器件202是可选的，在输入电压不存在的时候起隔离输入信号的作用，防止V1掉电时由于输入信号的不稳定而引起的V2电压域漏电。如图1和2所示，一旦电路中采用这种低到高型电平移位器，那么无论V1与V2的值是什么关系（V1大于、等于或小于V2），输入信号从V1到V2都必须经过电平移位器，所以电平移位器造成的延时是不可避免的。

这种从低到高型电平移位器通常需要两个电压输入，第一电压V1和第二电压V2，V1属于第一电压域，V2属于第二电压域。并且多采用自反馈电路设计，所以信号从输入到输出的延时较大。这种较大的器件延时对芯片的性能是有影响的，特别是当电平移位器正好处在时序要求比较紧的通路上影响非常大。

发明内容

有鉴于此，本发明所要解决的技术问题是提供一种电平移位电路，用于减小延时，提高芯片的性能。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

本发明提供了一种电平移位电路，包括：低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下：

所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值V1属于第一电压域，其输出端接至所述旁路控制器的第一输入端；

所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；

所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号。

在一些可选的实施例中，包括：所述旁路控制器断开旁路，所述低到高型电平移位器将所述输入信号转换为完成电平转换后的信号，本电路的输出信号等于所述完成电平转换后的信号。

在一些可选的实施例中，包括：所述旁路控制器是否有效是由旁路使能信号进行控制。

在一些可选的实施例中，还包括隔离器件，位于所述低到高型电平移位器与所述旁路控制器之间，或位于所述旁路控制器的逻辑器件之间，用于隔离所述输入信号；所述隔离器件是否有效由隔离信号进行控制。

在一些可选的实施例中，包括：如果所述隔离器件位于所述低到高型电平移位器与所述旁路控制器之间，所述电平移位电路的结构如下：

所述低到高型电平移位器，其输入端接收输入信号，其输出端接至所述隔离器件的第一输入端；

所述隔离器件，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收所述隔离信号，其输出端接至所述旁路控制器的第一输入端；

所述旁路控制器，其第一输入端接至所述隔离器件的输出端，第二输入端接收输入信号，其控制端接收所述旁路使能信号，第三输入端接收所述隔离信号，其输出端输出本电路的输出信号；

旁路控制器接通旁路，当隔离无效时，第一与非门器件的输出为高电平，第一或非门器件的输出为低电平，第二或非门器件的输出的本电路的输出信号等于经过低到高型电平移位器的完成电平转换后的信号。

在一些可选的实施例中，包括：旁路控制器断开旁路，当隔离无效时，或门器件的输出为低电平，第二与非门器件的输出为低电平，第一与非门器件的输出为低电平，第一或非门器件的输出是由输入信号决定，第二或非门器件输出的本电路的输出信号等于输入信号。

在一些可选的实施例中，包括：如果所述旁路控制器包括取反器件（501）、第一与门器件（502）、第二与门器件（503）、或门器件（504），所述电平移位电路的具体结构为：

所述低到高型电平移位器（505），其输入端接收输入信号，其输出端接至第二与门器件（503）的第一输入端；

取反器件（501），其输入端接收所述旁路使能信号，其输出端接至第二与门器件（503）的第二输入端；

第一与门器件（502），其第一输入端接收输入信号，第二输入端接收所述旁路使能信号，其输出端接至或门器件（504）的第二输入端；

第二与门器件（503），其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件（501）的输出端，其输出端接至或门器件（504）的第一输入端；

或门器件（504），其第一输入端接至第二与门器件（503）的输出端，第二输入端接至第一与门器件（502）的输出端，其输出端输出本电路的输出信号；

旁路控制器接通旁路，第二与门器件（503）的输出为低电平，第一与门器件（502）的输出等于输入信号，或门器件（504）输出的本电路的输出信号等于输入信号。

在一些可选的实施例中，包括：旁路控制器断开旁路，第一与门器件（502）的输出为低电平，第二与门器件（503）的输出等于低到高型电平移位器（505）的输出，或门器件（504）的输出由低到高型电平移位器（505）的输出决定，输出信号等于经过低到高型电平移位器（505）的完成电平转换后的信号。

在一些可选的实施例中，包括：如果隔离器件为保持0值型第二与非门器件（605），所述旁路控制器包括第一与非门器件（601）、或门器件（602）、第一或非门器件（603）和第二或非门器件（604），所述电平移位电路的具体结构为：

所述低到高型电平移位器（606），其输入端接收输入信号，其输出端接至或门器件（602）的第一输入端；

与非门器件（601），其第一输入端接收所述隔离信号，第二输入端接收所述旁路使能信号，其输出端接至第一或非门器件（603）的第二输入端；

或门器件（602），其第一输入端接至所述低到高型电平移位器（606）的输出端，第二输入端接收所述旁路使能信号，其输出端接至与非门器件（605）的第一输入端；

第一或非门器件（603），其第一输入端接收输入信号，第二输入端接至第一与非门器件（601）的输出端，其输出端接至第二或非门器件（604）的第二输入端；

或非门器件（604），其第一输入端接至第二与非门器件（605）的输出端，第二输入端接至第一或非门器件（603）的输出端，其输出端输出本电路的输出信号；

第二与非门器件（605），其第一输入端接至或门器件（602）的输出端，第二输入端接收所述隔离信号，其输出端接至第二或非门器件（604）的第一输入端；

旁路控制器接通旁路，当隔离无效时，或门器件（602）的输出为低电平，第二与非门器件（605）的输出为低电平，第一与非门器件（601）的输出为低电平，第一或非门器件（603）的输出是由输入信号决定，第二或非门器件（604）输出的本电路的输出信号等于输入信号。

在一些可选的实施例中，包括：旁路控制器接通旁路，当隔离无效时，第一与非门器件（601）的输出为高电平，第一或非门器件（603）的输出为低电平，第二或非门器件（604）的输出是由所述低到高型电平移位器（606）的输出决定，输出信号等于经过低到高型电平移位器（606）的完成电平转换后的信号。

在一些可选的实施例中，包括：当隔离有效时，保持0值型的隔离器件的输出始终保持为0，输出信号不受输入信号的影响。

在一些可选的实施例中，包括：如果所述隔离器件为保持1值型第一或非门器件（701），所述旁路控制器包括与或非门器件（702）、或门器件（703）和第二或非门器件（704），所述电平移位电路的具体结构为：

所述低到高型电平移位器（705），其输入端接收输入信号，其输出端接至或门器件（703）的第一输入端；

第一或非门器件（701），其第一输入端接至或门器件（703）的输出端，第二输入端接收取反后的隔离信号，其输出端接至第二或非门器件（704）的第一输入端；

与或非门器件（702），其第一输入端接收输入信号，第二输入端接收取反后的隔离信号，第三输入端接收旁路使能信号，其输出端接至第二或非门器件（704）的第二输入端；

或门器件（703），其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件（701）的第一输入端；

第二或非门器件（704），其第一输入端接至第一或非门器件（701）的输出端，第二输入端接至与或非门器件（702）的输出端，其输出端输出本电路的输出信号；

旁路控制器接通旁路，当隔离无效时，或门器件（703）的输出为高电平，第一或非门器件（701）的输出为低电平，或门器件（703）的输出是由输入信号决定，第二或非门器件（704）的输出的本电路的输出信号等于输入信号。

在一些可选的实施例中，包括：

旁路控制器断开旁路，当隔离无效时，与或非门器件（702）的输出为低电平，第二或非门器件（704）的输出由所述低到高型电平移位器（705）的输出决定，输出信号等于经过低到高型电平移位器（705）的完成电平转换后的信号。

在一些可选的实施例中，包括：

当隔离有效时，保持1值型的隔离器件的输出始终保持为1，输出信号不受输入信号的影响。

在一些可选的实施例中，包括：如果隔离器件为锁存器型器件第一锁存器器件（801），所述旁路控制器包括非与门器件（802）、第一或非门器件（803）、第二或非门器件（804）和第二锁存器器件（805），所述电平移位电路的具体结构为：

所述低到高型电平移位器（806），其输入端接收输入信号，其输出端接至第一或非门器件（803）的第一输入端；

第一锁存器器件（801），其第一输入端接至第一或非门器件（803）的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件（804）的第一输入端；

非与门器件（802），其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第二锁存器器件（805）的第一输入端；

第一或非门器件（803），其第一输入端接至低到高型电平移位器（806）的输出端，第二输入端接收旁路使能信号，其输出端接至第一锁存器器件（801）的第一输入端；

第二或非门器件（804），其第一输入端接至第一锁存器器件（801）的输出端，第二输入端接至第二锁存器器件（805）的输出端，其输出端输出本电路的输出信号；

第二锁存器器件（805），其第一输入端接至非与门器件（802）的输出端，第二输入端接收旁路使能信号，其输出端接至第二或非门器件（804）的第二输入端；

旁路控制器接通旁路，当隔离无效时，第一或非门器件（803）的输出为低电平，第一锁存器器件（801）的输出为低电平，非与门器件（802）的输出由输入信号决定，第二或非门器件（804）输出的本电路的输出信号等于输入信号。

在一些可选的实施例中，包括：

旁路控制器断开旁路，当隔离无效时，非与门器件（802）的输出为低电平，第二锁存器器件（805）的输出为低电平，第二或非门器件（804）的输出是由所述低到高型电平移位器（806）的输出决定，输出信号等于经过低到高型电平移位器（806）的完成电平转换后的信号。

在一些可选的实施例中，包括：

当隔离有效时，输出信号等于隔离信号由高变低时第一锁存器器件（801）锁存的输入信号，输出信号不受输入信号的影响。

在一些可选的实施例中，包括：所述电平移位电路被添加到标准单元库中，所述标准单元库用于在大规模集成电路设计中被直接调用。

本发明提出了一种电平移位电路，采用本发明的技术方案，通过给电平移位器增加旁路功能，使得当输入电压大于等于输出电压时，输入信号不必通过低到高型电平移位器，直接通过旁路控制器输出，解决了传统的低到高型电平移位器在其输入输出电压域的关系发生变化后，其延时对电路性能的影响的问题，减小了延时，提高了芯片的性能。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

说明书附图

图1是本发明背景技术提供的传统电平移位电路的示意图；

图2是本发明背景技术提供的另一种电平移位电路的示意图；

图3是本发明实施例一提供的一种电平移位电路的结构示意图；

图4是本发明实施例二提供的一种电平移位电路的结构示意图；

图5是本发明实施例三提供的一种电平移位电路的数字逻辑示意图；

图6是本发明实施例四提供的一种电平移位电路的数字逻辑示意图；

图7是本发明实施例五提供的一种电平移位电路的数字逻辑示意图；

图8是本发明实施例六提供的一种电平移位电路的数字逻辑示意图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

下面是本发明中出现的一些专业术语：

电平移位器：数字电路中不同电压之间相互转换的一种电路器件；

DVFS: Dynamic voltage and frequency scaling，动态电压/频率调节，电路中的电压和时钟频率是可以动态器切换的；

Multi-Voltage: 多电压域，芯片中包含多个电压域，每个域的电压可以是不同电源提供的，并且电压值是可以不同的；

Low-Power：低功耗，只电路在单位时间内消耗较低的功耗；

V：电压。

本发明实施例的核心在于，在低到高型电平移位器的基础上增加了旁路功能逻辑。使得当输入电压大于等于输出电压时，输入信号不必通过低到高型电平移位器，直接通过旁路控制器输出，解决了传统的低到高型电平移位器在其输入输出电压域的关系发生变化后，其延时对电路性能的影响的问题，减小了延时，提高了芯片的性能。

下面通过几个具体实施例进行详细说明。

【实施例一】

在本发明实施例一中，提供了一种电平移位电路，该电路中增加了旁路功能。

图3是本发明实施例一提供的一种电平移位电路的示意图。该电路包括低到高型电平移位器301和旁路控制器302、输入信号、旁路使能信号和输出信号。低到高型电平移位器301，其输入端接收输入信号，其输出端接至所述旁路控制器302的第一输入端；所述旁路控制器302，其第一输入端接至所述低到高型电平移位器301的输出端，第二输入端接收输入信号，控制端接收旁路使能信号，其输出端输出本电路的输出信号。

旁路控制器302接通旁路，使输入信号直接经过旁路控制器302转为输出信号，不经过所述低到高型电平移位器301的电平转换，输出信号由输入信号决定，输出信号等于输入信号。

旁路控制器302断开旁路，低到高型电平移位器301将输入信号转换为完成电平转换后的信号，输出信号由低到高型电平移位器301的输出决定，输出信号等于经过低到高型电平移位器301的完成电平转换后的信号。

旁路控制器302接通或断开旁路是由旁路使能信号控制。

因此，如图3所示，在原有的低到高型电平移位器的基础上增加了旁路控制逻辑，这样，当V1大于或等于V2时，接通旁路可以使输入信号直接通过旁路转为输出信号，而不必经过低到高型电平移位器301的电平转换，从而减少了信号的延时，提高了电路的性能。

旁路控制器302可以由一个或多个逻辑器件所组成。逻辑器件包括与门器件、与非门器件、或门器件、或非门器件、与或非门器件、非与门器件、高通低锁的锁存器器件、低通高锁的锁存器器件等。

【实施例二】

在本发明实施例二中，提供了一种电平移位电路，该电路中增加了旁路功能。与实施例一不同的是该电路增加了隔离器件和隔离信号。

图4是本发明实施例二提供的一种电平移位电路的数字逻辑示意图。该电路包括低到高型电平移位器401、隔离器件402和旁路控制器403、输入信号、隔离信号、旁路使能信号和输出信号。

低到高型电平移位器401，其输入端接收输入信号，其输出端接至隔离器件402的第一输入端；

隔离器件402，其第一输入端接至所述低到高型电平移位器401的输出端，第二输入端接收隔离信号，其输出端接至旁路控制器403的第一输入端；

旁路控制器403，其第一输入端接至隔离器件402的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，第三输入端接收隔离信号，其输出端输出本电路的输出信号。

旁路控制器403接通旁路，当隔离无效时，输入信号直接经过旁路控制器403得到输出信号，不经过所述低到高型电平移位器401的电平转换，输出信号由输入信号决定，输出信号等于输入信号。

旁路控制器403断开旁路，当隔离无效时，低到高型电平移位器401将输入信号转换为完成电平转换后的信号，输出信号由低到高型电平移位器401的输出决定，输出信号等于经过低到高型电平移位器401的完成电平转换后的信号。

旁路控制器403是否起作用是由旁路使能信号进行控制。

因此，如图4所示，与现有技术不同的是，在原有的有隔离器件的低到高型电平移位器电路的基础上增加了旁路逻辑。这样，当V1大于或等于V2时，接通旁路可以使输入信号直接通过旁路转为输出信号，而不必经过低到高型电平移位器的电平转换，从而减少了信号的延时，提高了电路的性能。

当输入电压不存在的情况下，启用隔离器件。

隔离器件402是否起作用是通过隔离信号来控制，当隔离信号有效时，隔离器件402起作用，输出信号不受输入信号的影响。

隔离器件402包括保持0值型Clamp0型、保持1值型Clamp1型和锁存器latch型。Clamp0型是使隔离器件402保持0值，根据隔离信号的不同取值，隔离器件的具体实现方法有多种，以是用与门、与非门、或门、或非门等器件来实现；Clamp1型是使隔离器件保持 1值，同样根据隔离信号的不同取值，隔离器件的具体实现方法有多种，以是用与门、与非门、或门、或非门等器件来实现。latch型是使隔离器件402保持掉电前输入信号的值，根据隔离信号的不同取值，隔离器件的具体实现方法可以是高通低锁型latch，也可以是低通高锁型latch。

隔离器件402在电路中的位置有多种实现方式，可以是如图4所示的位于低到高型电平移位器401和旁路控制器403之间，也可以是位于旁路控制器403内部，即旁路控制器403包括的逻辑器件之间（未画出图）。

下面以实施例三（无隔离器件）、实施例四（隔离器件是Clamp0型）、实施例五（隔离器件是Clamp1型）和实施例六（隔离器件是latch型）进行举例说明。但本发明实施例不限于实施例三、四、五和六的情况。

【实施例三】

图5是本发明实施例三提供的一种电平移位电路的数字逻辑示意图。

如图5所示，该电路包括低到高型电平移位器505、旁路控制器、输入信号、旁路使能信号和输出信号，其中，旁路控制器具体包括取反器件INV器件501、第一与门AND器件502、第二与门AND器件503、或门OR器件504。

低到高型电平移位器505，其输入端接收输入信号，其输出端接至第二与门器件503的第一输入端；取反器件501，其输入端接收旁路使能信号，其输出端接至第二与门器件503的第二输入端；第一与门器件502，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至或门器件504的第二输入端；第二与门器件503，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件501的输出端，其输出端接至或门器件504的第一输入端；或门器件504，其第一输入端接至第二与门器件503的输出端，第二输入端接至第一与门器件502的输出端，其输出端输出本电路的输出信号。

旁路控制器接通旁路（旁路使能信号为低电平时），AND器件502的输出为低电平，AND器件503的输出等于低到高型电平移位器505的输出，所以OR器件504的输出是由低到高型电平移位器505的输出决定，即输出信号等于经过低到高型电平移位器505的完成电平转换后的信号。

旁路控制器断开旁路（旁路使能信号为高电平时），AND器件503的输出为低电平，AND器件502的输出等于输入信号。所以OR器件504的输出是直接由输入信号决定，输出信号，即OR器件504的输出等于输入信号。

旁路控制器是否起作用是由旁路使能信号进行控制。

表1为该实施例中带旁路功能的低到高型电平移位器的真值表。

表1

旁路使能信号	输出信号
		0	完成电平转换后的信号
1	输入信号

当输入电压低于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，而本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于低到高型电平移位器505的延时加上AND器件503的延时和OR器件504的延时，实际应用意义是带旁路功能的延时比原有电路有所增加，但是通常这种输入电压降低在DVFS里边是为了降低功耗，所以电路的频率也会相应减低。

当输入电压大于或等于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于AND器件502的延时和OR器件504的延时之和，实际应用意义是此时带旁路功能的延时比原有电路小，通常这是芯片正常工作的电压关系，所以正常工作是电路性能有提高。

【实施例四】

图6是本发明实施例四提供的一种电平移位电路的数字逻辑示意图。该实施例是以“Clamp 0”型隔离器件为例来进行说明。

如图6所示，该电路包括低到高型电平移位器606、隔离器件、旁路控制器、输入信号、隔离信号、旁路使能信号和输出信号，第二与非门NAND器件605为保持0值型隔离器件，旁路控制器包括第一与非门NAND器件601、OR器件602、第一或非门NOR器件603和第二或非门NOR器件604。

低到高型电平移位器606，其输入端接收输入信号，其输出端接至或门器件602的第一输入端；与非门器件601，其第一输入端接收隔离信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件603的第二输入端；或门器件602，其第一输入端接至所述低到高型电平移位器606的输出端，第二输入端接收旁路使能信号，其输出端接至与非门器件605的第一输入端；第一或非门器件603，其第一输入端接收输入信号，第二输入端接至第一与非门器件601的输出端，其输出端接至第二或非门器件604的第二输入端；或非门器件604，其第一输入端接至第二与非门器件605的输出端，第二输入端接至第一或非门器件603的输出端，其输出端输出本电路的输出信号；第二与非门器件605，其第一输入端接至或门器件602的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件604的第一输入端。

旁路控制器接通旁路（旁路使能信号为高电平），当隔离有效时（隔离信号为高电平），或门器件602的输出为低电平，第二与非门器件605的输出为低电平，第一与非门器件601的输出为低电平，第一或非门器件603的输出是由输入信号决定，第二或非门器件604输出的输出信号等于输入信号。

旁路控制器断开旁路（旁路使能信号为低电平），当隔离有效时（隔离信号为高电平），第一与非门器件601的输出为高电平，第一或非门器件603的输出为低电平，第二或非门器件604的输出是由所述低到高型电平移位器606的输出决定，输出信号等于经过低到高型电平移位器606的完成电平转换后的信号。

旁路控制器是否起作用是由旁路使能信号进行控制。

隔离器件是否起作用是由隔离信号进行控制。该实施例中，第二与非门NAND器件605为隔离器件。当隔离有效，即隔离信号为低电平时，Clamp 0型的隔离器件（即第二与非门NAND器件605）的输出始终保持为0，输出信号不受输入信号的影响。

隔离器件是Clamp 0型，所以是低电平起隔离作用。

表2为该实施例中带旁路功能的低到高型电平移位器的真值表。

表2

旁路使能信号	隔离信号	输出信号
			1	0	0
1	1	输入信号
			0	0	0
0	1	完成电平转换后的信号

当输入电压低于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，而本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于低到高型电平移位器606的延时加上OR器件602、NAND器件605的延时和NOR器件604的延时，实际应用意义是带旁路功能的延时比原有电路有所增加，但是通常这种输入电压降低在DVFS里边是为了降低功耗，所以电路的频率也会相应减低。

当输入电压大于或等于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器606的延时，而本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于NOR器件603延时和NOR器件604延时之和，实际应用意义是此时带旁路功能的延时比原有电路小，通常这是芯片正常工作的电压关系，所以正常工作是电路性能有提高。

【实施例五】

图7是本发明实施例五提供的一种电平移位电路的数字逻辑示意图。该实施例是以“Clamp 1”型隔离器件为例来进行说明。

如图7，该电路包括低到高型电平移位器705、隔离器件、旁路控制器、输入信号、取反后的隔离信号、旁路使能信号和输出信号，其中第一或非门NOR器件701为隔离器件，旁路控制器包括与或非门AOI器件702、或门OR器件703、第二或非门NOR器件704。

低到高型电平移位器705，其输入端接收输入信号，其输出端接至或门器件703的第一输入端；第一或非门器件701，其第一输入端接至或门器件703的输出端，第二输入端接收取反后的隔离信号，其输出端接至第二或非门器件704的第一输入端；与或非门器件702，其第一输入端接收输入信号，第二输入端接收取反后的隔离信号，第三输入端接收旁路使能信号，其输出端接至第二或非门器件704的第二输入端；或门器件703，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件701的第一输入端；第二或非门器件704，其第一输入端接至第一或非门器件701的输出端，第二输入端接至与或非门器件702的输出端，其输出端输出本电路的输出信号；

旁路控制器接通旁路（旁路使能信号为高电平），当隔离无效时（隔离信号为高电平），或门器件703的输出为高电平，第一或非门器件701的输出为低电平，或门器件703的输出是由输入信号决定，第二或非门器件704的输出的输出信号等于输入信号。

旁路控制器断开旁路，（旁路使能信号为低电平），当隔离无效时（隔离信号为高电平），与或非门器件702的输出为低电平，第二或非门器件704的输出是由所述低到高型电平移位器705的输出决定，输出信号等于经过低到高型电平移位器705的完成电平转换后的信号。

旁路控制器是否起作用是由旁路使能信号进行控制。

隔离器件是否起作用是由隔离信号进行控制。该实施例中，第一或非门NOR器件701为隔离器件。当隔离信号有效（取反后的隔离信号为高电平）时，Clamp 1型的隔离器件（第一或非门NOR器件701）的输出始终保持为1，输出信号不受输入信号的影响。

隔离器件是Clamp 1型，所以是高电平起隔离作用。

表3为该实施例中带旁路功能的低到高型电平移位器的真值表。

表3

旁路使能信号	隔离信号	输出信号
			1	0	1
1	1	输入信号
			0	0	1
0	1	完成电平转换后的信号

当输入电压低于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，而本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于低到高型电平移位器705的延时加上OR器件703、NOR器件701和NOR器件704的延时，实际应用意义是带旁路功能的延时比原有电路有所增加，但是通常这种输入电压降低在DVFS里边是为了降低功耗，所以电路的频率也会相应减低。

当输入电压大于或等于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，而本实施例带旁路功能的低到高型电平移位器电路的总体延时等于AOI器件702的延时和NOR器件704的延时之和，实际应用意义是此时带旁路功能的延时比原有电路小，通常这是芯片正常工作的电压关系，所以正常工作是电路性能有提高。

【实施例六】

图8是本发明实施例六提供的一种电平移位电路的数字逻辑示意图。该实施例是以“latch”型隔离器件为例来进行说明。

如图8所示，该电路包括低到高型电平移位器806、隔离器件、旁路控制器、输入信号、隔离信号、旁路使能信号和输出信号，其中第一锁存器latch器件801为隔离器件，旁路控制器包括非与门AIND器件802、第一或非门NOR器件803、第二或非门NOR器件804和第二锁存器latch器件805。

低到高型电平移位器806，其输入端接收输入信号，其输出端接至第一或非门器件803的第一输入端；第一锁存器器件801，其第一输入端接至第一或非门器件803的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件804的第一输入端；非与门器件802，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第二锁存器器件805的第一输入端；第一或非门器件803，其第一输入端接至低到高型电平移位器806的输出端，第二输入端接收旁路使能信号，其输出端接至第一锁存器器件801的第一输入端；第二或非门器件804，其第一输入端接至第一锁存器器件801的输出端，第二输入端接至第二锁存器器件805的输出端，其输出端输出本电路的输出信号；第二锁存器器件805，其第一输入端接至非与门器件802的输出端，第二输入端接收旁路使能信号，其输出端接至第二或非门器件804的第二输入端；

旁路控制器接通旁路（旁路使能信号为高电平），当隔离无效时（隔离信号为高电平），第一或非门器件803的输出为低电平，第一锁存器器件801的输出为低电平，非与门器件802的输出是由输入信号决定，第二或非门器件804输出的输出信号等于输入信号。

旁路控制器断开旁路（旁路使能信号为低电平），当隔离无效时（隔离信号为高电平），非与门器件802的输出为低电平，第二锁存器器件805的输出为低电平，第二或非门器件804的输出是由所述低到高型电平移位器806的输出决定，输出信号等于经过低到高型电平移位器806的完成电平转换后的信号。

旁路控制器是否起作用是由旁路使能信号进行控制。

隔离器件是否起作用是由隔离信号进行控制。该实施例中，latch器件801为隔离器件。当隔离有效，即隔离信号为低电平时， latch型隔离器件（即第二锁存器latch器件805）的输出永远保持锁存进来的值，而不再受输入信号影响，因此，第二或非门器件804输出的本电路的输出信号等于隔离信号由高变低时第一锁存器器件（801）锁存的输入信号。

表4为本实施例中带旁路功能的低到高型电平移位器的真值表。

表4

旁路使能信号	隔离信号	输出信号
			1	0	隔离信号由高变低时锁存的输入信号
1	1	输入信号
			0	0	隔离信号由高变低时锁存的输入信号
0	1	完成电平转换后的信号

当输入电压低于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，而本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于低到高型电平移位器806的延时加上NOR器件803、latch器件801和NOR器件804的延时，实际应用意义是带旁路功能的延时比原有电路有所增加，但是通常这种输入电压降低在DVFS里边是为了降低功耗，所以电路的频率也会相应减低。

当输入电压大于或等于输出电压时，传统低到高型电平移位器电路的总体延时等于低到高型电平移位器的延时，本实施例中带旁路功能的低到高型电平移位器电路的总体延时等于AIND器件802的延时、latch器件805的延时和NOR器件804的延时之和，实际应用意义是此时带旁路功能的延时比原有电路小，通常这是芯片正常工作的电压关系，所以正常工作是电路性能有提高。

本发明实施例二、三、四、五分别仅是以“无隔离器件型”、“Clamp 0”型隔离器件、“Clamp 1”型隔离器件和“latch”型隔离器件为例说明带旁路功能的低到高型电平移位器的逻辑电路的原理，但本发明实施例不限于以上四种方式，其它各种在低到高型电平移位器的电路中添加旁路控制器，或添加旁路控制器和隔离器件的电路也在本发明保护范围之内。

可以将实施例二、三、四、五中的四种电路分别添加到标准单元库中，该标准单元库用于在大规模集成电路设计中被直接调用。

除非另外具体陈述，术语比如处理、计算、运算、确定、显示等等可以指一个或更多个处理或者计算系统、或类似设备的动作和／或过程，所述动作和／或过程将表示为处理系统的寄存器或存储器内的物理(如电子)量的数据操作和转换成为类似地表示为处理系统的存储器、寄存器或者其他此类信息存储、发射或者显示设备内的物理量的其他数据。信息和信号可以使用多种不同的技术和方法中的任何一种来表示。例如，在贯穿上面的描述中提及的数据、指令、命令、信息、信号、比特、符号和码片可以用电压、电流、电磁波、磁场或粒子、光场或粒子或者其任意组合来表示。

应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。

在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要比清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。

本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本公开的保护范围。

用于执行本申请所述功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或者晶体管逻辑、分立硬件组件或者其任意组合，可以实现或执行结合本文的实施例所描述的各种说明性的逻辑框图、模块和电路。通用处理器可以是微处理器，或者，该处理器也可以是任何常规的处理器、控制器、微控制器或者状态机。处理器也可能实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP内核的结合，或者任何其它此种结构。

结合本文的实施例所描述的方法或者算法的步骤可直接体现为硬件、由处理器执行的软件模块或其组合。软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域熟知的任何其它形式的存储介质中。一种示例性的存储介质连接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该ASIC可以位于用户终端中。当然，处理器和存储介质也可以作为分立组件存在于用户终端中。

为使本领域内的任何技术人员能够实现或者使用本发明，上面对所公开实施例进行了描述。对于本领域技术人员来说；这些实施例的各种修改方式都是显而易见的，并且本文定义的一般原理也可以在不脱离本公开的精神和保护范围的基础上适用于其它实施例。因此，本公开并不限于本文给出的实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

对于软件实现，本申请中描述的技术可用执行本申请所述功能的模块(例如，过程、函数等)来实现。这些软件代码可以存储在存储器单元并由处理器执行。存储器单元可以实现在处理器内，也可以实现在处理器外，在后一种情况下，它经由各种手段以通信方式耦合到处理器，这些都是本领域中所公知的。

而且，本文所述的各个方面或特征可以作为使用标准的程序设计和／或工程技术的方法、装置或制品来实现。本文所使用的术语“制品”是要包括可以从任何计算机可读的设备、载波或介质来访问的计算机程序。例如，计算机可读的介质可以包括但不限于磁存储设备(例如，硬盘、软盘、磁带等)、光盘(例如，紧凑光盘(CD)、数字通用光盘(DVD)等)、智能卡以及闪速存储设备(例如，EPROM、卡、棒、钥匙驱动器等)。此外，本文描述的各种存储介质表示为用于存储信息的一个或多个设备和／或其它机器可读介质。术语“机器可读介质”包括但不限于能够存储、包含和／或携带指令和／或数据的无线信道和各种其它介质。

上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

Claims (16)

1.一种电平移位电路，其特征在于，包括：低到高型电平移位器和旁路控制器；上述两个器件的连接关系如下：

所述低到高型电平移位器，其输入端接收输入信号，所述输入信号的电压值V1属于第一电压域，其输出端接至所述旁路控制器的第一输入端；

所述旁路控制器，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收输入信号，其控制端接收旁路使能信号，其输出端输出本电路的输出信号，所述输出信号的电压值V2属于第二电压域；

所述旁路控制器接通旁路，使输入信号直接经过所述旁路转为本电路的输出信号；

所述旁路控制器断开旁路，所述低到高型电平移位器将所述输入信号转换为完成电平转换后的信号，本电路的输出信号等于所述完成电平转换后的信号。

2.如权利要求1所述的电路，其特征在于，所述旁路控制器是否有效是由旁路使能信号进行控制。

3.如权利要求1所述的电路，其特征在于，还包括隔离器件，位于所述低到高型电平移位器与所述旁路控制器之间，或位于所述旁路控制器的逻辑器件之间，用于隔离所述输入信号；所述隔离器件是否有效由隔离信号进行控制。

4.如权利要求3所述的电路，其特征在于，如果所述隔离器件位于所述低到高型电平移位器与所述旁路控制器之间，所述电平移位电路的结构如下：

所述低到高型电平移位器，其输入端接收输入信号，其输出端接至所述隔离器件的第一输入端；

所述隔离器件，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接收所述隔离信号，其输出端接至所述旁路控制器的第一输入端；

所述旁路控制器，其第一输入端接至所述隔离器件的输出端，第二输入端接收输入信号，其控制端接收所述旁路使能信号，第三输入端接收所述隔离信号，其输出端输出本电路的输出信号。

5.如权利要求2所述的电路，其特征在于，如果所述旁路控制器包括取反器件(501)、第一与门器件(502)、第二与门器件(503)、或门器件(504)，所述电平移位电路的具体结构为：

所述低到高型电平移位器(505)，其输入端接收输入信号，其输出端接至第二与门器件(503)的第一输入端；

取反器件(501)，其输入端接收所述旁路使能信号，其输出端接至第二与门器件(503)的第二输入端；

第一与门器件(502)，其第一输入端接收输入信号，第二输入端接收所述旁路使能信号，其输出端接至或门器件(504)的第二输入端；

第二与门器件(503)，其第一输入端接至所述低到高型电平移位器的输出端，第二输入端接至取反器件(501)的输出端，其输出端接至或门器件(504)的第一输入端；

或门器件(504)，其第一输入端接至第二与门器件(503)的输出端，第二输入端接至第一与门器件(502)的输出端，其输出端输出本电路的输出信号；

旁路控制器接通旁路，第二与门器件(503)的输出为低电平，第一与门器件(502)的输出等于输入信号，或门器件(504)输出的本电路的输出信号等于输入信号。

6.如权利要求5所述的电路，其特征在于，包括：

旁路控制器断开旁路，第一与门器件(502)的输出为低电平，第二与门器件(503)的输出等于低到高型电平移位器(505)的输出，或门器件(504)的输出由低到高型电平移位器(505)的输出决定，输出信号等于经过低到高型电平移位器(505)的完成电平转换后的信号。

7.如权利要求4所述的电路，其特征在于，如果隔离器件为保持0值型第二与非门器件(605)，所述旁路控制器包括第一与非门器件(601)、或门器件(602)、第一或非门器件(603)和第二或非门器件(604)，所述电平移位电路的具体结构为：

所述低到高型电平移位器(606)，其输入端接收输入信号，其输出端接至或门器件(602)的第一输入端；

与非门器件(601)，其第一输入端接收所述隔离信号，第二输入端接收所述旁路使能信号，其输出端接至第一或非门器件(603)的第二输入端；

或门器件(602)，其第一输入端接至所述低到高型电平移位器(606)的输出端，第二输入端接收所述旁路使能信号，其输出端接至与非门器件(605)的第一输入端；

第一或非门器件(603)，其第一输入端接收输入信号，第二输入端接至第一与非门器件(601)的输出端，其输出端接至第二或非门器件(604)的第二输入端；

或非门器件(604)，其第一输入端接至第二与非门器件(605)的输出端，第二输入端接至第一或非门器件(603)的输出端，其输出端输出本电路的输出信号；

第二与非门器件(605)，其第一输入端接至或门器件(602)的输出端，第二输入端接收所述隔离信号，其输出端接至第二或非门器件(604)的第一输入端；

旁路控制器接通旁路，当隔离无效时，或门器件(602)的输出为低电平，第二与非门器件(605)的输出为低电平，第一与非门器件(601)的输出为低电平，第一或非门器件(603)的输出是由输入信号决定，第二或非门器件(604)输出的本电路的输出信号等于输入信号。

8.如权利要求7所述的电路，其特征在于，包括：

旁路控制器接通旁路，当隔离无效时，第一与非门器件(601)的输出为高电平，第一或非门器件(603)的输出为低电平，第二或非门器件(604)的输出是由所述低到高型电平移位器(606)的输出决定，输出信号等于经过低到高型电平移位器(606)的完成电平转换后的信号。

9.如权利要求7所述的电路，其特征在于，包括：

当隔离有效时，保持0值型的隔离器件的输出始终保持为0，输出信号不受输入信号的影响。

10.如权利要求4所述的电路，其特征在于，如果所述隔离器件为保持1值型第一或非门器件(701)，所述旁路控制器包括与或非门器件(702)、或门器件(703)和第二或非门器件(704)，所述电平移位电路的具体结构为：

所述低到高型电平移位器(705)，其输入端接收输入信号，其输出端接至或门器件(703)的第一输入端；

第一或非门器件(701)，其第一输入端接至或门器件(703)的输出端，第二输入端接收取反后的隔离信号，其输出端接至第二或非门器件(704)的第一输入端；

与或非门器件(702)，其第一输入端接收输入信号，第二输入端接收取反后的隔离信号，第三输入端接收旁路使能信号，其输出端接至第二或非门器件(704)的第二输入端；

或门器件(703)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第一或非门器件(701)的第一输入端；

第二或非门器件(704)，其第一输入端接至第一或非门器件(701)的输出端，第二输入端接至与或非门器件(702)的输出端，其输出端输出本电路的输出信号；

旁路控制器接通旁路，当隔离无效时，或门器件(703)的输出为高电平，第一或非门器件(701)的输出为低电平，或门器件(703)的输出是由输入信号决定，第二或非门器件(704)的输出的本电路的输出信号等于输入信号。

11.如权利要求10所述的电路，其特征在于，包括：

旁路控制器断开旁路，当隔离无效时，与或非门器件(702)的输出为低电平，第二或非门器件(704)的输出由所述低到高型电平移位器(705)的输出决定，输出信号等于经过低到高型电平移位器(705)的完成电平转换后的信号。

12.如权利要求10所述的电路，其特征在于，包括：

当隔离有效时，保持1值型的隔离器件的输出始终保持为1，输出信号不受输入信号的影响。

13.如权利要求4所述的电路，其特征在于，如果隔离器件为锁存器型器件第一锁存器器件(801)，所述旁路控制器包括非与门器件(802)、第一或非门器件(803)、第二或非门器件(804)和第二锁存器器件(805)，所述电平移位电路的具体结构为：

所述低到高型电平移位器(806)，其输入端接收输入信号，其输出端接至第一或非门器件(803)的第一输入端；

第一锁存器器件(801)，其第一输入端接至第一或非门器件(803)的输出端，第二输入端接收隔离信号，其输出端接至第二或非门器件(804)的第一输入端；

非与门器件(802)，其第一输入端接收输入信号，第二输入端接收旁路使能信号，其输出端接至第二锁存器器件(805)的第一输入端；

第一或非门器件(803)，其第一输入端接至低到高型电平移位器(806)的输出端，第二输入端接收旁路使能信号，其输出端接至第一锁存器器件(801)的第一输入端；

第二或非门器件(804)，其第一输入端接至第一锁存器器件(801)的输出端，第二输入端接至第二锁存器器件(805)的输出端，其输出端输出本电路的输出信号；

第二锁存器器件(805)，其第一输入端接至非与门器件(802)的输出端，第二输入端接收旁路使能信号，其输出端接至第二或非门器件(804)的第二输入端；

旁路控制器接通旁路，当隔离无效时，第一或非门器件(803)的输出为低电平，第一锁存器器件(801)的输出为低电平，非与门器件(802)的输出由输入信号决定，第二或非门器件(804)输出的本电路的输出信号等于输入信号。

14.如权利要求13所述的电路，其特征在于，包括：

旁路控制器断开旁路，当隔离无效时，非与门器件(802)的输出为低电平，第二锁存器器件(805)的输出为低电平，第二或非门器件(804)的输出是由所述低到高型电平移位器(806)的输出决定，输出信号等于经过低到高型电平移位器(806)的完成电平转换后的信号。

15.如权利要求13所述的电路，其特征在于，包括：

当隔离有效时，输出信号等于隔离信号由高变低时第一锁存器器件(801)锁存的输入信号，输出信号不受输入信号的影响。

16.如权利要求1-15任一项所述的电路，其特征在于，所述电平移位电路被添加到标准单元库中，所述标准单元库用于在大规模集成电路设计中被直接调用。