CN102315267B - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN102315267B CN102315267B CN 201010223858 CN201010223858A CN102315267B CN 102315267 B CN102315267 B CN 102315267B CN 201010223858 CN201010223858 CN 201010223858 CN 201010223858 A CN201010223858 A CN 201010223858A CN 102315267 B CN102315267 B CN 102315267B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- grid
- source
- drain area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 194
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims description 263
- 239000000463 material Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 31
- 239000011241 protective layer Substances 0.000 claims description 30
- 239000011159 matrix material Substances 0.000 claims description 23
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- 229910004491 TaAlN Inorganic materials 0.000 claims description 8
- 229910004166 TaN Inorganic materials 0.000 claims description 8
- 229910010037 TiAlN Inorganic materials 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 7
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- 125000001475 halogen functional group Chemical group 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- 230000009286 beneficial effect Effects 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910004129 HfSiO Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体器件，包括，半导体基体，所述半导体基体位于绝缘层上；第二栅极，所述第二栅极位于所述绝缘层上并至少部分嵌入所述半导体基体中。一种半导体器件的形成方法，包括：在绝缘层上形成半导体基底；在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；形成第二栅极，至少部分所述第二栅极填充所述空腔。利于减小短沟道效应、源漏区电阻及寄生电容。
Description
技术领域
本发明涉及半导体技术领域，具体来说，涉及一种半导体器件及其形成方法。
背景技术
随着MOSFET(金属氧化物场效应晶体管)沟道长度不断缩短，一系列在MOSFET长沟道模型中可以忽略的效应变得愈发显著，甚至成为影响性能的主导因素，这种现象统称为短沟道效应。短沟道效应易于恶化器件的电学性能，如造成栅极阈值电压下降、功耗增加以及信噪比下降等问题。
为了控制短沟道效应，人们不得不向沟道中掺杂更多的磷、硼等杂质元素，但此举易导致器件沟道中载流子迁移率下降；而且用来向沟道中掺杂杂质的分布也存在很难控制陡度的问题，容易造成严重的短沟道效应；其次，传统的SiGe PMOS应变硅技术也开始面临瓶颈，很难再为沟道提供更强的应变；再者，栅极氧化物介质的厚度方面也将出现发展瓶颈问题，栅极氧化物厚度减薄的速度已经很难再跟上栅极宽度缩小的步伐，栅介质漏电越来越大；关键尺寸不断缩小，易于导致源漏区电阻的不断增大和器件的功耗越来越大。
目前，业界的主导思路是改进传统的平面型器件技术，想办法减小沟道区的厚度，消除沟道中耗尽层底部的中性层，让沟道中的耗尽层能够填满整个沟道区一这便是所谓的全耗尽型(Fully Depleted：FD)器件，而传统的平面型器件则属于部分耗尽型(Partialiy Depleted：PD)器件。
不过，要制造出全耗尽型器件，要求沟道处的硅层厚度极薄。传统的制造工艺，特别是传统基于体硅的制造工艺很难造出符合要求的结构或造价昂贵，即便对新兴的SOI(绝缘体上硅)工艺而言，沟道硅层的厚度也很难控制在较薄的水平。围绕如何实现全耗尽型器件的整体构思，研发的重心转向立体型器件结构，即，转向全耗尽型双栅或三栅技术。
立体型器件结构(有的材料中也称为垂直型器件)指的是器件的源漏区和栅极的横截面并不位于同一平面内的技术，实质属FinFet(鳍式场效应晶体管)结构。
转向立体型器件结构之后，由于沟道区不再包含在体硅或SOI中，而是从这些结构中独立出来，因此，采取蚀刻等方式可能制作出厚度极薄的全耗尽型沟道。
当前，已提出的立体型半导体器件如图1所示，所述半导体器件包括，半导体基体20，所述半导体基体20位于绝缘层10上；源漏区30，所述源漏区30接于所述半导体基体20中相对的第一侧面22；栅极40，所述栅极40位于所述半导体基体20中与所述第一侧面22相邻的第二侧面24上(图中未示出所述栅极40及所述半导体基体20间夹有的栅介质层和功函数金属层)。其中，为减小源漏区电阻，所述源漏区30的边缘部分可被扩展，即，所述源漏区30的宽度(沿xx’方向)大于所述半导体基体20的厚度。由此，随着所述源漏区30的宽度(d)的增加，所述源漏区30与所述栅极40和所述半导体基体20之间的寄生电容的增加，因此，增加电阻电容延迟或降低器件交流性能。
发明内容
为了解决上述问题，本发明提供了一种半导体器件及其形成方法，利于减小短沟道效应、源漏区电阻及寄生电容。
本发明提供的一种半导体器件，包括，
半导体基体，所述半导体基体位于绝缘层上；
源漏区，所述源漏区接于所述半导体基体中相对的第一侧面；
第一栅极，所述第一栅极位于所述半导体基体中相对的第二侧面上；
第二栅极，所述第二栅极位于所述绝缘层上并至少部分嵌入所述半导体基体中；
其中，所述第二栅极包括：
浮栅，所述浮栅经第一介质层接于所述半导体基体；
控制栅，所述控制栅经第二介质层接于所述浮栅。
可选地，在所述第二侧面和所述第一介质层之间夹有沟道层和掩膜层，所述沟道层夹于所述绝缘层和所述掩膜层之间。
可选地，在垂直于所述第二侧面的方向上，所述沟道层的厚度为5nm～40nm。
可选地，在垂直于所述绝缘层的方向上，所述第一栅极或所述浮栅至少覆盖所述沟道层。
可选地，所述浮栅及/或所述控制栅材料为TiN、TiAlN、TaN或TaAlN中的一种或其组合。
可选地，所述第一介质层及/或所述第二介质层材料为铪基氧化物中的一种。
可选地，所述第一侧面与所述第二侧面垂直。
可选地，所述半导体器件还包括半导体辅助基体，所述半导体辅助基体的上表面低于所述半导体基体的上表面，所述半导体辅助基体接于所述第一侧面上，所述源漏区形成于所述半导体辅助基体上。
可选地，所述半导体辅助基体中包含Si，对于PMOS器件，所述源漏区为Si1-XGeX；对于NMOS器件，所述源漏区为Si:C。
可选地，在所述Si1-XGeX中，X的取值范围为0.1～0.7。
可选地，在所述Si:C中，C的原子数百分比的取值范围为0.2％～2％。
本发明提供的一种半导体器件的形成方法，包括：
在绝缘层上形成半导体基底；
形成源漏区，所述源漏区接于所述半导体基底中相对的第一侧面；
形成第一栅极，所述第一栅极位于所述半导体基底中相对的第二侧面上；
去除所述半导体基底内部分材料，以在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；
形成第二栅极，至少部分所述第二栅极填充所述空腔；
其中，形成所述第二栅极的步骤包括：
形成浮栅，所述浮栅经第一介质层接于所述半导体基底；
形成控制栅，所述控制栅经第二介质层接于所述浮栅。
可选地，形成所述半导体基底的步骤包括：
在所述绝缘层上形成第一半导体层、停止层、图形化的牺牲层和保护层以及环绕所述图形化的牺牲层和保护层的第一侧墙；
以所述第一侧墙为掩膜，形成图形化的所述停止层和所述第一半导体层；
确定源漏区区域并去除覆盖所述区域的所述第一侧墙、所述保护层和所述牺牲层，暴露所述停止层；
形成环绕所述保护层和所述牺牲层的第二侧墙；
此时，所述源漏区接于图形化的所述第一半导体层中相对的第一侧面；
所述第一栅极位于图形化的所述第一半导体层中相对的第二侧面上；
在所述半导体基底内形成空腔的步骤包括：
以所述第一侧墙和所述第二侧墙为掩膜，去除所述保护层、所述牺牲层和所述第一半导体层，所述停止层材料与所述保护层、所述牺牲层、所述第一半导体层、所述第一侧墙和所述第二侧墙材料不同。
可选地，所述第一侧面与所述第二侧面垂直。
可选地，在垂直于所述第二侧面的方向上，所述第一侧墙的厚度为5nm～40nm。
可选地，形成所述源漏区的步骤包括：
在形成所述半导体基底后，去除位于所述源漏区区域的所述停止层和部分厚度的所述第一半导体层，以形成源漏基层；
在所述源漏基层上形成第二半导体层。
可选地，所述第一半导体层中包含Si，对于PMOS器件，所述第二半导体层为Si1-XGeX；对于NMOS器件，所述第二半导体层为Si:C。
可选地，在所述Si1-XGeX中，X的取值范围为0.1～0.7。
可选地，在所述Si:C中，C的原子数百分比的取值范围为0.2％～2％。
可选地，在所述源漏基层上形成所述第二半导体层之前，还包括：沿面向所述第一侧面的方向执行第一离子注入操作，以形成扩散区和晕环。
可选地，形成所述第一栅极的步骤包括：
在确定源漏区区域之前，形成栅堆叠层，在垂直于所述绝缘层的方向上，所述栅堆叠层至少覆盖图形化的所述第一半导体层。
可选地，所述第一栅极或所述浮栅至少覆盖图形化的所述第一半导体层。
可选地，所述浮栅及/或所述控制栅材料为TiN、TiAlN、TaN或TaAlN中的一种或其组合。
可选地，所述第一介质层及/或所述第二介质层材料为铪基氧化物中的一种。
与现有技术相比，采用本发明提供的技术方案具有如下优点：
通过形成至少部分嵌入所述半导体基体的所述第二栅极，可在提供与现有技术相比具有相同沟道区厚度的半导体基体中，使形成于所述半导体基体第二侧面上的各所述第一栅极间的距离增加，进而使所述第一栅极与所述源漏区之间的距离h’增加，利于减小寄生电容；此外，由于引入所述第二栅极，在所述半导体基体高度不变的前提下，与现有技术相比具有相同沟道区厚度的所述半导体基体的外围面积增加，接于所述半导体基体的所述源漏区的截面积随之增加(因为所述源漏区的宽度d’增加)，利于进一步减小所述源漏区的电阻；再者，引入所述第二栅极，在源漏区之间形成隔断区，利于减小短沟道效应；进一步地，通过使所述第二栅极至少部分嵌入所述半导体基体中，利于利用靠近各所述第一栅极的沟道层，且对于所述第二栅极，利于扩大其内所述第一介质层及/或所述第二介质层的厚度范围；此外，利用本发明提供的半导体器件，可以所述第一栅极为开关，利用所述第二栅极实现数据存储功能；
通过在位于所述绝缘层上的半导体层上形成牺牲层及环绕所述牺牲层的第一侧墙和第二侧墙，继而以所述第一侧墙和第二侧墙为硬掩膜，采用自对准技术形成所述半导体基体，既利于减少应用掩模版的数目，也利于工艺精化；通过在垂直于所述绝缘层的方向上使所述第一栅极或所述浮栅至少覆盖所述沟道层，利于增加沟道区的有效区域，进而提高沟道区内载流子的迁移率；
通过先形成所述半导体辅助基体，继而在所述半导体辅助基体上形成所述源漏区，可采用外延法形成所述源漏区，进而，在所述半导体辅助基体中包含Si时，对于PMOS器件，可使所述源漏区材料为Si1-XGeX；对于NMOS器件，可使所述源漏区材料为Si:C，利于利用所述源漏区调节沟道区内的应力，以提高沟道区内载流子的迁移率；
通过采用外延法形成所述源漏区，需在形成所述源漏区之前，先形成源漏基层(晶种层，可为残留的部分厚度的所述第一半导体层)；形成所述源漏基层后，将暴露所述半导体基底第一侧面的部分所述第一半导体层，由此，可沿面向所述第一侧面的方向执行第一离子注入操作，以形成器件沟道区内的掺杂区(如扩散区和晕环)，利于实践操作，也利于减少相邻半导体基底的间距，减少器件所用面积，进而减低制造成本。
附图说明
下列各剖视图均为沿对应的俯视图中给出的剖线(AA’)切割已形成的结构后获得。
图1所示为现有技术中半导体器件的结构示意图；
图2所示为本发明提供的半导体器件的结构示意图；
图3和图4所示为本发明半导体器件的形成方法实施例中在衬底上形成为形成半导体器件所需的各材料层后的俯视图和剖视图；
图5和图6所示为本发明半导体器件的形成方法实施例中图形化保护层和牺牲层后的俯视图和剖视图；
图7和图8所示为本发明半导体器件的形成方法实施例中形成第一侧墙后的俯视图和剖视图；
图9和图10所示为本发明半导体器件的形成方法实施例中图形化停止层和硅层后的俯视图和剖视图；
图11和图12所示为本发明半导体器件的形成方法实施例中暴露源漏区区域的停止层后的俯视图和剖视图；
图13和图14所示为本发明半导体器件的形成方法实施例中形成第二侧墙后的俯视图和剖视图；
图15所示为本发明半导体器件的形成方法实施例中在图9和图10所示步骤后形成栅堆叠层后的结构剖视图；
图16所示为本发明半导体器件的形成方法实施例中在源漏区区域形成源漏基层后的结构剖视图；
图17所示为本发明半导体器件的形成方法实施例中在形成源漏基层后执行第一离子注入操作的剖视图；
图18和图19所示为本发明半导体器件的形成方法实施例中在源漏基层上形成第二半导体层后的俯视图和剖视图；
图20和图21所示为本发明半导体器件的形成方法实施例中形成平坦化的第一介质层后的俯视图和剖视图；
图22和图23所示为本发明半导体器件的形成方法实施例中形成栅极后的俯视图和剖视图；
图24和图25所示为本发明半导体器件的形成方法实施例中形成平坦化的第二介质层后的俯视图和剖视图；
图26和图27所示为本发明半导体器件的形成方法实施例中形成空腔后的俯视图和剖视图；
图28至图32所示为本发明半导体器件的形成方法实施例中形成第二栅极时各中间结构的剖视图。
具体实施方式
下文的公开提供了许多不同的实施例或例子用来实现本发明提供的技术方案。虽然下文中对特定例子的部件和设置进行了描述，但是，它们仅仅为示例，并且目的不在于限制本发明。
此外，本发明可以在不同实施例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施例和/或设置之间的关系。
本发明提供了各种特定工艺和/或材料的例子，但是，本领域普通技术人员可以意识到的其他工艺和/或其他材料的替代应用，显然未脱离本发明要求保护的范围。需强调的是，本文件内，各种结构之间的相互关系包含由于工艺或制程的需要所作的必要的延展，如，术语“垂直”意指两平面之间的夹角与90°之差在工艺或制程允许的范围内。此外，本文件内，术语“接于”意指两结构之间直接接触，术语“位于......上”意指两结构之间还间隔有其他结构。
如图2所示，本发明提供的半导体器件包括：半导体基体120，所述半导体基体120位于绝缘层100上；源漏区140，所述源漏区140接于所述半导体基体120中相对的第一侧面126；第一栅极160，所述第一栅极160位于所述半导体基体120中相对的第二侧面128上；第二栅极，所述第二栅极位于所述绝缘层100上并至少部分嵌入所述半导体基体120中；所述第二栅极包括：浮栅124，所述浮栅124经第一介质层123接于所述半导体基体120；控制栅130，所述控制栅130经第二介质层125接于所述浮栅124。
通过形成至少部分嵌入所述半导体基体120的所述第二栅极，可在提供与现有技术相比具有相同沟道区厚度的半导体基体120中，使形成于所述半导体基体120第二侧面128上的各所述第一栅极160间的距离增加，进而使所述第一栅极160与所述源漏区140之间的距离增加，利于减小寄生电容；此外，由于引入所述第二栅极，在所述半导体基体120高度不变的前提下，与现有技术相比具有相同沟道区厚度的所述半导体基体120的外围面积增加，接于所述半导体基体120的所述源漏区140的截面积随之增加(因为所述源漏区140的宽度增加)，利于进一步减小所述源漏区140的电阻；再者，引入所述第二栅极，在源漏区140之间形成隔断区，利于减小短沟道效应；进一步地，通过使所述第二栅极至少部分嵌入所述半导体基体120中，利于利用靠近各所述第一栅极160的沟道层，且对于所述第二栅极，利于扩大其内所述第一介质层123及/或所述第二介质层125的厚度范围；此外，利用所述半导体器件，可以所述第一栅极160为开关，利用所述第二栅极实现数据存储功能。
其中，所述半导体基体120可为形成于绝缘层100上的硅，在所述半导体基体120中已形成掺杂区(如扩散区和晕环)，以提供器件的沟道区；在所述半导体器件的一个实施例中，在所述第二侧面128和所述第一介质层123之间夹有沟道层和掩膜层，所述沟道层夹于所述绝缘层100和所述掩膜层之间；此时，所述沟道层材料可为硅(已形成掺杂区)，在垂直于所述第二侧面的方向上，所述沟道层的厚度为5nm～40nm。所述掩膜层材料可为氮化硅或层叠的氧化硅和氮化硅。其中，所述第一侧面可与所述第二侧面垂直。
所述半导体器件还可包括半导体辅助基体122，所述半导体辅助基体122接于所述第一侧面126上，所述源漏区140可形成于所述半导体辅助基体122上。作为示例，所述半导体辅助基体122材料也可以为硅，此时，所述源漏区140可利用离子注入工艺形成于所述半导体辅助基体122上。此外，所述半导体辅助基体122的上表面可低于所述半导体基体120的上表面，本文件内，所述上表面意指所述半导体辅助基体122或所述半导体基体120中平行于所述绝缘层100的侧面，此时，所述源漏区140可采用外延法形成于所述半导体辅助基体122上；所述半导体辅助基体122中包含Si时，对于PMOS器件，所述源漏区140材料可为Si1-XGeX(X的取值范围可为0.1～0.7，可以根据工艺需要灵活调节，如0.2、0.3、0.4、0.5或0.6，本文件内未作特殊说明处，X的取值均与此相同，不再赘述)；对于NMOS器件，所述源漏区140材料可为Si:C(C的原子数百分比可以为0.2％～2％，如0.5％、1％或1.5％，C的含量可以根据工艺需要灵活调节，本文件内未作特殊说明处，C的原子数百分比均与此相同，不再赘述)。利于利用所述源漏区140进一步调节沟道区内的应力，以提高沟道区内载流子的迁移率。
所述第一栅极160可经层叠的栅介质层162和功函数金属层164形成于所述第二侧面128上；所述栅介质层162、第一介质层123及第二介质层125均可以选用铪基氧化物，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合；所述功函数金属层164可以包括TiN、TiAlN、TaN或TaAlN中的一种或其组合。所述第一栅极160可为金属栅极，优选为多晶硅栅极，利于工艺控制。所述浮栅及/或所述控制栅材料可为TiN、TiAlN、TaN或TaAlN中的一种或其组合，优选为TiN，以利于工艺整合。
在垂直于所述绝缘层100的方向上，所述第一栅极160或所述浮栅124至少覆盖所述沟道层。利于增加沟道区的有效区域，进而提高沟道区内载流子的迁移率。
本发明还提供了一种半导体器件的形成方法。
首先，如图3和图4所示，在绝缘体上硅(silicon on insulator)上(所述硅层即为第一半导体层，所述第一半导体层也可以为其他半导体材料，所述绝缘体上硅为顺次形成于衬底200上的绝缘层202和硅层204，所述衬底200优选为硅衬底)顺次形成停止层206(可为氧化硅)、牺牲层208(可为非晶硅)和保护层220(可为碳化硅)，再如图5和图6所示，图形化所述保护层220和牺牲层208；可采用刻蚀工艺执行所述图形化操作，所述刻蚀操作终止于所述停止层206。随后，如图7和图8所示，形成环绕图形化后的保护层220和牺牲层208的第一侧墙240，所述第一侧墙240材料可为氮化硅，可采用回刻(etch back)工艺形成所述第一侧墙240。其中，所述第一侧面可与所述第二侧面垂直。
其中，所述硅层204的厚度可为50nm～100nm，如60nm、70nm、80nm或90nm；所述停止层206的厚度可为5nm～20nm，如8nm、10nm、15nm或18nm；所述牺牲层208的厚度可为30nm～80nm，如40nm、50nm、60nm或70nm；所述保护层220的厚度可为20nm～50nm，如25nm、30nm、35nm或40nm；在垂直于所述第二侧面的方向上，所述第一侧墙240的厚度可为5nm～40nm，如10nm、20nm、25nm或30nm。
然后，如图9和图10所示，以所述第一侧墙240为掩膜，图形化所述停止层206和所述硅层204，可采用刻蚀工艺执行所述图形化操作，所述刻蚀操作终止于所述绝缘层202；随后，如图11和图12所示，确定源漏区区域并去除覆盖所述区域的所述第一侧墙240、所述保护层220和所述牺牲层208，暴露所述停止层206(非源漏区区域上可形成有硬掩膜，所述硬掩膜可在上述步骤中位于所述保护层220上，所述硬掩膜可在适当的步骤中被去除，如，在暴露位于所述源漏区内的所述停止层220后)；同时，还暴露所述保护层220和所述牺牲层208中接于所述源漏区的侧面(图中未示出)；再后，如图13和图14所示，形成环绕所述保护层220、所述牺牲层208、图形化的所述停止层206和所述硅层204的第二侧墙242(可为氮化硅)；由此，形成半导体基底；继而，形成源漏区和第一栅极后，以所述第一侧墙240和所述第二侧墙242为掩膜，去除所述保护层220、所述牺牲层208、所述停止层206和所述硅层204(即，位于作为掩膜的所述第一侧墙240和所述第二侧墙242之下的所述保护层220、所述牺牲层208、所述停止层206和所述硅层204未被去除)，暴露所述绝缘层202，即可形成空腔，再形成第二栅极，使至少部分所述第二栅极填充所述空腔，即可形成半导体器件。采用自对准技术形成所述半导体基底(进而形成半导体基体)，既利于减少应用掩模版的数目，也利于工艺精化。所述第二侧墙242的厚度可为7nm～20nm，如10nm、15nm或18nm。
需强调的是，所述第一栅极(实际为包含所述栅极的栅堆叠层，所述栅堆叠层包括逐层累积的栅介质层、功函数金属层和多晶硅层，所述多晶硅层也可替换为堆叠的金属层)可形成于图形化所述停止层和所述硅层之后、暴露位于源漏区区域的所述停止层之前。
具体地，如图15所示，在图形化所述停止层206和所述硅层204(如图9和图10所示)之后，在所述绝缘层202上形成栅堆叠层(其中，所述栅堆叠层包括顺次累积的栅介质层262、功函数金属层264和栅极材料层260，所述栅介质层262可以选用铪基氧化物，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合；所述功函数金属层264可以包括TiN、TiAlN、TaN或TaAlN中的一种或其组合；所述栅极材料层260可为金属，优选为多晶硅)；随后，平坦化所述栅堆叠层，以暴露所述保护层220；继而，形成辅助掩膜层，所述辅助掩膜层覆盖所述栅堆叠层和所述保护层220；所述辅助掩膜层可为层叠的具有不同材质的介质层，如，在所述保护层220和所述第一侧墙240的材料为氮化硅时，所述辅助掩膜层可为氧化硅层(第一辅助膜层282)-氮化硅层(第二辅助膜层284)-氧化硅层(第三辅助膜层286)。经历上述操作后，俯视承载上述结构的衬底，只见氧化硅层。此后，在形成半导体基底之前，还需去除位于源漏区区域的所述辅助掩膜层和所述栅堆叠层；上述形成所述第一栅极的方法为综合考虑制程整合的结果，后续描述均以此为基础。需说明的是，还可利用其他方法形成所述第一栅极，且所述第一栅极也可形成于源漏区之后，根据本发明提供的教导，本领域技术人员能够灵活地形成所述第一栅极，不再赘述。
其中，所述栅介质层262的厚度可为2nm～3nm，如2.5nm，此外，在形成所述栅介质层262之前，还可形成交界氧化层，所述交界氧化层的厚度可为0.2nm～0.7nm，如0.5nm，图中均未示出；所述功函数金属层264的厚度可为3nm～10nm，如5nm或8nm；所述栅极材料层260的厚度可为50nm～100nm，如60nm、70nm、80nm或90nm；所述第一辅助掩膜层282的厚度可为2nm～5nm，如3nm或4nm；所述第二辅助掩膜层284的厚度可为10nm～20nm，如12nm、15nm或18nm；所述第三辅助掩膜层286的厚度可为10nm～20nm，如12nm、15nm或18nm；所述源漏基层的厚度可为5nm～20nm，如10nm或15nm。
实践中，如图16所示，在形成所述半导体基底后，去除位于所述源漏区区域的所述停止层206和部分厚度的所述硅层204(此时，位于所述栅堆叠层上的第一辅助掩膜286，即氧化硅层，也被去除)，以形成源漏基层(即为半导体辅助基体)；然后，如图17所示，沿面向所述第一侧面(所述第一侧面为去除部分厚度的所述硅层后暴露的硅层表面)的方向(图中箭头所示方向)执行第一离子注入操作，以在所述硅层204中形成扩散区和晕环。相比于现有技术中沿面向所述第二侧面的方向执行第一离子注入操作，更利于实践操作，也利于减少相邻半导体基底的间距，减少器件所用面积，进而减低制造成本。所述第一离子注入操作的具体工艺，如注入能量、注入剂量、注入次数及掺杂粒子均可根据产品设计灵活调整，不再赘述；随后，如图18和图19所示，再在所述源漏基层上采用外延法形成第二半导体层244(对于PMOS器件，所述第二半导体层244材料为Si1-XGeX，掺杂剂量可为1×1019/cm3～1×1021/cm3；对于NMOS器件，所述第二半导体层244材料为Si:C，掺杂剂量可为1×1019/cm3～1×1021/cm3)后，可形成所述源漏区。利于利用所述源漏区进一步调节沟道区内的应力，以提高沟道区内载流子的迁移率。此外，所述源漏区也可在去除位于源漏区的所述停止层206后，不再去除部分厚度的所述硅层204，而是采用向所述硅层204执行离子注入操作后形成。
随后，形成空腔；首先，如图20和图21所示，形成平坦化的第一介电层290(如氧化硅)，并暴露所述辅助掩膜层中的第二辅助膜层284；可采用CMP(化学机械研磨)执行暴露所述第二辅助膜层284的操作；随后，如图22和图23所示，去除仍残留第二辅助膜层284(氮化硅层)和第一辅助膜层282(氧化硅层)的所述辅助掩膜层及部分高度的所述栅堆叠结构，形成第一栅极266，在所述硅层204的厚度方向上，所述第一栅极266至少覆盖所述硅层204(用以形成沟道)，利于增加器件内沟道区的有效区域，进而提高沟道区内载流子的迁移率；经历此操作后，仍残留部分厚度的所述保护层220；再如图24和图25所示，形成第二介电层292(如氧化硅，用以在为形成所述空腔而去除所述保护层220时，减少已有结构所受的损伤)，所述第二介电层292暴露所述保护层220，却覆盖所述第一侧墙240和第二侧墙242，可采用先沉积所述第二介电层292，再CMP所述第二介电层292的工艺执行上述操作；然后，如图26和图27所示，以所述第二介电层292为掩膜，去除所述保护层220、牺牲层208、停止层206和硅层204，以暴露所述绝缘层202，形成空腔300。需说明的是，虽然实际上是因为有所述第二介电层292的保护，才使得在形成所述空腔300时，对其他结构影响较小，但是，却是因为有所述第一侧墙240和第二侧墙242的存在，才确定了所述空腔300的形貌，由此，在一定程度上，所述第一侧墙240和第二侧墙242也起到掩膜的作用。在形成所述源漏区后再形成所述空腔300，所述源漏区所受的由原填充所述空腔300的硅层204(第一半导体层)及所述停止层206和所述牺牲层208提供的反作用力消失，使得所述源漏区的应力损失更小。
继而，如图28所示，在形成所述空腔300后，形成浮栅介质层223(即第一介质层)，可采用沉积工艺形成所述浮栅介质层223，所述浮栅介质层223覆盖所述空腔300的底壁(即，所述空腔暴露的绝缘层202)、侧壁(包括接于所述绝缘层202的第一半导体层204，接于所述第一半导体层204的停止层206，和接于所述停止层206的第一侧墙240或第二侧墙242)及所述第二介电层292。
随后，如图29所示，采用回刻工艺在所述浮栅介质层223上形成浮栅320，以填充所述空腔300，所述浮栅320可为金属材料，如TiN、TiAlN、TaN或TaAlN中的一种或其组合，优选为TiN，以利于工艺整合。在垂直于所述绝缘层202的方向上，所述浮栅至少覆盖所述第一半导体层204，利于增加沟道区的有效区域，进而提高沟道区内载流子的迁移率。
再后，如图30所示，形成控制栅介质层225(即第二介质层)和控制栅230。所述控制栅介质层225覆盖所述浮栅介质层223和所述浮栅320，所述控制栅230经所述控制栅介质层225接于所述浮栅320和所述浮栅介质层223。可采用沉积工艺形成所述控制栅介质层225，所述控制栅230可根据设计要求而被刻蚀成任意图案(此时，需采用形成于所述控制栅230上的硬掩膜232)。继而，如图31所示，利用所述硬掩膜232，去除所述第二介电层292及覆盖所述第二介电层292的所述浮栅介质层223和所述控制栅介质层225，暴露所述第一栅极266和所述源漏区244。需说明的是，虽然，图示实施例中，所述浮栅介质层223和所述控制栅介质层225相接，但在其他实施例中，根据工艺需要，所述浮栅介质层223和所述控制栅介质层225可以不相接(未示出)。
再后，如图32所示，形成保护侧墙234，所述保护侧墙234环绕去除所述第二介电层292及覆盖所述第二介电层292的所述浮栅介质层223和所述控制栅介质层225后获得的结构。在所述第一栅极266和所述源漏区244上形成金属层并经历热处理操作，再进一步去除未反应的所述金属层，可在所述第一栅极266和所述源漏区244上形成金属硅化物层246(即为接触区，用以在后续形成金属互连时减小接触电阻)。
其中，所述浮栅介质层223的厚度可为2nm～15nm，如5nm、8nm、10nm或12nm；所述浮栅320的厚度可为3nm～10nm，如5nm或8nm；所述控制栅介质层225的厚度可为2nm～15nm，如5nm、8nm、10nm或12nm；所述控制栅230的厚度可为3nm～10nm，如5nm或8nm。所述浮栅介质层223和/或所述控制栅介质层225可为铪基氧化物，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。根据本发明的公开内容，本领域技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，它们在执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果时，依照本发明的教导，可以对它们进行应用，而不脱离本发明所要求保护的范围。
Claims (24)
1.一种半导体器件，其特征在于，包括，
半导体基体，所述半导体基体位于绝缘层上；
源漏区，所述源漏区接于所述半导体基体中相对的第一侧面；
第一栅极，所述第一栅极位于所述半导体基体中相对的第二侧面上；
第二栅极，所述第二栅极位于所述绝缘层上并至少部分嵌入所述半导体基体中；
其中，所述第二栅极包括：
浮栅，所述浮栅经第一介质层接于所述半导体基体；
控制栅，所述控制栅经第二介质层接于所述浮栅。
2.根据权利要求1所述的半导体器件，其特征在于：在所述第二侧面和所述第一介质层之间夹有沟道层和掩膜层，所述沟道层夹于所述绝缘层和所述掩膜层之间。
3.根据权利要求2所述的半导体器件，其特征在于：在垂直于所述第二侧面的方向上，所述沟道层的厚度为5nm～40nm。
4.根据权利要求2所述的半导体器件，其特征在于：在垂直于所述绝缘层的方向上，所述第一栅极或所述浮栅至少覆盖所述沟道层。
5.根据权利要求1所述的半导体器件，其特征在于：所述浮栅及/或所述控制栅材料为TiN、TiAlN、TaN或TaAlN中的一种或其组合。
6.根据权利要求1所述的半导体器件，其特征在于：所述第一介质层及/或所述第二介质层材料为铪基氧化物中的一种。
7.根据权利要求1所述的半导体器件，其特征在于：所述第一侧面与所述第二侧面垂直。
8.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括半导体辅助基体，所述半导体辅助基体的上表面低于所述半导体基体的上表面，所述半导体辅助基体接于所述第一侧面上，所述源漏区形成于所述半导体辅助基体上。
9.根据权利要求8所述的半导体器件，其特征在于：所述半导体辅助基体中包含Si，对于PMOS器件，所述源漏区为Si1-XGeX；对于NMOS器件，所述源漏区为Si:C。
10.根据权利要求9所述的半导体器件，其特征在于：在所述Si1-XGeX中，X的取值范围为0.1～0.7。
11.根据权利要求9所述的半导体器件，其特征在于：在所述Si:C中，C的原子数百分比的取值范围为0.2%～2%。
12.一种半导体器件的形成方法，其特征在于，包括：
在绝缘层上形成半导体基底；
形成源漏区，所述源漏区接于所述半导体基底中相对的第一侧面；
形成第一栅极，所述第一栅极位于所述半导体基底中相对的第二侧面上；
去除所述半导体基底内部分材料，以在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层；
形成第二栅极，至少部分所述第二栅极填充所述空腔；
其中，形成所述第二栅极的步骤包括：
形成浮栅，所述浮栅经第一介质层接于所述半导体基底；
形成控制栅，所述控制栅经第二介质层接于所述浮栅。
13.根据权利要求12所述的方法，其特征在于，形成所述半导体基底的步骤包括：
在所述绝缘层上形成第一半导体层、停止层、图形化的牺牲层和保护层以及环绕所述图形化的牺牲层和保护层的第一侧墙；
以所述第一侧墙为掩膜，形成图形化的所述停止层和所述第一半导体层；
确定源漏区区域并去除覆盖所述区域的所述第一侧墙、所述保护层和所述牺牲层，暴露所述停止层；
形成环绕所述保护层和所述牺牲层的第二侧墙；
此时，所述源漏区接于图形化的所述第一半导体层中相对的第一侧面；
所述第一栅极位于图形化的所述第一半导体层中相对的第二侧面上；
在所述半导体基底内形成空腔的步骤包括：
以所述第一侧墙和所述第二侧墙为掩膜，去除所述保护层、所述牺牲层和所述第一半导体层，所述停止层材料与所述保护层、所述牺牲层、所述第一半导体层、所述第一侧墙和所述第二侧墙材料不同。
14.根据权利要求12所述的方法，其特征在于：所述第一侧面与所述第二侧面垂直。
15.根据权利要求13所述的方法，其特征在于：在垂直于所述第二侧面的方向上，所述第一侧墙的厚度为5nm～40nm。
16.根据权利要求13所述的方法，其特征在于，形成所述源漏区的步骤包括：
在形成所述半导体基底后，去除位于所述源漏区区域的所述停止层和部分厚度的所述第一半导体层，以形成源漏基层；
在所述源漏基层上形成第二半导体层。
17.根据权利要求16所述的方法，其特征在于：所述第一半导体层中包含Si，对于PMOS器件，所述第二半导体层为Si1-XGeX；对于NMOS器件，所述第二半导体层为Si:C。
18.根据权利要求17所述的方法，其特征在于：在所述Si1-XGeX中，X的取值范围为0.1～0.7。
19.根据权利要求17所述的方法，其特征在于：在所述Si:C中，C的原子数百分比的取值范围为0.2%～2%。
20.根据权利要求16所述的方法，其特征在于，在所述源漏基层上形成所述第二半导体层之前，还包括：沿面向所述第一侧面的方向执行第一离子注入操作，以形成扩散区和晕环。
21.根据权利要求13所述的方法，其特征在于，形成所述第一栅极的步骤包括：
在确定源漏区区域之前，形成栅堆叠层，在垂直于所述绝缘层的方向上，所述栅堆叠层至少覆盖图形化的所述第一半导体层。
22.根据权利要求13所述的方法，其特征在于：所述第一栅极或所述浮栅至少覆盖图形化的所述第一半导体层。
23.根据权利要求12所述的方法，其特征在于：所述浮栅及/或所述控制栅材料为TiN、TiAlN、TaN或TaAlN中的一种或其组合。
24.根据权利要求12所述的方法，其特征在于：所述第一介质层及/或所述第二介质层材料为铪基氧化物中的一种。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010223858 CN102315267B (zh) | 2010-07-01 | 2010-07-01 | 一种半导体器件及其形成方法 |
| PCT/CN2011/000336 WO2012000300A1 (zh) | 2010-07-01 | 2011-03-02 | 一种半导体器件及其形成方法 |
| US13/121,998 US8816392B2 (en) | 2010-07-01 | 2011-03-02 | Semiconductor device having gate structures to reduce the short channel effects |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010223858 CN102315267B (zh) | 2010-07-01 | 2010-07-01 | 一种半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102315267A CN102315267A (zh) | 2012-01-11 |
| CN102315267B true CN102315267B (zh) | 2013-12-25 |
Family
ID=45401362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010223858 Active CN102315267B (zh) | 2010-07-01 | 2010-07-01 | 一种半导体器件及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102315267B (zh) |
| WO (1) | WO2012000300A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681840B (zh) * | 2012-09-10 | 2017-06-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104124143B (zh) * | 2013-04-23 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的形成方法 |
| CN104576386B (zh) * | 2013-10-14 | 2018-01-12 | 中国科学院微电子研究所 | 一种FinFET及其制造方法 |
| CN104952730B (zh) * | 2014-03-25 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1868067A (zh) * | 2003-11-10 | 2006-11-22 | 飞思卡尔半导体公司 | 具有三个电气隔离的电极的晶体管及形成方法 |
| US20080308856A1 (en) * | 2007-06-13 | 2008-12-18 | Michael Specht | Integrated Circuit Having a Fin Structure |
| US20090032859A1 (en) * | 2007-07-30 | 2009-02-05 | International Business Machines Corporation | Finfet flash memory device with an extended floating back gate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396108B1 (en) * | 2000-11-13 | 2002-05-28 | Advanced Micro Devices, Inc. | Self-aligned double gate silicon-on-insulator (SOI) device |
| US7018876B2 (en) * | 2004-06-18 | 2006-03-28 | Freescale Semiconductor, Inc. | Transistor with vertical dielectric structure |
| KR100663366B1 (ko) * | 2005-10-26 | 2007-01-02 | 삼성전자주식회사 | 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자 |
| US7646071B2 (en) * | 2006-05-31 | 2010-01-12 | Intel Corporation | Asymmetric channel doping for improved memory operation for floating body cell (FBC) memory |
| KR20090017041A (ko) * | 2007-08-13 | 2009-02-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP4445534B2 (ja) * | 2007-08-28 | 2010-04-07 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
-
2010
- 2010-07-01 CN CN 201010223858 patent/CN102315267B/zh active Active
-
2011
- 2011-03-02 WO PCT/CN2011/000336 patent/WO2012000300A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1868067A (zh) * | 2003-11-10 | 2006-11-22 | 飞思卡尔半导体公司 | 具有三个电气隔离的电极的晶体管及形成方法 |
| US20080308856A1 (en) * | 2007-06-13 | 2008-12-18 | Michael Specht | Integrated Circuit Having a Fin Structure |
| US20090032859A1 (en) * | 2007-07-30 | 2009-02-05 | International Business Machines Corporation | Finfet flash memory device with an extended floating back gate |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2009-54868A 2009.03.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012000300A1 (zh) | 2012-01-05 |
| CN102315267A (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102315269B (zh) | 一种半导体器件及其形成方法 | |
| CN102263131B (zh) | 一种半导体器件及其形成方法 | |
| US8722498B2 (en) | Self-aligned fin transistor formed on a bulk substrate by late fin etch | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| US8580643B2 (en) | Threshold voltage adjustment in a Fin transistor by corner implantation | |
| US9627268B2 (en) | Method for fabricating semiconductor device | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| CN103779226A (zh) | 准纳米线晶体管及其制造方法 | |
| CN111223778B (zh) | 半导体结构及其形成方法 | |
| CN102479821B (zh) | 半导体器件及其形成方法 | |
| CN111223779A (zh) | 半导体结构及其形成方法 | |
| CN102569395B (zh) | 半导体器件及其形成方法 | |
| CN102315267B (zh) | 一种半导体器件及其形成方法 | |
| CN103579314A (zh) | 半导体器件及其制造方法 | |
| CN103378129B (zh) | 一种半导体结构及其制造方法 | |
| CN102543745B (zh) | 半导体器件的形成方法 | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| US8816392B2 (en) | Semiconductor device having gate structures to reduce the short channel effects | |
| KR101785159B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN102956700B (zh) | 一种半导体结构及其制造方法 | |
| CN103779227A (zh) | 鳍型场效应晶体管的制造方法 | |
| CN103779212A (zh) | 半导体结构及其制造方法 | |
| CN111200011B (zh) | 半导体器件及其形成方法 | |
| CN102856375B (zh) | 一种半导体结构及其制造方法 | |
| CN112309864A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |