CN102315238B - Cmos图像传感器及其形成方法 - Google Patents

Cmos图像传感器及其形成方法 Download PDF

Info

Publication number
CN102315238B
CN102315238B CN201110300730.XA CN201110300730A CN102315238B CN 102315238 B CN102315238 B CN 102315238B CN 201110300730 A CN201110300730 A CN 201110300730A CN 102315238 B CN102315238 B CN 102315238B
Authority
CN
China
Prior art keywords
region
heavily doped
grid structure
doping section
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110300730.XA
Other languages
English (en)
Other versions
CN102315238A (zh
Inventor
顾靖
胡剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110300730.XA priority Critical patent/CN102315238B/zh
Publication of CN102315238A publication Critical patent/CN102315238A/zh
Application granted granted Critical
Publication of CN102315238B publication Critical patent/CN102315238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种CMOS图像传感器及其形成方法,所述CMOS图像传感器包括:半导体衬底,位于所述半导体衬底表面的外延层;位于所述外延层表面的栅极结构;位于所述栅极结构一侧的外延层内的漏区;位于所述栅极结构另一侧的外延层内的轻掺杂区,位于所述轻掺杂区和栅极结构之间的外延层内的重掺杂区,位于所述轻掺杂区和重掺杂区表面的隔离层;位于所述外延层和栅极结构表面的透光介质层,位于所述透光介质层表面的遮光层。所述重掺杂区与外延层之间的势垒电容比现有技术的势垒电容大,使得所述重掺杂区与外延层之间的势垒电容能容纳更多的电子,即使较亮的光入射也能存储足够的电子,提高了CMOS图像传感器的高动态范围。

Description

CMOS图像传感器及其形成方法
技术领域
本发明涉及图像传感器领域,尤其涉及一种高动态范围的CMOS图像传感器及其形成方法。
背景技术
随着数码技术、半导体制造技术以及网络的迅速发展,诸如数码相机、数码摄像机等的数码产品在日常生活中扮演越来越重要的角色。作为数码相机、摄像机的关键零部件——图像传感器产品就成为当前以及未来业界关注的对象,吸引着众多厂商投入,与图像传感器相关的技术也成为研究热点。
图像传感器的作用是将光学图像转化为相应的电信号。图像传感器分为互补金属氧化物(CMOS)图像传感器和电子耦合器件(CCD)图像传感器。CCD图像传感器的优点是对图像敏感度较高,噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。目前CMOS图像传感器已经广泛应用于静态数码相机、手机照相、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。
但是,普通CMOS图像传感器的动态范围(DynamicRange,DR)较窄,通常为65~75dB,而拍摄的户外场景的动态范围通常超过100dB,人眼的动态范围能够达到200dB。CMOS图像传感器有限的动态范围限制了CMOS图像传感器的应用。
因此,具有高动态范围的CMOS图像传感器成为了业界一个关注的重点。公开号为US2009/0314928A1的美国专利文献公开了一种高动态范围的图像传感器,包括有多个像素单元,请参考图1,为所述像素单元10的结构示意图,包括:第一光敏区域11,具有较高的光电转换效率,用于采集低亮度的入射光;与第一光敏区域11相对的第二光敏区域12,具有较低的光电转换效率,用于采集高亮度的入射光;位于所述第二光敏区域12表面的偏振器13,可防止极亮的入射光使得第二光敏区域12饱和。但所述图像传感器用于采集低亮度入射光和高亮度入射光的光敏区域分别只占整个像素单元光敏区域的一半,利用所述图像传感器采集入射光并产生图像会造成图像分辨率的降低,且所述图像传感器仍不能采集极亮的入射光。
发明内容
本发明解决的问题是提供一种高动态范围的CMOS图像传感器及其形成方法,使得所述图像传感器能在明暗反差过大的场景中仍能产生清晰、真实的图像。
为解决上述问题,本发明提供一种CMOS图像传感器,包括:
半导体衬底,位于所述半导体衬底表面的外延层;
位于所述外延层表面的栅极结构;
位于所述栅极结构一侧的外延层内的漏区;
位于所述栅极结构另一侧的外延层内的轻掺杂区,位于所述轻掺杂区和栅极结构之间的外延层内的重掺杂区,位于所述轻掺杂区和重掺杂区表面的隔离层;
位于所述外延层和栅极结构表面的透光介质层,位于所述透光介质层表面的遮光层。
可选的,所述重掺杂区的掺杂离子的浓度大于所述轻掺杂区的掺杂离子的浓度。
可选的,所述重掺杂区的掺杂离子的类型和所述轻掺杂区的掺杂离子的类型相同,与所述隔离层的掺杂离子的类型相反。
可选的,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子为N型掺杂离子,所述隔离层的掺杂离子为P型掺杂离子。
可选的,所述重掺杂区的面积小于或等于所述轻掺杂区的面积。
可选的,还包括:位于所述重掺杂区内靠近栅极结构一侧的源区,所述源区与栅极结构相邻。
可选的,所述源区的掺杂离子的浓度大于或等于所述重掺杂区的掺杂离子的浓度,且与所述漏区的掺杂离子的浓度相同。
可选的,所述源区的深度小于所述重掺杂区的深度。
可选的,所述遮光层位于所述重掺杂区、栅极结构、漏区上方,仅暴露出所述轻掺杂区上方对应的位置。
本发明实施例还提供了一种CMOS图像传感器形成方法,包括:
提供半导体衬底,在所述半导体衬底表面形成外延层;
在所述外延层表面形成栅极结构;
在所述栅极结构一侧的外延层内形成漏区;
在所述栅极结构另一侧的外延层内形成轻掺杂区,在所述轻掺杂区和栅极结构之间的外延层内形成重掺杂区,在所述轻掺杂区和重掺杂区表面形成隔离层;
在所述外延层、栅极结构表面形成透光介质层,在所述透光介质层表面形成遮光层。
可选的,所述重掺杂区的掺杂离子的浓度大于所述轻掺杂区的掺杂离子的浓度。
可选的,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子的类型相同,与所述隔离层的掺杂离子的类型相反。
可选的,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子为N型掺杂离子,所述隔离层的掺杂离子为P型掺杂离子。
可选的,形成所述轻掺杂区、重掺杂区、隔离层的方法包括:以第一图形化的光刻胶为掩膜,对所述栅极结构一侧的外延层内进行N型杂质离子注入形成轻掺杂区;以第二图形化的光刻胶为掩膜,在所述轻掺杂区靠近栅极结构的区域进行第二次N型杂质离子注入,形成重掺杂区;以第三图形化的光刻胶为掩膜,对所述轻掺杂区和重掺杂区表面的外延层进行P型杂质离子注入,在所述轻掺杂区和重掺杂区表面形成隔离层。
可选的,所述重掺杂区的面积小于或等于所述轻掺杂区的面积。
可选的,还包括,在所述栅极结构一侧形成漏区的同时,在所述栅极结构的另一侧形成源区。
可选的,所述源区的掺杂离子的浓度大于或等于所述重掺杂区的掺杂离子的浓度,且与所述漏区的掺杂离子的浓度相同。
可选的,所述源区的深度小于所述重掺杂区的深度。
可选的,所述遮光层位于所述重掺杂区、栅极结构、漏区上方,仅暴露出所述轻掺杂区上方对应的位置。
与现有技术相比,本发明具有以下优点:
由于所述重掺杂区与外延层之间的势垒电容比现有技术的势垒电容大,使得所述重掺杂区与外延层之间的势垒电容能容纳更多的电子,且所述重掺杂区上方形成有遮光层,使得所述重掺杂区不需要吸收光子生成电子,所述重掺杂区的掺杂离子的浓度可以很大,所述重掺杂区与外延层之间的势垒电容也变得很大,即使入射光的亮度很高,产生大量的电子,所述势垒电容仍能容纳全部的电子,由于图像传感器是通过检测所述电子量来获得入射光的亮度,所述高亮度的入射光也能产生对应的输出信号,使得最终形成的图像没有产生失真,提高了CMOS图像传感器的高动态范围。
进一步的,通过调整所述轻掺杂区与重掺杂区之间面积关系,使得所述CMOS图像传感器可形成不同的高动态范围。
进一步的,在所述轻掺杂区和重掺杂区表面形成有隔离层,所述隔离层可以防止利用所述外延层表面的缺陷而引起的电流,从而使得所述光电二极管产生的电子不会受到损失,最后的输出信息准确,产生的图像不失真。
附图说明
图1是现有技术的高动态范围的图像传感器的结构示意图;
图2是本发明实施例的CMOS图像传感器形成方法的流程示意图;
图3至图8是本发明实施例的CMOS图像传感器形成方法的剖面结构示意图。
具体实施方式
由于现有技术的图像传感器动态范围较窄,在明暗反差过大的场景中,尤其是在亮度过大的场景中,容易产生高亮度光溢出,即所述图像传感器只能采集一定亮度以下的入射光,当入射光亮度过大,最终产生的图像在对应点的亮度也只能为一较低定值,与该点入射光的亮度不一致,使得最终产生的图像失真。
发明人进一步发现,所述高亮度光溢出的原因如下:现有技术中,所述CMOS图像传感器的感光部件为光电二极管,所述光电二极管通过在P型外延层中轻掺杂N型杂质形成,所述N型轻掺杂区与P型外延层之间形成PN结,所述PN结可作为势垒电容用于存储光电二极管吸收光子后产生的电子,通过检测所述电子量来获得入射光的亮度。由于所述N型轻掺杂区的掺杂离子的浓度不能太大,否者会影响所述光电二极管的光电转换效率,而较低的N型轻掺杂区的掺杂离子的浓度会使得所述PN结的电容容量较低,所述PN结存储最大电子量较小,使得较高亮度的入射光照射后不能输出对应数量的电子量,最终产生的图像在对应点的亮度也只能为一较低定值,动态范围较窄,导致最后产生的图像失真。
为解决上述问题,发明人提出了一种CMOS图像传感器及其形成方法,所述CMOS图像传感器具体包括:
半导体衬底,位于所述半导体衬底表面的外延层;
位于所述外延层表面的栅极结构;
位于所述栅极结构一侧的外延层内的漏区;
位于所述栅极结构另一侧的外延层内的轻掺杂区,位于所述轻掺杂区和栅极结构之间的外延层内的重掺杂区,位于所述轻掺杂区和重掺杂区表面的隔离层;
位于所述外延层和栅极结构表面的透光介质层,位于所述透光介质层表面的遮光层。
所述轻掺杂区和栅极结构之间形成有重掺杂区,而所述轻掺杂区与外延层之间形成的PN结作为发光二极管能产生电子,所述重掺杂区与外延层之间的PN结可形成势垒电容,用于存储所述发光二极管产生的电子,且所述重掺杂区的掺杂离子的浓度大于所述轻掺杂区的掺杂离子的浓度,使得所述势垒电容大于现有技术的发光二极管区的势垒电容,可存储更多的电荷,即使较高亮度的入射光照射后也能还原成原来的图像,使图像不失真。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
请参考图2,为本发明实施例的CMOS图像传感器形成方法的流程示意图,具体包括:
步骤S101,提供半导体衬底,在所述半导体衬底表面形成外延层;
步骤S102,在所述外延层表面形成栅极结构;
步骤S103,在所述栅极结构一侧的外延层内形成漏区;
步骤S104,在所述栅极结构另一侧的外延层内形成轻掺杂区,在所述轻掺杂区和栅极结构之间的外延层内形成重掺杂区,在所述轻掺杂区和重掺杂区表面形成隔离层;
步骤S105,在所述外延层、栅极结构表面形成透光介质层,在所述透光介质层表面形成遮光层。
图3至图8为本发明实施例的CMOS图像传感器形成方法的剖面结构示意图。
请参考图3,提供半导体衬底100,在所述半导体衬底100表面形成外延层110。
所述半导体衬底100为重掺杂的半导体衬底,在本实施例中,所述半导体衬底100为P型重掺杂的单晶硅衬底。所述P型杂质离子包括硼、氟化硼、铟。
所述外延层110通过外延工艺形成,其中,所述外延层110的掺杂离子的类型与所述半导体衬底100的掺杂离子的类型相同,且所述外延层110的掺杂离子的浓度低于所述半导体衬底100的掺杂离子的浓度。在本实施例中,所述外延层110为轻掺杂的P型硅。
一个完整的图像传感器除了包括光电二极管外,还包括传递晶体管、重置晶体管(未图示)、驱动晶体管(未图示)和选择晶体管(未图示),其中所述传递晶体管包括后续形成的栅极结构和源/漏区,所述重置晶体管、驱动晶体管、选择晶体管位于所述外延层的其他区域,在本发明实施例中不作详细说明。利用所述四个晶体管,可将光电二极管生成的电子转换成输出图像信号。
所述外延层110内还形成有浅沟槽隔离结构120,所述浅沟槽隔离结构120将所述图像传感器的光电二极管、传递晶体管与其他晶体管电学隔离。
请参考图4,在所述外延层110表面形成栅极结构200。
所述栅极结构200包括位于所述外延层110表面的栅氧化层210、位于所述栅氧化层210表面的栅电极220、位于所述栅氧化层210和栅电极220侧壁表面的侧墙(未图示)。所述栅氧化层210的材料为氧化硅、高K介质材料,所述栅电极220的材料为多晶硅或掺杂的多晶硅,所述侧墙的材料可以是氧化硅、氮化硅或二者的叠层结构。由于所述栅极结构的形成方法为本领域技术人员的公知技术,在此不再赘述。
在本实施例中,通过改变施加在栅极上的电压将光电二极管生成的电子通过传递晶体管转移到所述重置晶体管、驱动晶体管、选择晶体管中,形成输出信号。
请参考图5,在所述栅极结构200两侧的外延层110内形成漏区131和与所述漏区131相对的源区132。
所述漏区131和源区132的深度小于后续形成的轻掺杂区和重掺杂区的深度。所述漏区131的掺杂离子的类型与源区132的掺杂离子的类型相同,与所述外延层110的掺杂离子的类型相反,且所述漏区131的掺杂离子的浓度与所述源区132的掺杂离子的浓度相同,大于或等于后续形成的重掺杂区的掺杂离子的浓度。在本实施例中,所述漏区131、源区132利用同一离子注入工艺形成,具体形成工艺包括:以图形化的光刻胶(未图示)为掩膜,对所述栅极结构200两侧的外延层110内进行离子注入形成漏区131、源区132,所述注入的离子为N型杂质离子,包括磷、砷、锑。
由于所述源区132的掺杂离子的浓度大于或等于后续形成的重掺杂区的掺杂离子的浓度,通过势垒高度差,所述源区132可储存光电二极管产生的电子,且所述源区132与栅极结构200相邻,且所述源区132的深度较浅,当所述栅极结构下方的沟道区开启时,位于所述源区132的电子可快速地转移到漏区中,大大提高了电荷传输速度,有效降低了成像滞后问题。并且由于所述源区132的掺杂离子的浓度大,形成的耗尽区较薄,可以有效地缓解短沟道效应。
所述漏区131表面形成有导电插塞,通过控制所述传递晶体管,使得所述光电二极管中的经过一定曝光时间后生成的电子通过漏区131都传递到所述重置晶体管、驱动晶体管、选择晶体管中,最终形成输出信号。
在其他实施例中,可以利用后续形成的重掺杂的重掺杂区来代替源区,由于所述重掺杂区的掺杂离子的类型和源区的掺杂离子的类型相同,且所述重掺杂区的掺杂离子的浓度等于或小于源区的掺杂离子的浓度,所述重掺杂区也可储存光电二极管产生的电子,并在沟道区开启时将所述电子传递到漏区中。
请参考图6,在所述栅极结构200与源区132同侧的外延层110内形成轻掺杂区140,在所述轻掺杂区140和栅极结构200之间的外延层110内形成重掺杂区150,所述源区132位于所述重掺杂区150内。
所述轻掺杂区的掺杂离子的浓度范围为1E11atom/cm2~1E15atom/cm2,所述轻掺杂区140和外延层110的掺杂离子的类型不同,两者之间的PN结形成光电二极管。所述轻掺杂区140的深度比漏区131、源区132的深度大,使得利用所述轻掺杂区140与外延层110之间形成的PN结的面积相对较大,能在单位时间内接受较多的入射光形成电子,光电转换效率高。
所述重掺杂区150位于所述轻掺杂区140和栅极结构200之间,所述重掺杂区150的掺杂离子的浓度大于所述轻掺杂区140的掺杂离子的浓度,且所述重掺杂区150的掺杂离子的类型与所述轻掺杂区140的掺杂离子的类型相同。所述掺杂区与外延层110之间的PN结会形成势垒电容,所述势垒电容可以储存光电二极管产生的电子。由于所述势垒电容的电容容量与所述掺杂区的掺杂离子的浓度正相关,所述重掺杂区150与外延层110之间的势垒电容比轻掺杂区140与外延层110之间的势垒电容大,可以存储更多的电荷。且在后续工艺步骤中,在所述重掺杂区150的上方形成有遮光结构,所述重掺杂区150与外延层110之间的PN结不需要接收入射光产生电子,所述重掺杂区150的杂质离子的浓度不受发光二极管光电转换效率的限制,所述重掺杂区150的杂质离子的浓度可以远远大于所述轻掺杂区140的掺杂离子的浓度。由于不同CMOS图像传感器所需的动态范围不同,通过调整所述轻掺杂区140和重掺杂区150的面积比例,可获得不同的势垒电容,从而获得所需的动态范围。在本发明实施例中,所述重掺杂区150的面积小于或等于所述轻掺杂区140的面积。当所述重掺杂区150越大时,势垒电容越大,所述CMOS图像传感器的动态范围越高。在本实施例中,所述源区132位于所述重掺杂区150内靠近栅极结构200的区域,所述源区132、重掺杂区150、轻掺杂区140的表面位于同一平面,且所述重掺杂区150的深度大于所述源区132的深度。在其他实施例中,利用高浓度的重掺杂区替代所述源区,当所述栅极结构下方的沟道区开启时,存储在所述高浓度的重掺杂区内的电子也可以快速地转移到漏区中。
在本实施例中,所述轻掺杂区140、重掺杂区150的形成工艺为:以第一图形化的光刻胶(未图示)为掩膜,对所述栅极结构200一侧的外延层110内进行N型杂质离子注入形成轻掺杂区140,所述轻掺杂区140与栅极结构200是分隔的;以第二图形化的光刻胶(未图示)为掩膜,在所述轻掺杂区140和栅极结构200之间的外延层110区域进行第二次N型杂质离子注入,形成重掺杂区150,所述重掺杂区150的离子浓度大于所述轻掺杂区140的离子浓度,其中,所述第二次N型杂质离子注入的区域也包括与栅极结构200接触的源区132,且所述第二次N型杂质离子注入的深度大于源区132的厚度,使得所述源区132位于所述重掺杂区150内靠近栅极结构200的一侧。
在其他实施例中,先在所述栅极结构一侧且与源区同侧的外延层内进行第一离子注入,所述第一离子注入为轻掺杂,再在所述外延层内靠近栅极结构的对应位置进行第二离子注入,所述第二离子注入为重掺杂。所述进行第二离子注入的区域为重掺杂区,所述只进行第一离子注入,未进行第二离子注入的区域为轻掺杂区。
在其他实施例中,所述第一离子注入、第二离子注入的工艺步骤可以调换次序。
由于所述源区132的掺杂离子的浓度大于或等于重掺杂区150的掺杂离子的浓度,所述重掺杂区150的掺杂离子的浓度大于所述轻掺杂区140的掺杂离子的浓度,且所述掺杂的离子都为N型杂质离子,所述轻掺杂区140的势垒高度高于所述重掺杂区150的势垒高度,所述重掺杂区150的势垒高度高于或等于所述源区132的势垒高度,使得通过光电二极管产生的电子可自发的从轻掺杂区传输到重掺杂区、源区中存储起来,当所述栅极结构施加电压,使得所述栅极结构下方的沟道区开启,所述重掺杂区、源区中存储的电子就会传递到所述漏区,并通过所述漏区将所述电子转移到其他晶体管中,形成输出信号。
由于所述重掺杂区150与外延层110之间的势垒电容比现有技术的势垒电容大,使得所述重掺杂区150与外延层110之间的势垒电容能容纳更多的电子,即使入射光的亮度很大,产生大量的电子,所述势垒电容仍能容纳全部的电子,由于图像传感器是通过检测所述电子量来获得入射光的亮度,所述高亮度的入射光也能产生对应的输出信号,使得最终形成的图像没有产生失真,提高了CMOS图像传感器的高动态范围。
请参考图7,在所述重掺杂区150和轻掺杂区140、源区132表面形成隔离层160。
所述隔离层160位于所述轻掺杂区140、源区132和重掺杂区150表面,且位于所述外延层110内。所述隔离层160是利用离子注入工艺在所述轻掺杂区140和重掺杂区150、源区132表面注入杂质离子形成,所述杂质离子的类型与轻掺杂区140的掺杂离子的类型相反,且所述形成隔离层160的掺杂离子的浓度大于所述轻掺杂区140的掺杂离子的浓度一至两个数量级。由于所述外延层110表面的缺陷会引起的电流,使得所述光电二极管产生的电子受到损失,所述隔离层160可以防止利用所述外延层110表面的缺陷而引起的电流,从而使得所述光电二极管产生的电子不会受到损失,最后的输出信息准确,产生的图像不失真。
请参考图8,在所述外延层110、浅沟槽隔离结构120、栅极结构200表面形成透光介质层300,在所述透光介质层300表面形成遮光层310。
所述透光介质层300覆盖所述外延层110、浅沟槽隔离结构120和栅极结构200。由于所述光电二极管需要感知光的强度,为了提高图像传感器的灵敏度,需选用透光率较高的介质材料作为透光介质层300,本实施例中,所述透光介质层300的材料为二氧化硅,形成所述透光介质层的工艺为化学气相沉积。在所述透光介质层中,还形成有导电插塞(未图示)和互连金属层(未图示),利用所述导电插塞和互连金属层,所述图像传感器将产生的电子传送给其他晶体管并产生输出信号。
所述遮光层310的材料为诸如金属等的不透光材料。所述遮光层310位于所述重掺杂区150、栅极结构200、漏区131、浅沟槽隔离结构120上方,仅暴露出所述轻掺杂区140上方对应的位置。所述遮光层310可以遮挡入射到轻掺杂区140之外区域的入射光,防止其他区域产生电子,避免实际光电二极管产生的电子量产生偏差,影响最终产生图像的真实性。在其他实施例中,所述遮光层310可以由互连金属层其中的一层或多层构成。形成所述遮光层的工艺为本领域技术人员的公知技术,在此不再赘述。
本发明实施例还提供了一种CMOS图像传感器,所述CMOS图像传感器的剖面结构示意图请参考图8,包括:半导体衬底100,位于所述半导体衬底100表面的外延层110;位于所述外延层110表面的栅极结构200;位于所述栅极结构200两侧的外延层110内的漏区131和与所述漏区131相对的源区132;位于所述栅极结构200与源区132同侧的外延层110内的轻掺杂区140,位于所述轻掺杂区140和栅极结构200之间的外延层110内的重掺杂区150,位于所述轻掺杂区140和重掺杂区150表面的隔离层160,其中,所述源区132位于所述重掺杂区150内靠近栅极结构200的区域,且所述轻掺杂区140、重掺杂区150和源区132表面齐平;位于所述外延层110和栅极结构200表面的透光介质层300,位于所述透光介质层300表面的遮光层310。
所述外延层110的掺杂离子的类型与所述半导体衬底100的掺杂离子的类型相同,且所述外延层110的掺杂离子的浓度低于所述半导体衬底100的掺杂离子的浓度,在本发明实施例中,所述半导体衬底100为P型重掺杂,所述外延层110为P型轻掺杂。
所述轻掺杂区140和外延层110的掺杂离子的类型不同,两者之间的PN结形成光电二极管。所述轻掺杂区140的深度比漏区131、源区132的深度大,使得利用所述轻掺杂区140与外延层110之间形成的PN结的面积相对较大,能在单位时间内接受较多的入射光形成电子,光电转换效率高。
所述重掺杂区150位于所述轻掺杂区140和栅极结构200之间,所述重掺杂区150的掺杂离子的浓度大于所述轻掺杂区140的掺杂离子的浓度,且所述重掺杂区150的掺杂离子的类型与所述轻掺杂区140的掺杂离子的类型相同。所述掺杂区与外延层之间的PN结会形成势垒电容,所述势垒电容可以储存光电二极管产生的电子。由于所述势垒电容的电容容量与所述掺杂区的掺杂离子的浓度正相关,所述重掺杂区150与外延层110之间的势垒电容比轻掺杂区140与外延层110之间的势垒电容大,可以存储更多的电荷。且在所述重掺杂区150的上方形成有遮光结构,所述重掺杂区150与外延层110之间的PN结不需要接收入射光产生电子,所述重掺杂区150的杂质离子的浓度不受发光二极管光电转换效率的限制,所述重掺杂区150的杂质离子的浓度可以远远大于所述轻掺杂区140的掺杂离子的浓度。由于不同CMOS图像传感器所需的动态范围不同,通过调整所述轻掺杂区140和重掺杂区150的面积比例,可获得不同的势垒电容,从而获得所需的动态范围。在本发明实施例中,所述重掺杂区150的面积小于或等于所述轻掺杂区140的面积。当所述重掺杂区150越大时,势垒电容越大,所述CMOS图像传感器的动态范围越高。
所述漏区131和源区132位于所述栅极结构200两侧且与所述栅极结构接触。所述漏区131和源区132的深度相同且掺杂离子的类型和浓度也相同。由于所述源区132的掺杂离子的浓度大于或等于所述重掺杂区150的掺杂离子的浓度,通过势垒高度差,所述源区132可储存光电二极管产生的电子,且所述源区132与栅极结构200相邻,且所述源区132的深度较浅,当所述传递晶体管开启时,位于源区132的电子可快速地转移到漏区中,大大提高了电荷传输速度,有效降低了成像滞后问题。并且由于所述源区132的掺杂离子的浓度大,形成的耗尽区较薄,可以有效地缓解短沟道效应。在其他实施例中,不形成所述源区,利用高浓度的重掺杂区替代所述源区,当所述栅极结构下方的沟道区开启时,位于所述高浓度的重掺杂区内的电子也可以快速地转移到漏区中。
所述隔离层160位于所述轻掺杂区140和重掺杂区150表面,且位于所述外延层110内,所述杂质离子的类型与轻掺杂区140的掺杂离子的类型相反,且所述形成隔离层160的掺杂离子的浓度大于所述轻掺杂区140的掺杂离子的浓度一至两个数量级。由于所述外延层110表面的缺陷会引起的电流,使得所述光电二极管产生的电子受到损失,所述隔离层160可以防止利用所述外延层110表面的缺陷而引起的电流,从而使得所述光电二极管产生的电子不会受到损失,最后的输出信息准确,产生的图像不失真。
所述透光介质层300覆盖所述外延层110、浅沟槽隔离结构120和栅极结构200。本实施例中,所述透光介质层300的材料为二氧化硅。在所述透光介质层中,还形成有导电插塞(未图示)和互连金属层(未图示),利用所述导电插塞和互连金属层,所述图像传感器将产生的电子传送给其他晶体管并产生输出信号。所述遮光层310的材料为诸如金属等的不透光材料,所述遮光层310位于所述重掺杂区150、栅极结构200、漏区131、浅沟槽隔离结构120上方,仅暴露出所述轻掺杂区140上方对应的位置。所述遮光层310可以遮挡入射到所述轻掺杂区140之外区域的入射光,防止其他区域产生电子,避免实际光电二极管产生的电子量产生偏差,影响最终产生图像的真实性。
由于所述重掺杂区与外延层之间的势垒电容比现有技术的势垒电容大,使得所述重掺杂区与外延层之间的势垒电容能容纳更多的电子,且所述重掺杂区上方形成有遮光层,使得所述重掺杂区不需要吸收光子生成电子,所述重掺杂区的掺杂离子的浓度可以很大,所述重掺杂区与外延层之间的势垒电容也变得很大,即使入射光的亮度很高,产生大量的电子,所述势垒电容仍能容纳全部的电子,由于图像传感器是通过检测所述电子量来获得入射光的亮度,所述高亮度的入射光也能产生对应的输出信号,使得最终形成的图像没有产生失真,提高了CMOS图像传感器的高动态范围。
进一步的,通过调整所述轻掺杂区与重掺杂区之间面积关系,使得所述CMOS图像传感器可形成不同的高动态范围。
进一步的,在所述轻掺杂区和重掺杂区表面形成有隔离层,所述隔离层可以防止利用所述外延层表面的缺陷而引起的电流,从而使得所述光电二极管产生的电子不会受到损失,最后的输出信息准确,产生的图像不失真。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (17)

1.一种CMOS图像传感器,其特征在于,包括:
半导体衬底,位于所述半导体衬底表面的外延层;
位于所述外延层表面的栅极结构;
位于所述栅极结构一侧的外延层内的漏区;
位于所述栅极结构另一侧的外延层内的轻掺杂区,位于所述轻掺杂区和栅极结构之间的外延层内的重掺杂区,位于所述轻掺杂区和重掺杂区表面的隔离层;
位于所述重掺杂区内靠近栅极结构一侧的源区,所述源区与栅极结构相邻;
位于所述外延层和栅极结构表面的透光介质层,位于所述透光介质层表面的遮光层。
2.如权利要求1所述的CMOS图像传感器,其特征在于,所述重掺杂区的掺杂离子的浓度大于所述轻掺杂区的掺杂离子的浓度。
3.如权利要求1所述的CMOS图像传感器,其特征在于,所述重掺杂区的掺杂离子的类型和所述轻掺杂区的掺杂离子的类型相同,与所述隔离层的掺杂离子的类型相反。
4.如权利要求3所述的CMOS图像传感器,其特征在于,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子为N型掺杂离子,所述隔离层的掺杂离子为P型掺杂离子。
5.如权利要求1所述的CMOS图像传感器,其特征在于,所述重掺杂区的面积小于或等于所述轻掺杂区的面积。
6.如权利要求1所述的CMOS图像传感器,其特征在于,所述源区的掺杂离子的浓度大于或等于所述重掺杂区的掺杂离子的浓度,且与所述漏区的掺杂离子的浓度相同。
7.如权利要求1所述的CMOS图像传感器,其特征在于,所述源区的深度小于所述重掺杂区的深度。
8.如权利要求1所述的CMOS图像传感器,其特征在于,所述遮光层位于所述重掺杂区、栅极结构、漏区上方,仅暴露出所述轻掺杂区上方对应的位置。
9.一种CMOS图像传感器形成方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底表面形成外延层;
在所述外延层表面形成栅极结构;
在所述栅极结构一侧的外延层内形成漏区;
在所述栅极结构另一侧的外延层内形成轻掺杂区,在所述轻掺杂区和栅极结构之间的外延层内形成重掺杂区,在所述轻掺杂区和重掺杂区表面形成隔离层;
在所述外延层、栅极结构表面形成透光介质层,在所述透光介质层表面形成遮光层;
其中,在所述栅极结构一侧形成漏区的同时,在所述栅极结构的另一侧形成源区。
10.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述重掺杂区的掺杂离子的浓度大于所述轻掺杂区的掺杂离子的浓度。
11.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子的类型相同,与所述隔离层的掺杂离子的类型相反。
12.如权利要求11所述的CMOS图像传感器形成方法,其特征在于,所述重掺杂区的掺杂离子和轻掺杂区的掺杂离子为N型掺杂离子,所述隔离层的掺杂离子为P型掺杂离子。
13.如权利要求12所述的CMOS图像传感器形成方法,其特征在于,形成所述轻掺杂区、重掺杂区、隔离层的方法包括:以第一图形化的光刻胶为掩膜,对所述栅极结构一侧的外延层内进行N型杂质离子注入形成轻掺杂区;以第二图形化的光刻胶为掩膜,在所述轻掺杂区靠近栅极结构的区域进行第二次N型杂质离子注入,形成重掺杂区;以第三图形化的光刻胶为掩膜,对所述轻掺杂区和重掺杂区表面的外延层进行P型杂质离子注入,在所述轻掺杂区和重掺杂区表面形成隔离层。
14.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述重掺杂区的面积小于或等于所述轻掺杂区的面积。
15.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述源区的掺杂离子的浓度大于或等于所述重掺杂区的掺杂离子的浓度,且与所述漏区的掺杂离子的浓度相同。
16.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述源区的深度小于所述重掺杂区的深度。
17.如权利要求9所述的CMOS图像传感器形成方法,其特征在于,所述遮光层位于所述重掺杂区、栅极结构、漏区上方,仅暴露出所述轻掺杂区上方对应的位置。
CN201110300730.XA 2011-09-28 2011-09-28 Cmos图像传感器及其形成方法 Active CN102315238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110300730.XA CN102315238B (zh) 2011-09-28 2011-09-28 Cmos图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300730.XA CN102315238B (zh) 2011-09-28 2011-09-28 Cmos图像传感器及其形成方法

Publications (2)

Publication Number Publication Date
CN102315238A CN102315238A (zh) 2012-01-11
CN102315238B true CN102315238B (zh) 2016-03-30

Family

ID=45428236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300730.XA Active CN102315238B (zh) 2011-09-28 2011-09-28 Cmos图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN102315238B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544042B (zh) * 2012-01-17 2014-10-15 中国科学院半导体研究所 高速cmos图像传感器的像素单元及其制作方法
CN102646693A (zh) * 2012-04-25 2012-08-22 上海宏力半导体制造有限公司 Cmos图像传感器及其形成方法
CN103139497B (zh) * 2013-03-21 2017-06-06 北京思比科微电子技术股份有限公司 Cmos图像传感器的有源像素及cmos图像传感器
CN103268880A (zh) * 2013-05-24 2013-08-28 上海宏力半导体制造有限公司 像素单元的制作方法和图像传感器的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855521A (zh) * 2005-04-06 2006-11-01 国际商业机器公司 具有减小的钉扎层势垒的像素传感器单元及其形成方法
CN1917225A (zh) * 2005-06-03 2007-02-21 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有非对称传输栅沟道掺杂的像素

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090072290A (ko) * 2007-12-28 2009-07-02 매그나칩 반도체 유한회사 시모스 이미지 센서
US8389319B2 (en) * 2009-07-31 2013-03-05 Sri International SOI-based CMOS imagers employing flash gate/chemisorption processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855521A (zh) * 2005-04-06 2006-11-01 国际商业机器公司 具有减小的钉扎层势垒的像素传感器单元及其形成方法
CN1917225A (zh) * 2005-06-03 2007-02-21 阿瓦戈科技通用Ip(新加坡)股份有限公司 具有非对称传输栅沟道掺杂的像素

Also Published As

Publication number Publication date
CN102315238A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4832541B2 (ja) 固体撮像素子および電子情報機器
CN102867834B (zh) 固体摄像装置、电子设备和固体摄像装置的制造方法
KR101352436B1 (ko) 이미지 센서
KR101301900B1 (ko) 후면 조명 센서를 위한 공동-주입
CN104979365A (zh) 图像传感器像素及图像传感器
US20190189694A1 (en) Image Sensor and Forming Method Thereof
CN109728017A (zh) 图像传感器
CN102315238B (zh) Cmos图像传感器及其形成方法
US7545020B2 (en) CMOS image sensor and method for manufacturing the same
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
US9117723B2 (en) Image sensors including well regions of different concentrations
CN104752448A (zh) 背照式cmos图像传感器及其形成方法
KR20150118635A (ko) 이미지센서 및 그의 제조 방법
US20080017893A1 (en) Back-lit image sensor
CN104835825A (zh) 一种高速cmos图像传感器
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
CN110021614B (zh) 用于经增强图像传感器性能的源极跟随器装置
KR20150001578A (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈
CN102332458B (zh) 图像传感器和图像传感器的使用方法、制造方法
KR20150055663A (ko) 이미지센서 및 그의 제조 방법
US7868364B2 (en) Image sensor
KR100802295B1 (ko) 씨모스 이미지 센서 및 그 제조방법
CN103855177A (zh) 图像传感器
CN103855178B (zh) 图像传感器
KR102499854B1 (ko) 격리 구조물 및 이를 포함하는 이미지 센서

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140403

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant