CN102308435A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN102308435A
CN102308435A CN2010800070771A CN201080007077A CN102308435A CN 102308435 A CN102308435 A CN 102308435A CN 2010800070771 A CN2010800070771 A CN 2010800070771A CN 201080007077 A CN201080007077 A CN 201080007077A CN 102308435 A CN102308435 A CN 102308435A
Authority
CN
China
Prior art keywords
lead
groove
frequency
conductor
frequency model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800070771A
Other languages
English (en)
Other versions
CN102308435B (zh
Inventor
内村弘志
平松信树
早田和树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN102308435A publication Critical patent/CN102308435A/zh
Application granted granted Critical
Publication of CN102308435B publication Critical patent/CN102308435B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/1015—Coplanar line transitions to Slotline or finline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

本实施方式的高频模块(10)具备：包含高频电路的高频部件(30)；作为导体的导体板(21)；第1导线(41)；和两条第2导线(42、43)。高频部件(30)具有信号端子(31)以及两个基准电位端子(32)。信号端子(31)用于高频信号的输入和输出两者中的至少一者。两个基准电位端子(32)连接于基准电位。导体板(21)具有槽(20a)。第1导线(41)高频连接于信号端子(31)。该第1导线(41)跨过槽(20a)的上方。两条第2导线(42、43)高频连接于两个基准电位端子(32)。两条第2导线(42、43)沿着第2导线(42、43)进行配置。两条第2导线(42、43)设置为不跨过槽(20a)的上方。第1导线(41)和两条第2导线(42、43)形成对，来与槽(20a)电磁耦合。

Description

高频模块
技术领域
本发明涉及高频模块。
背景技术
有时会在高频电路基板上安装MMIC(Monolithic MicrowaveIntegrated Circuit)等半导体元件。在该安装时，若用键合线(bond wire)等导线来进行连接，则根据导线的线路长度会产生电感分量。该电感分量导致的传输特性的劣化随频率越高而越大。因此，在高频域中，将极力缩短键合线等导线的长度来进行连接作为常识。为此，有如下技术：将半导体元件配置在设于高频电路基板中的腔(cavity)的内部，从而在腔的周围与信号线路连接。该技术例如记载于JP特开2001-148457号公报中。另外，也有用新导入的电容分量来抵消由该电感分量导致的阻抗的不匹配的技术。该技术例如记载于JP特开2007-95838号公报中。但是，在前述的技术中，即使是微小的尺寸变化，产生的电感分量以及导入的电容分量都会发生变化。其结果是，在前述的技术中，要求较高的尺寸精度，若频率变高则会产生取得匹配变得困难、或能取得匹配的频带变窄的问题。
发明内容
本发明鉴于这样的现有技术中的问题点而提出。本发明的目的是提供能简便地用导线来连接高频电路的高频模块。
本发明的高频模块具备：高频电路、导体、第1导线、和至少一条第2导线。所述高频电路具有信号端子以及至少一个基准电位端子。所述信号端子用于高频信号的输入和输出两者中的至少一者。所述至少一个基准电位端子连接于基准电位。所述导体具有槽。所述第1导线连接于所述信号端子。所述第1导线跨过所述槽的上方而延伸。所述至少一条第2导线连接于所述至少一个基准电位端子。所述至少一条第2导线的至少一部分延着所述第1导线进行配置。所述至少一条第2导线设置为不跨过所述槽的上方。所述第1导线和所述至少一条第2导线形成对，来与所述槽电磁耦合。
根据本发明，能够提供一种能用导线简便地耦合高频电路的高频模块。
附图说明
图1是示意性地表示本发明的高频模块的第1实施方式的外观立体图。
图2是示意性地表示图1所示的高频模块的俯视图。
图3是对图2所示的高频模块的主要部分进行放大的俯视图。
图4是示意性地表示本发明的高频模块的第2实施方式的外观立体图。
图5是示意性地表示图3所示的高频模块的侧视图。
图6是示意性地表示本发明的高频模块的第3实施方式的外观立体图。
图7是示意性地表示图6所示的高频模块的俯视图。
图8是示意性地表示本发明的高频模块的第4实施方式的外观立体图。
图9是示意性地表示图8所示的高频模块的侧视图。
图10是对图8所示的第2槽构造体的主要部分进行放大的截面图。
图11是沿着图10所示的XI-XI线的截面图。
图12是表示图8所示的第2槽构造体的概略构成的分解立体图。
图13是示意性地表示本发明的高频模块的第5实施方式的外观立体图。
图14是示意性地表示图13所示的高频模块的侧视图。
图15是对图14所示的第2槽构造体的其它形态的主要部分进行放大的截面图。
图16是沿着图15所示的XVI-XVI线的截面图。
图17是沿着图15所示的XVII-XVII线的截面图。
图18是表示图13所示的第2槽构造体的概略构成的分解立体图。
图19是示意性地表示本发明的高频模块的变形例的外观立体图。
图20是示意性地表示本发明的高频模块的变形例的外观立体图。
图21是示意性地表示本发明的高频模块的变形例的外观立体图。
图22是示意性地表示本发明的高频模块的变形例的外观立体图。
图23是示意性地表示本发明的高频模块的变形例的外观立体图。
图24是示意性地表示本发明的高频模块的变形例的外观立体图。
图25是示意性地表示图24所示的高频模块的变形例的俯视图。
图26是表示实施例1的高频模块的电气特性的曲线图。
图27是表示实施例2的高频模块的电气特性的曲线图。
图28是表示实施例3的高频模块的电气特性的曲线图。
图29是表示比较例1的高频模块的电气特性的曲线图。
图30是表示比较例2的高频模块的电气特性的曲线图。
符号的说明
10高频模块
20槽构造体
20a槽
21导体板
21a贯通孔
22电介质
23条导体
24波导管
25膜片电极
30高频部件
31信号端子
32基准电位端子
33信号引线框
34基准电位引线框
40导线
41第1导线
41a第1导线41的另一端
42、43第2导线
42a、43a第2导线的另一端
45基体
46第1导线
47、48第2导线
50保护构件
60第2槽构造体
60a槽
61层叠体
611电介质层
62槽导体层
63上侧导体层
63a贯通孔
631第1上侧导体层
632第2上侧导体层
64下侧导体层
641第1下侧导体层
642第2下侧导体层
65中间导体层
66第1贯通导体群
67第2贯通导体群
68第3贯通导体群
70安装基板
71第1基板
72第2基板
具体实施方式
下面，参照附图对本发明的高频模块进行详细的说明。
(第1实施方式)
图1、2、3所示的第1实施方式的高频模块10具备槽构造体20、高频部件30、导线40以及保护构件50。
本实施方式的槽构造体20由导体板21构成。该导体板21由面状扩展的具有导电性的导体形成。在此，作为“具有导电性的导体”，例如能举出金、银、铜、铂、以及它们的合金等各种导体。本实施方式的导体板21采用俯视观察下为矩形形状的板。在此，所谓的“面状”不仅包括平面状，还包括曲面状。
该导体板21具有贯通孔21a。该贯通孔21a在厚度方向上贯通导体板21的主面。该导体板21构成为具有以贯通孔21a为中心的环状部的导体。该贯通孔21a为在导体板21的主面内的一个方向上较长地延伸的矩形形状。在此，将导通孔21a较长地延伸的该一个方向作为第1方向，而将贯通孔21a的相对较短的方向作为第2方向。在本实施方式中，将该第1方向设为x方向，将该第2方向设为y方向，并在图1等中示出。在本实施方式中，该贯通孔21a作为使频率高的高频信号通过的槽20a发挥功能。在该槽20a中，沿着第2方向产生电场。该槽20a例如用作空间辐射用的天线。作为该高频信号的频率，例如能举出3×109[Hz]以上的频率，包括微波信号、毫米波信号、以及亚毫米波信号。在导体板21为曲面状的情况下，槽20a的面扩展也成为曲面状。另外，该槽20a的第1方向上的长度设定为通过槽20a的高频信号的波长的大概1/2的长度。在本实施方式中，虽然将槽20a设为矩形形状，但也可以是椭圆形、哑铃型等其它形状。
高频部件30包括经由高频信号来进行信号传递的高频电路而构成。本实施方式的高频部件30配置于槽构造体20的一个主面上。本实施方式的高频部件30具有信号端子31以及基准电位端子32。该信号端子31以及基准电位端子32作为内置于高频部件30的高频电路的连接端子而设置。
该信号端子31用于高频信号的输入和输出两者中的至少一者。即，该信号端子31既可以在高频信号的输入中使用，也可以在高频信号的输出中使用，还可以兼用高频信号的输入输出。另外，该信号端子31与高频部件30内置的高频电路电连接。本实施方式的信号端子31位于高频部件30的上表面。
该基准电位端子32电连接于高频部件30的基准电位点。该基准电位端子32与该信号端子31相邻地进行配置。该基准电位端子32与信号端子31绝缘。在本实施方式中，将两个基准电位端子32隔离地设置。信号端子31位于该两个基准电位端子32之间。
导线40电磁耦合槽构造体20和高频部件30。该导线40包括第1导线41、以及第2导线42、43。作为第1导线41以及第2导线42、43，例如能举出金、铝等金属材料。作为该第1导线41、以及第2导线42、43，例如采用0.01～0.05[mm]左右的厚度。第1导线41、以及第2导线42、43例如能够利用引线键合来形成。在此，“导线”是线状或带状的导体。作为带状的导体，例如包括带状线(ribbon wire)。“电磁耦合”是指经由电磁波来传输高频信号。
第1导线41电连接导体板21和信号端子31。在此，“电连接”是指按照传输的高频信号从发送侧传送到接收侧的方式连接。该“电连接”的状态基于高频信号传输的观点，包括发送侧和接收侧物理接触的情况、以及发送侧和接收侧物理不接触的情况。本实施方式的第1导线41直接连接导体板21和信号端子31。该第1导线41的第1端部连接于信号端子31。该第1导线41的第2端部41a连接于导体板21。第1导线41的第2端部41a上的连接部分从高频部件30观察，位于槽20a的对面侧。该第1导线41跨过槽20a。即隔离地跨过槽20a的上方。在此，“上方”是指槽20a的重心的法线方向。该法线方向在图1等中表示为z方向。另外，“跨过槽的上方”是指第1导线41与槽20a隔离，且在从z方向俯视观察时，第1导线41和槽20a交叉。本实施方式的第1导线41隔着空间跨过槽20a的上方。通过使第1导线41跨过槽20a的上方，能够凭借第1导线41和槽20a之间产生的磁场而耦合。
另外，本实施方式的第1导线41的前端与导体板21接触，因此，能将前端视作短路端。在将前端视作短路端的情况下，优选将第1导线41的长度设为信号波长的1/2的长度的整数倍左右。这样的第1导线41的长度的调整能通过使用键合线形成第1导线41来进行。
进而，在从z方向俯视观察时，第1导线41在第1方向(x方向)上的槽20a的中央部与该槽20a相交。在从z方向俯视观察时，本实施方式的第1导线41与导体板21的导通孔21a较长延伸的第1方向(x方向)相交。通过如此延伸第1导线41，即使在制造时第1导线41有安装偏差，也能与槽20a耦合。
本实施方式的第1导线41与第1方向正交地延伸。该第1导线41即使在从正交方向倾斜了与槽20a的第1方向之间的交叉角度来进行延伸的情况下，也能进行电磁耦合。第1导线41通过使该第1导线41自身延伸的方向和第1方向正交地接近，能增大与槽20a的相对较短的第2方向平行的电场分量。通过使与该槽20a的相对较短的方向平行的分量较大，从而使第1导线41和槽20a的电磁耦合较强。
第2导线42、43电连接导体板21和基准电位端子32。本实施方式的第2导线42、43直接连接导体板21和基准电位端子32。该第2导线42、43的第1端部连接于基准电位端子32。该第2导线42、43的第2端部42a、43a连接于导体板21。第2导线42、43的第2端部42a、43a从高频部件30观察，位于槽20a的近前侧。即，该第2导线42、43未跨过槽20a的上方。
另外，在俯视槽20a时，该第2导线42、43的第2端部42a、43a的与第1导线41的第2端部41a连结的线段H12、H13跨过槽20a。围绕该第1导线41产生磁场。能通过该产生的磁场与槽20a耦合。
另外，该第2导线42、43在俯视下沿着第1导线41。通过如此使两条第2导线42、43沿着第1导线41，能加强与第1导线41之间的电磁耦合。通过加强第1导线41和第2导线42、43之间的电磁耦合，形成了以第1导线41以及第2导线42、43为对的传输线路。通过形成以第1导线41以及第2导线42、43为对的传输线路，能抑制因第1导线41的长度而引起的电感分量。另外，通过形成该信号线路，能减少高频信号作为电磁波从第1导线41泄漏的情况。在本实施方式中，由于信号端子31位于两个基准电位端子32之间，因此，能使连接于此的第1导线41和第2导线42、43之间的电磁耦合更强。
另外，第1导线41以及第2导线42、43电连接于具有电容分量的槽20a。因此，第1导线41的电感分量能用槽20a的电容分量来抵消。通过调节槽的第2方向的长度，能容易地调节该槽20a的电容分量。因此，在该高频模块10中，能使槽与第1导线41的第2端部41a以及第2导线42、43的第2端部42a、43a的阻抗匹配。该高频模块10与匹配特定波长的阻抗的短截线(stub)相比，能以宽频带来进行匹配。另外，该槽20a的阻抗能通过第1方向上的长度来调节。
从z方向观察时，本实施方式的第2导线42、43与第1导线41平行地延伸。另外，该第2导线42、43也不一定要与第1导线41平行地延伸。该第2导线42、43也可以随着靠近槽20a而拉大彼此的间隔，还可以缩短彼此的间隔。通过缩短第2导线42、43的间隔地进行设置，能使与第1导线41耦合的电场分量中的与槽20a的相对较短的方向平行的槽20a的电场分量增大，能增大与槽20a耦合的磁场分量。本实施方式的第2导线42、43的第2端部42a、43a位于导体板21上，且在槽20a的第1方向上比起导体板21的贯通孔21a的两端更位于内侧。
本实施方式的第1导线41以及第2导线42、43连接相邻配置的信号端子31以及基准电位端子32、和具有槽20a的槽构造体20。该第1导线41以及第2导线42、43形成的对在信号端子31以及基准电位端子32、和槽20a之间逐渐地使在第1导线41以及第2导线42、43之间产生的电场的朝向变化。该第1导线41以及第2导线42、43通过使彼此之间产生的电场的朝向逐渐变化，来使与槽20a之间的耦合变得容易。
保护构件50跨过槽20a、高频部件30以及导线40。该保护构件50覆盖槽20a、高频部件30以及导线的至少上方。该保护构件50保护槽20a、高频部件30以及导线40的至少上方。在此，“保护”是指机械保护。通过该保护，能降低例如导线40因外力引起的断线等。另外，保护构件50在图中用虚线表示，使槽20a、高频部件30以及导线40透过而图示。该保护构件50不限于对槽20a、高频部件30以及导线40进行密封的构件。也可以是该保护构件50例如没有侧面的一部分，或在上表面具有贯通孔，或由多个支柱来支撑顶板。另外，也可以是用树脂材料来覆盖的构成。在这种情况下，考虑树脂材料的介电常数来调整导线40以及槽20a的形状。
本实施方式的高频模块10具备：包含高频电路的高频部件30、作为导体的导体板21、第1导线41、和两条第2导线42、43。高频部件30具有信号端子31以及两个基准电位端子32。信号端子31用于高频信号的输入及输出的至少一方。两个基准电位端子32连接于基准电位。导体板21具有槽20a。第1导线41与信号端子31电连接。第1导线41跨过槽20a的上方延伸。两条第2导线42、43与两个基准电位端子32电连接。两条第2导线42、43沿着第1导线41而配置。两条导线42、43设置为不跨过槽20a的上方。第1导线41与两条第2导线42、43形成对，来与槽20a电磁耦合。
在本实施方式的高频模块10中，在俯视观察下，连结第1导线41的槽20a侧的第2端部41a、和第2导体42、43的槽20a侧的第2端部42a、43a的该端部间的线段H12、H13跨过该槽20a。根据这样的构成，从第1导线41朝向第2导线42、43的电场横跨槽20a。由此而得到的磁场能更强地电磁耦合第1导线41和第2导线42、43。
在本实施方式的高频模块10中，能使第1导线41的长度较长，从而降低与槽20a最佳耦合的频率。相反，能使第1导线41的长度最短，从而提高与槽20a最佳耦合的频率。在本实施方式的高频模块10中，由于能进行与槽20a最佳耦合的频率的调整，因此，能考虑高频部件30的安装偏差、槽20a的尺寸或位置偏差来进行设计。
在本实施方式的高频模块10中，由于形成以第1导线41以及第2导线42、43为对的传输线路，因此能使导线40较长。因此，在该高频模块10中，能将高频部件30载置于槽构造体20上。在该高频模块10中，适用于采用厚度较厚的高频部件30的情况。
在本实施方式的高频模块10中，将高频模块30载置于槽构造体20上。在该高频模块10中，与在槽构造体20中设置腔的情况相比，能提高槽构造体20的尺寸精度。在该高频模块10中，能有效地将电气元件形成于槽构造体20上。
在本实施方式的高频模块10中，经由导线40来使高频部件30的高频电路和槽20a电磁耦合。因此，在使阻抗匹配的同时暂时连接高频电路和微带线路等信号线路，与使该信号线路和槽电磁耦合的情况相比，能进一步减少损耗。另外，在该高频模块10中，能使传输高频信号的长度较短，从而谋求小型化。
在本实施方式的高频模块10中，由于电磁耦合高频部件30的高频电路和槽20a，因此，能在传输在高频部件30的高频电路中的高频信号、和通过槽20a的高频信号之间屏蔽直流分量。该高频模块10适用于具有二极管的高频电路。
在本实施方式的高频模块10中，由于电磁耦合高频部件30的高频电路和槽20a，因此，在第1导线41的第2端部41a以及第2导线42、43的第2端部42a、43a的位置上具有自由度。因此，该高频模块10能容许例如具有高频电路的高频部件30的位置偏差、槽20a的位置偏差、以及槽20a的尺寸偏差等制造时的误差。
(第2实施方式)
图4、图5所示的第2实施方式的高频模块10A在具有槽构造体20A的点上与高频模块10不同。另外，在本实施方式中，仅说明与第1实施方式的高频模块10不同的点。另外，对于高频模块10A和高频模块10构成相同的要素，省略说明。在本说明书的记载中，大写字母意味着其它的实施方式或变形例。
槽构造体20A如图4、5所示，具备导体板21、电介质22以及条导体23。该电介质22配置于导体板21的下表面。该条导体23配置于电介质22的下表面。导体板21、电介质22以及条导体23构成以导体板21为基准电位的微带线路。
该条导体23隔着电介质22与槽20Aa相对而配置。另外，条导体23与槽20Aa的第1方向相交而延伸。如此，在电介质构造体20A中，电磁耦合槽20Aa和微带线路。其结果是，高频部件30的高频电路、和作为信号线路的微带线路经由槽20Aa而电磁耦合。在本实施方式中，能使槽20Aa的阻抗与第1导线41的第2端部41a以及第2导线42、43的第2端部42a、43a中的阻抗相匹配。
在本实施方式中，虽然采用微带线路作为信号线路，但也可以采用其它的信号线路。作为其它的信号线路，例如能举出共面(coplanar)线路、条线路(三板线路)、槽线路、图像线路、H波导以及NRD波导(Non-Radiative Dielectric waveguide)等各种信号线路。
在本实施方式的高频模块10A中，以第1导线41以及第2导线42、43的对来将传输高频信号的高频部件30的高频电路与槽20Aa电磁耦合。与该槽20Aa电磁耦合有微带线路。通过该槽20A的高频信号以电磁耦合来传给微带线路。在该高频模块10A中，第1导线41、条导体23纯电气隔离。即，在该高频模块10中，通过在两个高频电路中经由槽20A来传递，从微带线路的阻抗中分离第1导线41的电感分量。
(第3实施方式)
图6、7所示的第3实施方式的高频模块10B在具备槽构造体20B的点上与高频模块10不同。此外，关于本实施方式，仅说明与第1实施方式的高频模块10不同的点。另外，对于高频模块10B和高频模块10构成相同的要素，省略说明。
在本实施方式中，如图6、7所示，作为槽构造体20B采用波导管24。该槽构造体20B在波导管24的上侧的管壁上形成有贯通孔24a。在本实施方式中，波导管24的贯通孔24a作为槽20Ba发挥功能。在波导管24中，通过该槽20Ba来传播高频信号。由此，高频电路和波导管24经由槽20Ba而电磁耦合。在本实施方式中，使槽20Aa的阻抗与第1导线41的第2端部41a以及第2导线42、43的第2端部42a、43a中的阻抗相匹配。此外，在本实施方式的高频模块10B中，波导管24的上侧的管壁作为具有面扩展的导体而发挥功能。
虽然本实施方式所图示的波导管24的管壁内侧为中空，但也可以填充电介质。另外，波导管24的贯通孔24a能形成于E面、H面以及端面中的任一面上，在任一面上，只要适当地选择槽20Ba的朝向，都能进行耦合。
在本实施方式的高频模块10B中，用第1导线41以及第2导线42、43形成的对将传输高频信号的高频部件30的高频电路与槽20Ba电磁耦合。通过该槽20Ba的高频信号在波导管24中传播。因此，在该高频模块10B中，能高效地传输高频信号。
(第4实施方式)
图8、9所示的第4实施方式的高频模块10C在具备第2槽构造体60的点上与高频模块10不同。此外，在本实施方式中，仅对与第1实施方式的高频模块10不同的点进行说明。另外，对于高频模块10C和高频模块10相同的构成的要素，省略说明。
图8～12所示的第2槽构造体60具备层叠体61、槽导体62、上侧导体层63、下侧导体层64、中间导体层65、第1贯通导体群66、第2贯通导体群67、和第3贯通导体群68。这其中，上侧导体层63、下侧导体层64、中间导体层65、第1贯通导体群66以及第2贯通导体群67作为层叠型波导管60a发挥功能。
层叠体61层叠多个电介质层611而构成。本实施方式的层叠体61层叠了5个电介质层611而构成。另外，在图12中省略了该层叠体61。
槽导体62形成于层叠体61的上表面。该槽导体62具有贯通孔62a。该贯通孔62a作为与导线40电磁耦合的槽60b发挥功能。该槽60b相当于槽20a。
上侧导体层63作为层叠型波导管60a的上侧的管壁发挥功能。在本实施方式中，在从上数第二个电介质层611之上形成有上侧导体层63。该上侧导体层63在用层叠型波导管60a所传播的高频信号的传播的方向上延伸。该上侧导体层63与槽导体62的导通孔62a相对而配置。在与该贯通孔62a相对的区域，上侧导体层63具有贯通孔63a。该贯通孔63a作为层叠型波导管60a的槽60c发挥功能。即，槽60b和槽60c相对而配置。
下侧导体层64作为层叠型波导管60a的下侧的管壁发挥功能。该下侧导体层64位于上侧导体层63的下侧。该下侧导体层64与上侧导体层63相对而配置。在本实施方式中，位于最下的电介质层611之上形成有下侧导体层64。该下侧导体层64在用层叠型波导管60a所传播的高频信号的传播的方向上延伸。
中间导体层65作为层叠型波导管60a的侧壁的一部分发挥功能。该中间导体层65位于在上侧导体层63和下侧导体层64之间的电介质层611之间。在本实施方式中，形成有两个中间导体层65。此外，该中间导体层65也可以省略。
第1贯通导体群66作为层叠型波导管60a的侧壁发挥功能。构成该第1贯通导体群66的每一个贯通导体在形成于电介质层611中的贯通孔611a中形成。该第1贯通导体群66电连接上侧导体层63和下侧导体层64。另外，本实施方式的第1贯通导体群66电连接于中间导体层65。构成该第1贯通导体群66的每一个贯通导体按照成为小于传播的高频信号的波长的1/2的间隔的方式，沿着该高频信号的传播方向配置于两侧。该“传播的高频信号”是指在设于上侧导体层63、下侧导体层64、中间导体层65以及第1贯通导体群66所包围区域中的层叠体61中传播的高频信号。
在本实施方式的第2槽构造体60中，上侧导体层63、下侧导体层64、中间导体层65以及第1贯通导体群66作为层叠型波导管60a的管壁发挥功能。在该第2槽构造体60中，上侧导体层63、下侧导体层64以及第1贯通导体群66所包围的区域作为高频信号的波导区域发挥功能。另外，该层叠型波导管60a与槽导体62的贯通孔62a相对而配置。
第2贯通导体群67作为使层叠型波导管60a的一方侧为终端的终端导体壁发挥功能。构成该第1贯通导体群66的每一个贯通导体在形成于电介质层611的贯通孔611a中形成。该第1贯通导体群66电连接于上侧导体层63和下侧导体层64。另外，本实施方式的第1贯通导体群66电连接于中间导体层65。构成该第2贯通导体群67的每一个贯通导体按照成为小于传播的高频信号的波长的1/2的间隔的方式，沿着与该高频信号的传播方向正交的方向而配置。
第3贯通导体群68担负对槽60b和槽60c进行耦合的功能。构成该第3贯通导体群68的每一个贯通导体配置于槽导体62的贯通孔62a的周围。另外，构成该第3贯通导体群68的每一个贯通导体配置于上侧导体层63的贯通孔63a的周围。该第3贯通导体群68电连接槽导体62和上侧导体层64。如此，由于槽导体62和上侧导体层64被电连接，因此，该第2槽构造体60能使高频信号在槽导体62和上侧导体层64之间传播。
(第5实施方式)
图13、14所示的第5实施方式的高频模块10D在具备第2槽构造体60D的点上和与高频模块10C不同。此外，在本实施方式中，仅对与第1实施方式的高频模块10C不同的点进行说明。另外，对于高频模块10D和高频模块10C相同的构成的要素，省略说明。
图13～18所示的第2槽构造体60D具备层叠体61、上侧导体层63D、下侧导体层64D、中间导体层65D、第1贯通导体群66、第2贯通导体群67、第3贯通导体群68D。这其中，上侧导体层63D、下侧导体层64D、中间导体层65D、第1贯通导体群66、第2贯通导体群67以及第3贯通导体群68D作为层叠型波导管60Da发挥功能。此外，在图18中省略该层叠体61。
上侧导体层63D作为层叠型波导管60Da的上侧的管壁发挥功能。本实施方式的上侧导体层63D具有第1上侧导体层631和第2上侧导体层632。
第1上侧导体层631设置于层叠体61的上表面。该第1上侧导体层631在用层叠型波导管60Da传播的高频信号的传播的方向上延伸而设置。该第1上侧导体层631具有贯通孔631a。该贯通孔631a作为与导线40电磁耦合的槽60Db发挥功能。该贯通孔631a作为层叠型波导管60Da的槽60Db发挥功能。该槽60Db相当于槽20a。
第2上侧导体层632配置于第1上侧导体层631的下侧。该第2上侧导体层632的一部分与第1上侧导体层631相对而配置。在本实施方式中，在从上数第二个电介质层611上形成有第2上侧导体层632。该第2上侧导体层632在用层叠型波导管60Da所传播的高频信号的传播的方向上延伸。
下侧导体层64D作为层叠型波导管60Da的下侧的管壁发挥功能。该下侧导体层64D配置于上侧导体层63D的下侧。本实施方式的下侧导体层64D具有第1下侧导体层641和第2下侧导体层642。
第1下侧导体层641与第1上侧导体层631相对而配置。该第1下侧导体层641的一部分与第2上侧导体层632相对而配置。在本实施方式中，在从下数第二个电介质层611上形成有第1下侧导体层642。该第1下侧导体层641在用层叠型波导管60Da所传播的高频信号的传播方向上延伸。
第2下侧导体层642配置于第1下侧导体层641的下侧。该第2下侧导体层642的一部分与第1下侧导体层641相对而配置。该第2下侧导体层642与第2上侧导体层632相对而配置。在本实施方式中，在位于最下的电介质层611之上形成有第2下侧导体层642。该第2下侧导体层642在用层叠型波导管60Da所传播的高频信号的传播方向上延伸。
中间导体层65D作为层叠型波导管60Da的侧壁的一部分发挥功能。该中间导体层65D在位于上侧导体层63D和下侧导体层64D之间的电介质层611之间形成。在本实施方式中，分别在第1上侧导体层631和第1下侧导体层641之间、以及第2上侧导体层632和第2下侧导体层642之间设置两个中间导体层65D。本实施方式的中间导体层65D的一部分与第2上侧导体层632或第1下侧导体层641一体设置。此外，也可以省略该中间导体层65D。
本实施方式的层叠型波导管60Da连接于第1波导路60Da1和第2波导路60Da2。第1波导路60Da1将第1上侧导体层631、第1下侧导体层641、中间导体层65D、第1贯通导体群66作为管壁。该第1波导路60Da1的用这些管壁所包围的区域作为高频信号的波导区域发挥功能。第2波导路60Da2将第2上侧导体层632、第2下侧导体层642、中间导体层65D、第1贯通导体群66作为管壁。该第2波导路60Da2的用这些管壁所包围的区域作为高频信号的波导区域发挥功能。
第3贯通导体群68D电连接第1上侧导体层631和第2上侧导体层632、以及电连接第1下侧导体层641和第2下侧导体层642。该第3贯通导体群68D形成于第1上侧导体层631与第2上侧导体层632相对的区域、以及第1下侧导体层641与第2下侧导体层642相对的区域。另外，该第3贯通导体群68D担负连接第1波导路60Da1和第2波导路60Da2的功能。
(变形例)
本发明并不限于前述的实施方式。在不脱离本发明的要旨的范围内能做各种的变更、改良。另外，虽然在本变形例中，举出第1实施方式的例子来记载，但只要能适用，则还可以应用于第2～第5实施方式。另外，也可以相互组合各变形例。
在本实施方式中，示出了作为高频模块而限定的形态。但是，高频模块并不限于这些形态。在高频模块中，包括使用高频信号进行通信传输的模块。这里所说的“通信”，包括信号的发送、接收以及收发中的至少一个功能。在使用高频信号进行通信的高频模块中当然包括天线。
在本实施方式中，第1导线41、第2导线42、43与槽构造体20接触，但并不限于这样的构成。例如，例如也可以是不使槽20a与第1导线41相接触而通过接近来电连接的情况。在此，在第1导线41的前端不与槽构造体20接触、或不被视作接触的程度分离的情况下，能将该前端视作开路端。因此，期望使第1导线41的长度为信号波长的(2n-1)/4的长度左右。在此，“n”为自然数。另外，在使第1导线41的另一端41a悬在空中的情况下，例如，通过在将第1导线41的第1端连接于信号端子31之后，对连接第1导线41的第2端子41a之处的状态以及引线键合的设定进行调整，能够使第1导线41的另一端41a不连接。在这种情况下，能通过第1导线41的弹性而使该第1导线41的另一端41a悬在空中。进而，通过用树脂固定第1导线41以及周围，能使第1导线41的形状稳定化。
在本实施方式中，第1导线41跨过槽20a与该槽20a的中央部连接，但第1导线41也可以与槽20a的中央部以外的部位连接。
本实施方式的第2导线具有42、43这两条，但也可以是1条或3条以上。
本实施方式的导线40分别构成为分体，但并不限于这样的构成。作为导线40也可以采用图19所示的挠性配线基板45。该挠性配线基板45在具有挠性的基体45上形成有第1导线46、以及第2导线47、48。
本实施方式的导线40分别构成为分体，但并不限于这样的构成。例如也可以如图20所示那样，采用导线一体形成的高频部件30F。在该高频部件30F中，一体形成信号端子和第1导线33，并一体形成基准信号端子和第2导线34、35。
本实施方式的第1导线41的第2端部41a优选沿着z方向而延伸。该第1导线41的第2端部41a通过沿着z方向而延伸，能在信号端子31和槽20a之间，使与槽20a耦合的电磁波的极化方向逐渐变化。第1导线41的第2端部41a在z方向上延伸的构成，例如能够通过将键合线用作第1导线41且在槽20a侧进行该键合线的第1接合而实现。
也可以用树脂材料等来覆盖本实施方式的第1导线41、以及第2导线42、43。在用树脂材料覆盖导线40时，也可以一体覆盖第1导线41、以及第2导线42、43，也可以个别覆盖。另外，在用树脂材料覆盖导线40时，也可以一体地覆盖导线40和槽20a。在该高频模块10中，即使由于树脂材料的介电常数引起阻抗变化，也能通过改变槽20a的沿第2方向的长度来调整阻抗。
在本实施方式中，示出了将内置有高频电路的高频部件30设于槽构造体20上的例子。但该高频部件30也可以不设于槽构造体20上，而是配置于其它的安装基板上。作为这样的例子，举出如图21、22所示采用安装基板70的例子。图示的安装基板70使用第1基板71以及第2基板72这两个基板。该第2基板既可以省略，也可以一体地构成。
另外，在第2实施方式中，将导体板21设于电介质22的上表面整体。但是，如图23所示，在电介质22比导体板21I大的情况下，也可以将高频部件30设于未设置导体板21的区域上。
在本实施方式中，作为导体板21而记载的具有面扩展的导体只要是导体即可。该导体可以是金属板，可以是导电性树脂，也可以是形成于电介质上的膜状的导体。在作为具有面扩展的导体而采用形成于电介质上的膜状的导体的情况下，根据电介质的介电常数，能使槽20a的长度较小。
不限于在本实施方式中所示的形态，也能将槽20a与其它的高频线路耦合来使用。另外，例如也可以不将槽形成于连接第1导线41的面上。例如，也可以在导体板21上设置电介质，并且在该电介质层上设置贯通导体来与导线41连接。另外，在电介质较薄的情况下，即使在导线41不与导体板21接触的情况下，也能与槽电磁耦合。
在第2实施方式中，隔着电介质22使条线路24与槽20Aa相对，但并不限于此。例如，也可以如图24、25所示，使膜片电极24与槽20Ja相对。如此，通过隔着电介质22使膜片电极(patch electrode)25与槽20Ja相对，能构成天线。该膜片电极25能由各种的导电体形成。
在第2实施方式中，经由一个槽20Aa来连接高频电路和微带线路，但并不限于此。例如，也可以如槽60b以及槽60c那样，采用用贯通导体群来连接两个槽的槽来代替槽20Aa。若通过多个槽来连接两个高频电路，则能谋求与各个高频电路之间的阻抗匹配。
实施例
(实施例1)
在图1、2、3所示的第1实施方式的高频模块10中，通过基于电磁场解析的模拟来算出在将槽作为天线发挥功能的情况下的电气特性。在实施例1中，利用电磁场数值解析软件(美国Ansoft制，HFSS)进行了模拟。另外，对实施例2、3以及比较例1、2也同样地进行模拟。
作为算出条件，采用以下的数值。设高频部件30的厚度为385[μm]。设信号端子31和基准电位端子32之间的间隔分别为100[μm]。设信号端子31的中心和槽20a的中心之间的距离为2.05[mm]。设槽20a的尺寸为2.6[mm]×0.2[mm]。设第1导线41以及第2导线42、43的截面尺寸为Φ25[μm]。设来自信号端子31或基准电位端子32的第1导线41以及第2导线42、43的z方向的高度为80[μm]。设第1导线41的对导体板21的连接为从槽20a的中心离开0.21[mm]的位置。用(x，y)来表示距槽20a的中心位移矢量，设第2导线42、43的对导体板21的连接分别为(43[μm]，-140[μm])以及(-43[μm]，-140[μm])的位置。设导体板21的厚度为100[μm]。将由信号端子31以及基准电位端子32构成的输入端口的阻抗设定为50[Ω]，由此算出反射特性作为电气特性。作为该反射特性，采用动作传输矩阵即S矩阵(Scattering Matrix)的S11。此外，作为采用S矩阵的理由，有如下的理由。由于槽20a是环状的导体，因此在槽20a中，不能定义电位差。因此，通过评价作为阻抗匹配的结果的反射特性，评价了阻抗的匹配。
图26是表示上述的条件下的模拟结果的曲线图。在曲线图中，横轴表示频率，纵轴表示反射量。根据图26所示的曲线图，在77[GHz]附近，示出了-15[dB]以下的反射特性，并示出了反射量为-10[dB]以下的频带为约8[GHz]的宽频带特性。即，意味着能在宽的波长范围谋求阻抗匹配。
(实施例2)
通过基于电磁场解析的模拟来算出图4、5所示的第2实施方式的高频模块10A的电气特性。
作为算出条件，采用以下的数值。设高频部件30的厚度为385[μm]。设信号端子31和基准电位端子32之间的间隔分别为100[μm]。设信号端子31的中心和槽20Aa的中心之间的距离为1.62[mm]。设槽20Aa的尺寸为1[mm]×0.16[mm]。设第1导线41以及第2导线42、43的截面尺寸为Φ25[μm]。设来自信号端子31或基准电位端子32的第1导线41以及第2导线42、43的z方向的高度为80[μm]。设第1导线41的对导体板21的连接为从槽20a的中心离开0.58[mm]的位置。将(x，y)作为距槽20a的中心位移矢量，设第2导线42、43的对导体板21的连接分别为(55[μm]，-120[μm])以及(-55[μm]，-120[μm])的位置。另外，设导体板21的厚度为18[μm]，形成微带线路的电介质22的相对介电常数为9.87。设电介质22的厚度为150[μm]。设条导体23的宽度为120[μm]。设自槽20a的中心，条导体23的短截线的长度为375[μm]。并且，将由信号端子31以及基准电位端子32构成的输入端口的阻抗设定为50[Ω]。将该设定为50[Ω]的微带线路的端面作为端口，算出透过特性以及反射特性。作为该透过特性，采用S矩阵S21，作为反射特性，采用S矩阵S11、S22。
图27是表示上述条件下的模拟结果的曲线图。在曲线图中横轴表示频率，纵轴表示反射量。根据图27所示的曲线图，在75[GHz]附近示出了-15[dB]左右的反射特性，并示出了反射量为-10[dB]以下的频带为约9[GHz]的宽频带特性。根据该结果可知，示出了透过特性也良好的值。即，意味着能在宽的波长范围谋求阻抗的匹配。
(实施例3)
通过基于电磁场解析的模拟来算出图6、7所示的第3实施方式的高频模块10B的电气特性。
作为算出条件，采用以下的数值。设波导管24的上表面上的高频部件30距导体板21的高度为385[μm]。设信号端子31和基准电位端子32之间的间隔分别为100[μm]。设信号端子31的中心和槽20Ba的中心之间的距离为1.77[mm]。设槽20Ba的尺寸为1[mm]×0.16[mm]。设第1导线41以及第2导线42、43的截面尺寸为Φ25[μm]。设来自信号端子31或基准电位端子32的第1导线41以及第2导线42、43的z方向的高度为80[μm]。设第1导线41的对导体板21的连接为从槽20Ba的中心离开230[μm]的位置。将(x，y)作为距槽20Ba的中心位移矢量，设第2导线42、43的对导体板21的连接分别为(50[μm]，-110[μm])以及(-50[μm]，-110[μm])的位置。设导体板21的厚度为10[μm]。设填充了电介质的波导管24的宽度为1.15[mm]。设波导管24的厚度为0.45[mm]。设电介质的相对介电常数为9.4。设从槽20a的中心到波导管24的短路端的距离为0.7[mm]。并且，将由信号端子31以及基准电位端子32构成的输入端口2的阻抗设定为50[Ω]。将波导管24的端面作为端口1，来算出透过特性以及反射特性。作为该透过特性，采用S矩阵S21，作为反射特性，采用S矩阵S11、S22。
图28是表示上述条件下的模拟结果的曲线图。在曲线图中横轴表示频率，纵轴表示反射量。根据图28所示的曲线图，在77[GHz]附近示出了-20[dB]以下的反射特性，并示出了反射量为-10[dB]以下的频带为约10[GHz]的宽频带特性。根据该结果可知，示出了透过特性也良好的值。即，意味着能在宽的波长范围谋求阻抗的匹配。
(比较例1)
作为比较例1，通过基于电磁场解析的模拟来算出在图6、7所示的第3实施方式中没有第2导线42、43的情况下的电气特性。
作为算出条件，除了没有第2导线42、43以外，其它条件都与实施例3相同。
图29表示上述条件下的模拟结果的曲线图。在曲线图中横轴表示频率，纵轴表示反射量。根据图29所示的曲线图可知，虽然在79[GHz]附近示出了-10[dB]以下的反射特性，但透过特性小于-4[dB]。这表示由于没有第2导线42、43而导致了电磁波的泄漏，由此能确认具有第2导线42、43的实施例3的有效性。
(比较例2)
作为第2比较例，通过基于电磁场解析的模拟来算出在图6、7所示的第3实施方式中第2导体42、43跨过槽20a的情况下的电气特性。
作为算出条件，除了第2导线42、43跨过槽20a，且长度与第1导线41的长度相同以外，其它条件都与实施例3相同。
图30表示上述条件下的模拟结果的曲线图。在曲线图中横轴表示频率，纵轴表示反射量。根据图30所示的曲线图可知，S11以及S22的反射特性增大，透过特性劣化。这表示由于第2导线42、43和第1导线41的电场与槽20a较长延伸的方向变得平行，因此不再能电磁耦合。由此，确认了将第2导线42、43配置于槽20a的近前，且将该第2导线42、43的另一端和第1导线的另一端相连接的假想线与槽20a交叉的有效性。

Claims (13)

1.一种高频模块，具备：
高频电路，其具有用于高频信号的输入和输出两者中的至少一者的信号端子、和连接于基准电位的至少一个基准电位端子；
导体，其具有槽；
第1导线，其连接于所述信号端子，且一部分跨过所述槽的上方；和
第2导线，其连接于所述基准电位端子，至少一部分沿着第1导线(41)进行配置，且设置为不跨过所述槽的上方，
所述第1导线和所述第2导线形成对，来与所述槽电磁耦合。
2.根据权利要求1所述的高频模块，其特征在于，
所述第1导线具有电连接于所述导体的第1连接部，
所述至少一条第2导线具有连接于所述导体的第2连接部。
3.根据权利要求1或2所述的高频模块，其特征在于，
在俯视观察下，连结所述第1连接部和所述第2连接部的线段跨过所述槽。
4.根据权利要求2或3所述的高频模块，其特征在于，
所述第2连接部位于所述导体中的比所述槽的长边方向的两端更靠内侧的区域。
5.根据权利要求2～4中任一项所述的高频模块，其特征在于，
所述槽的阻抗，与由所述第1连接部和所述第2连接部形成的对的阻抗匹配。
6.根据权利要求1～5中任一项所述的高频模块，其特征在于，
所述第1导线以及所述第2导线分别与所述导体接触。
7.根据权利要求1～6中任一项所述的高频模块，其特征在于，
所述第1导线沿着所述槽的电场方向跨过所述槽。
8.根据权利要求1～7中任一项所述的高频模块，其特征在于，
所述至少一个基准电位端子与所述信号端子相邻地进行配置，
在俯视观察下，所述至少一条第2导线沿着所述第1导线延伸。
9.根据权利要求8所述的高频模块，其特征在于，
所述至少一个基准电位端子具有两个基准电位端子，所述信号端子位于所述两个基准电位端子之间，
所述至少一条第2导线具有两条第2导线，所述两条第2导线分别与所述两个基准电位端子的每一个连接。
10.根据权利要求9所述的高频模块，其特征在于，
所述两条第2导线的间隔随着接近所述槽而变窄。
11.根据权利要求1～10中任一项所述的高频模块，其特征在于，
所述高频模块还具备保护构件，该保护构件覆盖所述信号端子、所述至少一个基准信号端子、所述槽、所述第1导线、以及所述至少一条第2导线中的每一个的至少上方。
12.根据权利要求1～11中任一项所述的高频模块，其特征在于，
将所述高频电路经由所述槽与传输所述高频信号的信号线路连接。
13.根据权利要求1～11中任一项所述的高频模块，其特征在于，
将所述高频电路经由所述槽与波导管电磁耦合。
CN201080007077.1A 2009-02-25 2010-02-25 高频模块 Expired - Fee Related CN102308435B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009042002 2009-02-25
JP2009-042002 2009-02-25
JP2009-218509 2009-09-24
JP2009218509 2009-09-24
PCT/JP2010/052984 WO2010098393A1 (ja) 2009-02-25 2010-02-25 高周波モジュール

Publications (2)

Publication Number Publication Date
CN102308435A true CN102308435A (zh) 2012-01-04
CN102308435B CN102308435B (zh) 2014-07-30

Family

ID=42665597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080007077.1A Expired - Fee Related CN102308435B (zh) 2009-02-25 2010-02-25 高频模块

Country Status (5)

Country Link
US (1) US8854152B2 (zh)
JP (1) JP5047362B2 (zh)
CN (1) CN102308435B (zh)
DE (1) DE112010000886B4 (zh)
WO (1) WO2010098393A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078734A (zh) * 2013-03-29 2014-10-01 莫列斯公司 高频传输装置
CN107240746A (zh) * 2016-03-29 2017-10-10 日本电产艾莱希斯株式会社 微波ic波导装置模块
CN115398739A (zh) * 2020-05-14 2022-11-25 住友电气工业株式会社 高频电路模块

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5241591B2 (ja) * 2009-04-24 2013-07-17 京セラ株式会社 高周波回路と高周波線路との接続構造
JP5451339B2 (ja) * 2009-11-27 2014-03-26 京セラ株式会社 高周波回路と方形導波管型高周波線路との接続構造
US20130214613A1 (en) * 2010-10-08 2013-08-22 Nec Corporation Surface communication device
US20150207216A1 (en) * 2013-06-04 2015-07-23 Panasonic Intellectual Property Management Co., Ltd. Wireless module
CN104836619B (zh) 2015-03-30 2017-08-29 青岛海信宽带多媒体技术有限公司 一种光器件
CN104767103B (zh) 2015-03-30 2017-12-19 青岛海信宽带多媒体技术有限公司 一种激光器用连接结构及激光器组件
JP6747591B2 (ja) * 2017-05-30 2020-08-26 日立金属株式会社 平面アレイアンテナおよび無線通信モジュール
US11183751B2 (en) * 2017-09-20 2021-11-23 Aptiv Technologies Limited Antenna device with direct differential input useable on an automated vehicle
JP6907916B2 (ja) * 2017-12-14 2021-07-21 日本電信電話株式会社 高周波回路
WO2021193805A1 (ja) * 2020-03-27 2021-09-30 Ａｇｃ株式会社 フレキシブル基板付き導波管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148457A (ja) * 1999-11-22 2001-05-29 Matsushita Electronics Industry Corp 高周波用半導体装置
CN1352815A (zh) * 1999-05-27 2002-06-05 Hrl实验室有限公司 带状传输线到波导的转换
CN1735999A (zh) * 2003-01-08 2006-02-15 柴川斯股份有限公司 低成本无线毫米波户外装置(odu)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6356173B1 (en) * 1998-05-29 2002-03-12 Kyocera Corporation High-frequency module coupled via aperture in a ground plane
JP3556474B2 (ja) 1998-06-30 2004-08-18 京セラ株式会社 高周波素子搭載基板の実装構造および高周波用モジュール構造
JP3448216B2 (ja) * 1998-07-02 2003-09-22 三菱電機株式会社 マイクロ波ｆｅｔ増幅器
US6483406B1 (en) * 1998-07-31 2002-11-19 Kyocera Corporation High-frequency module using slot coupling
JP4038285B2 (ja) * 1998-10-23 2008-01-23 株式会社東芝 高周波集積回路用パッケージ
JP3046287B1 (ja) 1998-12-18 2000-05-29 京セラ株式会社 接続端子構造
DE19903183A1 (de) 1999-01-27 2000-08-10 Mikrowellen Technologie Und Se Hochfrequenz-Abstandsmeßeinrichtung
US7276987B2 (en) * 2002-10-29 2007-10-02 Kyocera Corporation High frequency line-to-waveguide converter and high frequency package
US7295161B2 (en) * 2004-08-06 2007-11-13 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
JP2007095838A (ja) 2005-09-27 2007-04-12 Tdk Corp 高周波モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1352815A (zh) * 1999-05-27 2002-06-05 Hrl实验室有限公司 带状传输线到波导的转换
JP2001148457A (ja) * 1999-11-22 2001-05-29 Matsushita Electronics Industry Corp 高周波用半導体装置
CN1735999A (zh) * 2003-01-08 2006-02-15 柴川斯股份有限公司 低成本无线毫米波户外装置(odu)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078734A (zh) * 2013-03-29 2014-10-01 莫列斯公司 高频传输装置
CN104078734B (zh) * 2013-03-29 2017-03-29 莫列斯公司 高频传输装置
CN107240746A (zh) * 2016-03-29 2017-10-10 日本电产艾莱希斯株式会社 微波ic波导装置模块
CN115398739A (zh) * 2020-05-14 2022-11-25 住友电气工业株式会社 高频电路模块

Also Published As

Publication number Publication date
CN102308435B (zh) 2014-07-30
JPWO2010098393A1 (ja) 2012-09-06
DE112010000886T5 (de) 2012-05-10
WO2010098393A1 (ja) 2010-09-02
US8854152B2 (en) 2014-10-07
DE112010000886B4 (de) 2017-06-01
US20110298568A1 (en) 2011-12-08
JP5047362B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
CN102308435B (zh) 高频模块
CN102696145B (zh) 微带线和矩形波导间的微波转换设备
EP2500978B1 (en) Waveguide transition
EP1928053A1 (en) Waveguide structure
US11289788B2 (en) Board-to-board interconnect apparatus including microstrip circuits connected by a waveguide, wherein a bandwidth of a frequency band is adjustable
CN103650243A (zh) 一种天线
KR101812490B1 (ko) 기판 집적형 도파관의 표면실장을 위한 전이구조 설계 및 그 제조방법
US10992015B2 (en) Coupling comprising a guide member embedded within a blind via of a post-wall waveguide and extending into a hollow tube waveguide
US20050200424A1 (en) Microstripline waveguide converter
JP3732952B2 (ja) 高周波伝送線路の接続方法
US7541979B2 (en) Small size thin type antenna, multilayered substrate, high frequency module, and radio terminal mounting them
US8847698B2 (en) High-speed feedthrough having a stair-like shape transmission line formed through a multi-layer substrate
US20210167479A1 (en) High frequency line connection structure
EP3633786B1 (en) Filter device and filter
JP2005051330A (ja) 誘電体導波管線路と高周波伝送線路との接続構造およびそれを用いた高周波回路基板ならびに高周波素子搭載用パッケージ
CN112448163A (zh) 高隔离度天线对及mimo天线系统
CN103633403B (zh) 传输线及用于制造其的方法
CN102738552B (zh) 电介质谐振器件
JP2015046741A (ja) 高周波接続構造
US10651524B2 (en) Planar orthomode transducer
CN208352503U (zh) 一种介质集成同轴线宽带交叉器
US7898370B2 (en) Hybrid surface mountable packages for very high speed integrated circuits
US11824019B2 (en) Chip package with substrate integrated waveguide and waveguide interface
JP3414383B2 (ja) 伝送線路、集積回路および送受信装置
KR100773670B1 (ko) 고주파 전송용 연성 케이블

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20180225

CF01 Termination of patent right due to non-payment of annual fee