CN102307085A

CN102307085A - 一种全数字单通道宽带信号产生方法及其装置

Info

Publication number: CN102307085A
Application number: CN201110153957A
Authority: CN
Inventors: 严俊; 胡茂海; 叶江峰; 张伟; 权有波; 文豪
Original assignee: Institute of Electronic Engineering of CAEP
Current assignee: Institute of Electronic Engineering of CAEP
Priority date: 2011-06-09
Filing date: 2011-06-09
Publication date: 2012-01-04
Anticipated expiration: 2031-06-09
Also published as: CN102307085B

Abstract

本发明应用于无线电电子学、电信技术领域，具体的说是的一种全数字单通道宽带信号产生方法及其装置，全数字单通道宽带信号产生方法，包括以下步骤：a.宽带波形产生；b.对宽带波形进行串并转换处理；c.将经过串并转换处理的并行数据通过复接器进行第一级复接d.将经过第一级的复接的较高速数字信号进行第二级高速复；e.将经过第二级复接得到的高速数字信号进行第三级超高速数字信号进行复接；f.将超高速数字信号进行数模转换，得到宽带信号；上述各复接步骤均受到同步控制。本发明实现了高速DAC信号生成与数模转换，多级复接实现的高速采样率，精确的同步控制实现多通道多级数据精确同步，研制成实际电路，可产生单通道宽带信号源。

Description

一种全数字单通道宽带信号产生方法及其装置

技术领域

本发明是应用于无线电电子学、电信技术领域，具体的说是的一种全数字单通道宽带信号产生方法及其装置，适用于在单通道产生宽带信号，可广泛应用于雷达、测控、卫星通信等系统。

背景技术

全数字单通道产生宽带信号源要求系统具有极高采样率，信号产生采用数字生成方法。宽带信号产生广泛用于雷达，通信，测控等电子信息领域。目前所采用的信号源，要产生宽带信号，需要多个通道合并而成，合并方式为模拟信道化。模拟信道化合成的原理为：将瞬时带宽划分为多个模拟信道，分别使用低速DAC产生各个子信道，再通过模拟频谱搬移方式进行射频合成。信道间的幅频特性与同步性很难达到理想效果，且设备复杂，并相互干扰。采样率低、数字信号处理器速度瓶颈、结构复杂。因为模拟信道化采用不同的器件和设备实现，各器件和设备存在幅频特性的随机性和不一致性；信号的同步是通过系统之间来实现的，这其中有同步传输的不一致性、系统器件相应的个体不一致性、系统延迟特性不一致，所以同步指标很难达到高速信号产生与高频段信号的精确相位控制。并且模拟信道化本身就是解决单通道采样率不高、产生信号带宽受限的一个方式；数字信号处理器传输流数据目前只能达到1.2Gbps左右，无法实现高采样率；模拟设备的电磁兼容性很难设计，普通采用模拟信道合并的方式很容易映入通道之间信号的相互干扰，降低信号质量。

为实现采样率，低速DAC采用串行数据直接传送的方式；较高速DAC采用复接多路数字信号的方式，均已达到数字信号产生、处理器件的极限，无法实现更高的采样率，以上所述的低速采样一般指几十Ksps到几十Msps，较高速采样一般为几十Msps到几百Msps采样率，高速采样一般为几百Msps至2Gsps，超高速采样一般超过2Gsps，采样率的速度等级划分跟当时的采样水品有关。因此在这些领域迫切需要一种结构简单，可实现采样率高，可控性强的数字宽带信号源。

明确来说，现有的普通宽带信号源通常采用多通道产生、射频合并方式，即将瞬时带宽划分为多个模拟信道，分别使用低速DAC产生各个子信道，再通过模拟频谱搬移方式进行射频合成。即上文提到的模拟信道化方式，但是这种实现方式系统结构复杂，体积庞大，难以实现多通道同步。并且由于受到模拟器件一致性可靠性等问题制约，存在模拟信道划分盲区和输出信号相位幅度难以精确控制等问题。

发明内容

本发明针对现有宽带信号产生方法中存在的采样率低、数字信号处理速度瓶颈、结构复杂的模拟信道化等问题，导致了宽带信号产生系统结构复杂，控制复杂问题。提出一种多级复接实现高速的实现方式，采用精确的同步控制技术，实现了复接中的多通道精确控制，实现了单通道全数字宽带信号源。

本发明的技术方案如下：

一种全数字单通道宽带信号产生方法，其特征在于包括以下步骤：

a.宽带波形产生；

b.对宽带波形进行串并转换处理；

c.将经过串并转换处理的并行数据通过复接器进行第一级复接，将数字信号复接为较高速数字信号；

d.将经过第一级的复接的较高速数字信号进行第二级高速复接，复接生成高速数字信号；

e.将经过第二级复接得到的高速数字信号进行第三级超高速数字信号进行复接，复接生成超高速数字信号；

f.将超高速数字信号进行数模转换，得到宽带信号；

上述各复接步骤均受到同步控制。

所述b步骤对宽带波形进行串并转换处理后的信号为64通道的125Mbps的并行数据。

所述c步骤中第一级复接按照4：1的比例进行复接，所述第一级复接是指将64通道的125Mbps并行数据通过复接器复接为16路500Mbps的较高速数字信号。

所述d步骤中的将经过第二级复接按照4：1的比例进行复接；所述第二级复接是指将经过第一级复接得到的16路500Mbps的数字信号复接为4路2Gbps的高速数字信号。

所述e步骤中第三级复接按照4：1的比例进行复接，所述第三级复接是指将经过第二级复接得到的4路2Gbps的高速数字信号复接为1路8Gbps的超高速数字信号。

一种全数字单通道宽带信号产生装置，其特征在于，所述装置包括：

FPGA信号产生与处理模块，用于产生波形和实现第一级复接；

高速复接器组模块，用于实现第二级复接；

超高速复接DAC模块，包括DAC和集成在DAC上的超高速复接器，超高速复接器为具有复接功能的集成电路，用于实现第三级复接和数模转换；

同步机制管理模块，用于实现各级复接的同步控制，采用一种基于时钟源同步的技术对复接通路的每一级信号进行ps级的同步控制；

电源管理单元，对整个装置提供电源；

时钟管理单元，对整个装置提供时钟源。

同步机制管理模块基于时钟源同步技术是由于各复接单元工作在锁相环时钟下，为了其同步触发信号可以与其工作时钟时隙准确对齐，而采用同源触发同步信号产生的方式，保证了多通道信号的精准同步。

本发明的优点在于：

1、本发明实现了高速DAC信号生成与数模转换，首创多级复接实现的高速采样率，精确的同步控制实现多通道多级数据精确同步，并研制成实际电路,成功产生单通道宽带信号源。本发明直接采用高速DAC实现单通道、瞬时大带宽覆盖设计。基于高速DAC的单通道全数字信号源采用高速DAC直接实现宽带信号频谱，仅需要一级射频频谱搬移和射频放大滤波即可实现直接射频输出，极大的降低了信号源体积和设备复杂度。

2、基于三级复接结构实现的8Gsps高速采样率，在DAC系统中，首次在国内完成了设计与实现。三级复接结构实现了高速数据接口能力，提升了的DAC采样数据率的传输与产生方式。

3、基于同源方式实现的同步触发机制，保障多通道同步的核心，也是保障多级复接的数据结构。多通道同步可以解决多通道数据的精确同步控制与传输的精准对齐特性，保证数据复接结构的稳定性。

附图说明

图1为全数字单通道宽带信号产生方法流程图。描述信号从产生到复接然后实现数模转换的过程。

图2为三级复接数据流示意图。为实现8Gsps采样率，通过复接技术分解数据流，采用三级复接完成高速采样率。

图3为全数字单通道宽带信号产生装置模块结构示意图。

图4为多通道同步控制原理示意图。采用同步触发的逻辑对多通道复接信道进行精确同步控制，实现多通道精准同步。

图5为宽带信号源产生的频谱实测图。

具体实施方式

全数字单通道宽带信号产生方法，包括以下步骤：

a.宽带波形产生；

采用FPGA实现宽带数字信号产生、并串分解、存储，可以实现多种宽带任意数字波形的合成。

b.对宽带波形进行串并转换处理；经过串并转换处理的信号为64通道的125Mbps的并行数据。

c.将经过串并转换处理的并行数据通过复接器进行第一级复接，将数字信号复接为较高速数字信号；第一级复接按照4：1的比例进行复接。将64通道的125Mbps并行数据通过复接器复接为16路500Mbps的较高速数字信号。

d.将经过第一级的复接的较高速数字信号进行第二级高速复接，复接生成高速数字信号；采用复接电路实现，该电路可以工作在2~4GHz时钟下，完成500MHz~1GHz 4路数据的并串转换并将数据率提升4倍，第二级复接按照4：1的比例进行复接，经过第一级复接得到的16路500Mbps的数字信号复接为4路2Gbps的高速数字信号。

步骤c中的复接器采用FPGA的逻辑设计来实现，为现有技术，高速复接器为一种具有复接功能的集成电路，可以工作在2~4GHz时钟下，完成500MHz~1GHz4路数据的并串转换并将数据率提升4倍。

e.将经过第二级复接得到的高速数字信号进行第三级超高速数字信号进行复接，复接生成超高速数字信号。第三级复接按照4：1的比例进行复接。将经过第二级复接得到的4路2Gbps的高速数字信号复接为1路8Gbps的超高速数字信号。超高速复接器为集成在DAC上的复接单元。为一种具有复接功能的集成电路，可以工作在DC~4GHz时钟下，工作模式为DDR数据率，数据率工作在DC~8Gbps，完成DC~2GHz4路数据的并串转换，并将数据率提升4倍。

本发明在上面提到的复接器、高速复接器与超高速复接器工作原理相同，都是基于高速时钟分频、数据并串转换的基本原理；实现的数据率不同且相互承接对应，分别在FPGA器件、专用高速复接器、超高速DAC中集成实现。本发明作为一种具有集成特性的方法和装置，是采用复接器原理来实现复接的。

f.将超高速数字信号进行数模转换，得到宽带信号。

上述各复接步骤均受到同步控制。

图5为宽带信号源产生的频谱实测图，本发明产生信号实测如图所示：在频谱仪1.9GHz中心频率，SPAN_2GHz以下测得：10路载波信号瞬时带宽覆盖1GHz，信号中心频率为1.85GHz，最高产生超过2.8GHz频率的信号。

全数字单通道宽带信号产生装置，包括：

FPGA信号产生与处理模块，用于产生波形和实现第一级复接；

高速复接器组模块，用于实现第二级复接；

同步机制管理模块，采用一种基于时钟源同步的技术对复接通路的每一级信号进行ps级的同步控制；

电源管理单元，对整个装置提供电源；时钟管理单元，对整个装置提供时钟源。

首先将系统源时钟进行功分成两路，第一路经过锁相环（PLL）倍频为8GHz系统采样时钟，该信号为系统各级的采样和数据同步时钟，在各复接级被分频为2GHz、500MHz的各单元工作时钟；第二路信号产生同步控制脉冲，由于是系统同源设计，该控制脉冲可以保证与第一路所产生的采样、同步时钟同步，进而与数据达到同步，在该同步脉冲的引导下，实现复接各级的数据同步发送。

DAC输出信号覆盖信号1.4GHz~2.4GHz，根据来奎斯特采样定理，需要至少4.8Gsps的采样率，而用于实际工程中，需要超过6Gsps的采样率，这里采用8Gsps采样率实现，在该采样率下的8Gbps数据率由本发明设计的三级复接结构实现，其多通道和多级数据的同步则由本发明提供的同步控制方式实现。

Claims

1.一种全数字单通道宽带信号产生方法，其特征在于包括以下步骤：

a.宽带波形产生；

b.对宽带波形进行串并转换处理；

f.将超高速数字信号进行数模转换，得到宽带信号；

上述各复接步骤均受到同步控制。

2.根据权利要求1所述的一种全数字单通道宽带信号产生方法，其特征在于：所述b步骤对宽带波形进行串并转换处理后的信号为64通道的125Mbps的并行数据。

3.根据权利要求1所述的一种全数字单通道宽带信号产生方法，其特征在于：所述c步骤中第一级复接按照4：1的比例进行复接，所述第一级复接是指将64通道的125Mbps并行数据通过复接器复接为16路500Mbps的较高速数字信号。

4.根据权利要求1所述的一种全数字单通道宽带信号产生方法，其特征在于：所述d步骤中的将经过第二级复接按照4：1的比例进行复接；所述第二级复接是指将经过第一级复接得到的16路500Mbps的数字信号复接为4路2Gbps的高速数字信号。

5.根据权利要求1所述的一种全数字单通道宽带信号产生方法，其特征在于：所述e步骤中第三级复接按照4：1的比例进行复接，所述第三级复接是指将经过第二级复接得到的4路2Gbps的高速数字信号复接为1路8Gbps的超高速数字信号。

6.一种全数字单通道宽带信号产生装置，其特征在于，所述装置包括：

FPGA信号产生与处理模块，用于产生波形和实现第一级复接；

高速复接器组模块，用于实现第二级复接；

电源管理单元，对整个装置提供电源；

时钟管理单元，对整个装置提供时钟源。

7.根据权利要求6所述的一种全数字单通道宽带信号产生装置，其特征在于，同步机制管理模块基于时钟源同步技术是由于各复接单元工作在锁相环时钟下，为了其同步触发信号可以与其工作时钟时隙准确对齐，而采用同源触发同步信号产生的方式，保证了多通道信号的精准同步。