LDO输出过压保护电路及使用该保护电路的LDO
技术领域
本发明涉及一种LDO(low drop-out voltageregulator低压差线性稳压器),特别涉及一种LDO输出过压保护电路。
背景技术
LDO能够在很宽的负载电流和输入电压范围内保持规定的输出电压,而且输入和输出电压之差可以很小。当LDO的负载突变时,LDO的输出会出现过压现象,尤其是当LDO给数字电路供电时,这种现象更为明显。当数字电路进入关断状态的时候,LDO的负载由重载突然跳变到轻载时,由于LDO的反应速度不够快导致输出出现过压现象,如果超出数字电路的电压承受范围,就会影响数字电路的寿命甚至损坏数字电路的器件。
图1为现有技术中的一种LDO输出过压保护电路及LDO的电路原理图。该方案通过一比较器输出控制NMOS管N1的导通来防止LDO输出过压。负载ILOAD由正常工作状态突然跳变为关断状态时,由于误差放大器的速度限制导致PMOS管P1的栅极电压不能很快的做出调整,使得LDO输出电压VOUT被充到比较高的电压,当LDO输出电压VOUT变高时,反馈电压VFB变高,比较器的输出电压也变高,使得NMOS管N1导通,LDO输出电压VOUT下降,从而防止LDO输出电压VOUT出现过压现象。
发明人发现上述现有技术虽然解决了LDO输出过压的问题,但是,该技术采用比较器防止LDO输出过压方案又带来了如下新的技术问题:
首先比较器的速度要求足够快,比较器的速度做的很快需要较大的功耗,在消费类电子中是不能接受的。
另外误差放大器和比较器的输入偏差电压的大小以及极性可能不一致。
为了防止比较器对LDO的影响,现有技术采用加入一输入偏差电压VOS的方法,而且需要偏差电压VOS取得足够大。但是若偏差电压VOS取值较大的时候,只有当LDO输出电压VOUT过压更高的时候才能使比较器翻转,这样防止LDO输出电压VOUT过压的效果就会大打折扣。
发明内容
为解决上述问题,本发明电路提供一种电路结构简单,成本低廉,低压差线性稳压器的负载突变时防止其输出过压保护效果明显的低压差线性稳压器输出过压保护电路及使用该保护电路的低压差线性稳压器。
本发明的技术方案是:一种低压差线性稳压器输出过压保护电路,包含脉冲产生电路及关断电路。该脉冲产生电路输入端与负载关断信号端口SLEEP连接,用于根据所述负载关断信号端口SLEEP的信号,产生窄脉冲信号;该关断电路用于在接收到所述脉冲产生电路产生的窄脉冲信号时将PMOS管P2关断。
优选地:所述脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1;
所述反相器INV1的输入端连接所述负载关断信号端口SLEEP;
所述反相器INV1的输出端连接所述PMOS管P4的栅极和所述NMOS管N1的栅极;
所述PMOS管P4的源极连接电源VDD,所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管N1的漏极;
所述NMOS管N1的源极接地;
所述NMOS管N1的漏极连接所述反相器INV2的输入端和所述电容C的上端;
所述电容C的下端接地;
所述反相器INV2的输出端连接所述与非门NAND1的第一输入端;
所述与非门NAND1的第二输入端连接所述负载关断信号端口SLEEP;
所述与非门NAND1的输出端为所述脉冲产生电路的输出端。
优选地:所述关断电路包括PMOS管P3;所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接,所述PMOS管P3的源极和所述电源VDD连接;所述PMOS管P3的漏极和PMOS管P2的栅极连接。
一种低压差线性稳压器,包括PMOS管P2,还包括脉冲产生电路和关断电路;
所述脉冲产生电路的输入端与负载关断信号端口SLEEP连接,用于根据所述负载关断信号端口SLEEP的信号,产生窄脉冲信号;
所述关断电路,用于在接收到所述脉冲产生电路产生的窄脉冲信号时将所述PMOS管P2关断。
优选地,所述低压差线性稳压器包括误差放大器、分压电阻Rf1、分压电阻Rf2、电容Cout;
所述误差放大器的反相输入端连接参考电压VREF;
所述误差放大器的输出端连接所述PMOS管P2的栅极;
所述PMOS管P2的源极连接电源VDD;
所述PMOS管P2的漏极通过串联所述分压电阻Rf1和所述分压电阻Rf2接地;
所述分压电阻Rf1和所述分压电阻Rf2的公共端连接所述误差放大器的正相输入端;
所述PMOS管P2的漏极通过并联所述电容Cout和负载ILOAD接地;
所述PMOS管P2的漏极为所述低压差线性稳压器的输出端。
优选地,所述脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1;
所述反相器INV1的输入端连接所述负载关断信号端口SLEEP;
所述反相器INV1的输出端连接所述PMOS管P4的栅极和所述NMOS管N1的栅极;
所述PMOS管P4的源极连接电源VDD,所述PMOS管P4的漏极通过串联所述电阻R连接所述NMOS管N1的漏极;
所述NMOS管N1的源极接地;
所述NMOS管N1的漏极连接所述反相器INV2的输入端和所述电容C的上端;
所述电容C的下端接地;
所述反相器INV2的输出端连接所述与非门NAND1的第一输入端;
所述与非门NAND1的第二输入端连接所述负载关断信号端口SLEEP;
所述与非门NAND1的输出端为所述脉冲产生电路的输出端。
优选地,所述关断电路包括PMOS管P3;所述PMOS管P3的栅极与所述脉冲产生电路的输出端连接;所述PMOS管P3的源极和所述电源VDD连接;所述PMOS管P3的漏极和所述PMOS管P2的栅极连接。
本发明能够达到的有益效果如下:
本发明通过在传统的低压差线性稳压器电路中增加脉冲产生电路和关断电路组成低压差线性稳压器输出过压保护电路,当低压差线性稳压器的负载由正常工作状态进入关断状态的时候,脉冲产生电路通过产生一窄脉冲,去控制关断电路把PMOS管P2的栅极电压很快拉到电源VDD电压值,使得PMOS管P2处于关断状态,从而达到低压差线性稳压器输出过压保护的目的。
本发明采用场效应管、电容、反相器、电阻、与非门基本元件组成脉冲产生电路产生窄脉冲,电路结构简单,成本低廉,产生窄脉冲效果明显。
本发明采用场效应管组成关断电路,利用脉冲产生电路产生的窄脉冲控制场效应管的关断,有效降低负载突变时引起的低压差线性稳压器输出过压的问题。
附图说明
图1是现有技术LDO输出过压保护电路及LDO的电路原理图;
图2是本发明LDO输出过压保护电路及LDO的电路框图;
图3是本发明LDO输出过压保护电路及LDO的电路原理图。
具体实施方式
为进一步阐述本发明,下面结合实施例作更详尽的说明。
图2是本发明LDO输出过压保护电路及LDO的电路框图。本发明LDO,包括误差放大器、PMOS管P2、分压电阻Rf1、分压电阻Rf2,电容Cout,还包括脉冲产生电路和关断电路构成的LDO输出过压保护电路,误差放大器的反相输入端连接参考电压VREF,误差放大器的输出端连接PMOS管P2的栅极,脉冲产生电路的输入端连接负载关断信号端口SLEEP,脉冲产生电路的输出端通过关断电路连接所述PMOS管P2的栅极,PMOS管P2的源极连接电源VDD,PMOS管P2的漏极通过串联分压电阻Rf1和分压电阻Rf2接地,分压电阻Rf1和分压电阻Rf2的公共端连接误差放大器的正相输入端,PMOS管P2的漏极通过并联电容Cout和负载ILOAD接地,PMOS管P2的漏极为LDO的输出端。
当LDO的负载由正常工作状态进入关断状态的时候,负载关断信号端口SLEEP电压信号会由低变高,此时通过脉冲产生电路在负载关断信号端口SLEEP电压信号由低变高的时刻产生一窄脉冲,通过此窄脉冲去控制关断电路把PMOS管P2的栅极电压很快拉到电源VDD电压值,这样在窄脉冲的时间内PMOS管P2处于关断状态。为了降低LDO的静态功耗,分压电阻Rf1和分压电阻Rf2一般都设计的比较大,所以即使PMOS管P2关断,由于电容Cout的存在,使得LDO输出电压VOUT就会保持LDO正常负载的时候的值,当窄脉冲消失时,PMOS管P2的栅极电压会慢慢降低到使LDO正常工作的状态的电压,从而有效避免了LDO的输出过压现象。
脉冲产生电路的具体实现方式,可以是任何能够根据所述负载关断信号端口SLEEP的信号产生窄脉冲信号的电路;而关断电路的具体实现方式,可以是任何能够在接收到所述脉冲产生电路产生的窄脉冲信号时将PMOS管P2关断的电路。
图3是LDO输出过压保护电路及LDO的电路原理图,其中示出了脉冲产生电路和关断电路的一种具体实现方式:
脉冲产生电路包括反相器INV1、反相器INV2、PMOS管P4、NMOS管N1、电容C、电阻R、与非门NAND1;反相器INV1的输入端连接所述负载关断信号端口SLEEP;反相器INV1的输出端连接PMOS管P4的栅极和NMOS管N1的栅极;PMOS管P4的源极连接电源VDD,PMOS管P4的漏极通过串联电阻R连接NMOS管N1的漏极;NMOS管N1的源极接地;NMOS管N1的漏极连接反相器INV2的输入端和电容C的上端;电容C的下端接地;反相器INV2的输出端连接与非门NAND1的第一输入端;与非门NAND1的第二输入端连接负载关断信号端口SLEEP;与非门NAND1的输出端连接PMOS管P3的栅极。
负载关断信号端口SLEEP向脉冲产生电路输入信号时,脉冲产生电路输出一个窄脉冲信号。
脉冲产生电路中PMOS管P4、NMOS管N1和电阻R组成倒相电路。
关断电路包括PMOS管P3,PMOS管P3的源极和电源VDD连接,PMOS管P3的漏极和PMOS管P2的栅极连接。
脉冲产生电路的脉宽由电阻R和电容C的时间常数决定。
PMOS管P2的源极与电源VDD连接,PMOS管P2的漏极为LDO的输出端。
本发明电路的工作过程为:
当LDO的负载正常工作的时候,负载关断信号端口SLEEP电压信号下降,反相器INV1的输出电压升高,延时信号SLP_DLY电压降低,反相器INV2的输出电压升高,所以窄脉冲信号SLP_PUL电压升高,PMOS管P3截止,非门INV1,PMOS管P4,NMOS管N1,电阻R,电容C,非门INV2和与非门NAND1组成的脉冲产生电路和PMOS管P3组成的关断电路不起作用。当LDO的负载进入关断状态例如:重启或休眠状态的时候,负载关断信号端口SLEEP电压升高,反相器INV1的输出电压降低,NMOS管N1截止,PMOS管P4导通,但是由于电阻R和电容C组成的延时单元的作用,延时信号SLP_DLY电压不能立刻升高,仍然保持LDO正常负载状态下的低电平电压,所以反相器INV2的输出仍然为高电压,由于负载关断信号端口SLEEP电压由低变高,所以窄脉冲信号SLP_PUL电压立刻由高电压变为低电压,PMOS管P3立刻导通,PMOS管P2的栅压被拉到电源VDD的电压值,PMOS管P2截止,LDO的输出充电通路被关断,LDO的输出不会出现过压。经过电阻R和电容C组成的延时单元的时间常数RC后,延时信号SLP_DLY电压升高,非门INV2的输出电压降低,窄脉冲信号SLP_PUL电压再次升高为高电压,PMOS管P3关断,LDO进入正常工作状态。
以上对本发明实施实例提供的技术方案进行了详细的介绍,本文中应用了具体实施例对本发明所实施的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明实施的原理;同时,对于本领域的一般技术人员,本发明实施例,在具体实施方式以及应用范围上均有改变之处,综上所述,本说明书内容不应该理解为对本发明的限制。