CN102288793A - 探针卡及其制作方法以及测试半导体元件的方法 - Google Patents

探针卡及其制作方法以及测试半导体元件的方法 Download PDF

Info

Publication number
CN102288793A
CN102288793A CN2010105519308A CN201010551930A CN102288793A CN 102288793 A CN102288793 A CN 102288793A CN 2010105519308 A CN2010105519308 A CN 2010105519308A CN 201010551930 A CN201010551930 A CN 201010551930A CN 102288793 A CN102288793 A CN 102288793A
Authority
CN
China
Prior art keywords
substrate
contact
probe
run
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105519308A
Other languages
English (en)
Other versions
CN102288793B (zh
Inventor
周友华
赖怡仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102288793A publication Critical patent/CN102288793A/zh
Application granted granted Critical
Publication of CN102288793B publication Critical patent/CN102288793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一种探针卡及其制作方法以及测试半导体元件的方法，所述探针卡包括：一接触垫界面，包括多个正面接点与多个背面接点，正面接点与背面接点彼此电性连接，正面接点排列成同时电性连接一晶片上的多个芯片的各自的多个凸块，且背面接点排列成电性连接一测试结构的各自的多个接点。本发明中，探针卡接触垫界面可让探针卡接触同一晶片上的多个芯片，并可让探针卡接触同一晶片上的所有芯片。

Description

探针卡及其制作方法以及测试半导体元件的方法
技术领域
本发明涉及半导体元件的测试方法、用以测试半导体元件的探针卡以及探针卡的制作方法。
背景技术
在制作集成电路以及半导体芯片时，必须测试电路与半导体芯片，以确保已制成功能元件(functional device)。这种测试通常是利用一测试探针卡接触半导体芯片的对应区域并进行一或多个功能测试。
一般的测试探针卡通常一次可测试一个半导体芯片。传统的探针卡包括一探针(probe needle)，其可在测试时的任一瞬间电性耦接一半导体芯片。因此，探针通常会限制在任一瞬间的芯片测试数量。在工艺的测试步骤中，一次只能测试一个芯片可能会导致芯片的产能降低，从而可能会延迟或是降低整个产量并增加制作成本。
因此，在这个技术领域中亟需可克服前述缺点并可同时测试多个芯片的方法。
发明内容
有鉴于此，本发明提出一种探针卡，包括：一接触垫界面，包括多个正面接点与多个背面接点，正面接点与背面接点彼此电性连接，正面接点排列成同时电性连接一晶片上的多个芯片的各自的多个凸块，且背面接点排列成电性连接一测试结构的各自的多个接点。
本发明提出一种探针卡的制作方法，包括：提供一基板，基板具有一第一面与一第二面；形成多个贯穿基板导孔，贯穿基板导孔从第一面延伸至第二面以延伸穿过基板，其中贯穿基板导孔的形成方法包括使用一镜像光刻掩模；在基板的第一面上形成邻接贯穿基板导孔的多个第一导电结构；在基板的第二面上形成多个内连线结构，内连线结构电性连接贯穿基板导孔；以及形成邻接内连线结构的多个第二导电结构。
本发明提出一种测试半导体元件的方法，包括：提供一探针卡，探针卡包括一接触垫界面，接触垫界面包括多个第一接点；将第一接点同时耦接至一半导体晶片上的多个芯片的多个导电凸块；经由接触垫界面将一第一测试信号传送至半导体晶片；以及接收来自于半导体晶片的一结果信号。
本发明中，探针卡接触垫界面可让探针卡接触同一晶片上的多个芯片，并可让探针卡接触同一晶片上的所有芯片。
附图说明
图1～图16示出本发明一实施例的一探针卡接触垫界面(probe cardcontact pad interface)的制作方法的中间步骤。
图17示出本发明另一实施例的具有探针卡接触垫界面的一探针卡的示意图。
图18示出本发明又一实施例的利用探针卡测试半导体元件的方法。
其中，附图标记说明如下：
10～埠板；
12～容置环；
14～接点；
16～探针卡接触垫界面；
18～晶片；
20～导电凸块；
100～基板；
102～光致抗蚀剂层；
104、106、112～开口；
108～蚀刻终止层；
110～光致抗蚀剂层；
114～氧化层；
116～贯穿基板导孔开口；
118～导电薄膜；
120～导电材料；
122～贯穿基板导孔；
124～保护层；
126～背面金属化层、金属化层；
128～过量的导电材料层；
130～保护层；
134～导电柱；
136～导电凸块；
200、202、204、206～步骤。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
以下将详述本实施例的制作方法与使用方式。然而，值得注意的是，本文将提供许多可供实施的发明概念，其可在多种不同的情况下实施。在此讨论的特定实施例仅用以介绍以特定的方法制作与使用所公开的主题，而非用以限定不同实施例的范围。
实施例包括一探针卡(其可同时测试同一晶片上的多个芯片，例如同一晶片上的所有芯片)以及操作该探针卡的方法。其他的实施例包括探针卡的制作方法，该探针卡可同时测试一晶片上的多个芯片。以下将详述这些实施例中的某些实施例。
图1～图16示出本发明一实施例的探针卡接触垫界面的制作方法的中间步骤，该探针卡接触垫界面为探针卡的一部件。图17示出具有图1～图16中的探针卡接触垫界面的探针卡的示意图。在下述的内容中将可了解，探针卡接触垫界面可让探针卡接触同一晶片上的多个芯片，并可让探针卡接触同一晶片上的所有芯片。因此，图18示出测试半导体元件的方法或是操作探针卡的方法。
图1～图3示出一基板的正面工艺(front side processing)的各种步骤。请参照图1，一基板100例如为高电阻硅，一光致抗蚀剂层102形成于基板100的一正面上。光致抗蚀剂层102包括多个暴露出基板100的开口104。可利用可接受的光刻技术形成开口104，例如使用一镜像光刻掩模(mirrorlithography mask)曝光光致抗蚀剂层102。镜像光刻掩模可视为一光刻掩模的镜像版本，当在使用探针卡接触界面测试的晶片的芯片上形成凸块下金属层(under bump metal，UBM)接垫时，上述光刻掩模可用以图案化并形成贯穿保护层或是介电层的开口。开口104可位于形成有贯穿基板导孔(throughsubstrate vias，TSVs)的区域中。通过在此步骤中使用镜像光刻掩模，使可形成在基板100的正面上的柱状结构在测试的过程中可对齐并接触形成在晶片的芯片上的导电凸块，这在下文中将详细描述。
在图2中，对基板100进行一蚀刻步骤，以移除光致抗蚀剂层102的开口104所暴露出的部分基板100。因此，光致抗蚀剂层102中的开口104对应于基板100中的开口106。前述蚀刻工艺可为各向异性蚀刻(anisotropicetch)工艺。图2还示出(例如以灰化/冲洗工艺，ash/flush process)移除光致抗蚀剂层102后的基板100。请参照图3，对基板100进行一沉积工艺，以于基板100的正面上沉积一蚀刻终止层108。可共形地形成蚀刻终止层108，且其材质可包括氮化硅、氧化硅、氮氧化硅、前述的组合及/或其相似物。可利用任何可接受的技术(例如化学气相沉积工艺)沉积蚀刻终止层108。
图4至图6示出基板100的背面工艺。请参照图4，在基板100的背面上形成具有多个开口112的一光致抗蚀剂层110。开口112可暴露出部分的基板100。可以可接受的光刻技术(例如利用一光刻掩模曝光光致抗蚀剂层110)形成开口112，以使得开口112对齐之前在基板100的正面形成的开口106。在此步骤中的光刻掩模可为一种用来得到镜像光刻掩模的原始掩模，如上所述。在图5中，对基板100进行一蚀刻工艺，以移除光致抗蚀剂层110中的开口112所暴露出的部分基板100，并以例如灰化/冲洗工艺移除光致抗蚀剂层110。蚀刻工艺可为各向异性蚀刻工艺。在图6中，对基板100进行一热氧化步骤，以于基板100的外露的表面上形成一氧化层114，其材质例如为氧化硅及/或其相似物。结合上述的蚀刻步骤可形成贯穿基板100的多个贯穿基板导孔开口116。
在图7中，将一导电薄膜118(例如为铜箔)贴附到基板100的背面。可利用例如模造或冲压工艺贴附导电薄膜118。导电薄膜118的材质亦可为铜合金、钛及/或其相似物。在图8中，在贯穿基板导孔开口116中沉积一导电材料120，其材质例如为金属，像是铜、钨、铝、银、前述的组合、及/或其相似物。例如以电镀工艺沉积导电材料120。在图9中，进行一平坦化工艺(planarization process)，例如化学机械研磨(chemical mechanical polish，CMP)，以移除多余的导电材料120，从而形成多个贯穿基板导孔122。
图10至图16示出在线上后端工艺(back end of the line processing)的基板100。在图10中，在基板100的正面上形成一保护层124。保护层124的材质可为氧化硅、氮化硅、氮氧化硅、高分子材料、前述的组合、或是其相似物，且可利用可接受的沉积技术(例如化学气相沉积工艺)形成保护层124。可例如以化学机械研磨来平坦化保护层124。请参照图11，自基板100的背面移除导电薄膜118。可例如以湿式蚀刻工艺移除导电薄膜118。
在图12中，可在基板100的背面上形成一或多个背面金属化层(back sidemetallization layer)126。金属化层126的材质可为硼磷硅玻璃(borophosphosilicate glass，BPSG)、无掺杂的硅酸盐玻璃(un-doped silicateglass)、氧化硅、氮化硅、前述的组合、及/或其相似物，且可以任何适合的沉积技术(例如化学气相沉积工艺)形成金属化层126。金属化层126中的内连线结构电性连接贯穿基板导孔122。可以可接受的光刻工艺(例如双镶嵌或是镶嵌工艺)来形成内连线结构。内连线结构的材质可包括金属，例如铜、镍、铝、钨、钛、前述的组合、及/或其相似物。基板100的最外侧金属化层具有一内连线结构的图案，其对齐于一探针卡的一接触板的多个接点，对此在图17的描述中将有更详尽的讨论。在形成内连线结构时，可能在一或多个金属化层126上形成一过量的导电材料层128，且若是形成有过量的导电材料层128，则可在过量的导电材料层128上形成一保护层130。保护层130的材质可为氧化硅、氮化硅、氮氧化硅、高分子材料、前述的组合、或是其相似物，且可以可接受的沉积技术(例如化学气相沉积工艺)形成保护层130。
在图13中，例如以蚀刻保护层124的方式使保护层124暴露出贯穿基板导孔122。蚀刻工艺可例如包括可接受的光刻技术以及各向异性蚀刻工艺。在图14中，在保护层124所露出的部分贯穿基板导孔122上形成导电柱134。可在贯穿基板导孔122的外露的部分上电镀导电材料以形成导电柱134，其中该导电材料例如为铜、铜合金、金、前述的组合、及/或其相似物，并且将该电镀的导电材料浸以一保护的导电材料，例如金及/或其相似物。通过使用镜像光刻掩模形成贯穿基板导孔122，形成在贯穿基板导孔122上的导电柱134可对齐并接触一晶片的多个芯片上的多个导电凸块，其中可利用用来得到镜像光刻掩模的原始光刻掩模来形成该些导电凸块的图案。
请参照图15，例如以化学机械研磨的方式移除所有过量的导电材料层128以及保护层130，以经由一或多个金属化层126的外表面暴露出内连线结构。在图16中，在内连线结构的外露部上形成多个导电凸块136。可通过将外露的内连线结构浸入另一导电材料中(例如金及/或其相似物)的方式形成导电凸块136。由于基板100的最外侧金属化层具有一内连线结构图案(其对齐一探针卡的一接触板的多个接点)，导电凸块136可对齐该接触板的接点。
图17示出本发明一实施例的一探针卡的组件。在图17中，示出一探针卡的一埠板(docking board)10。可在埠板10上设置一容置环(adoption ring)12，其可用以将探针卡接触垫界面16夹持或是固定至埠板10。在另一实施例中或是除了本实施例之外，可利用一真空系统来将探针卡接触垫界面16固定至埠板10。探针卡接触垫界面16可以是上述图1至图16所讨论的界面。
位于埠板10的接触板上的多个接点14可排列成一均匀的阵列，亦即在一平行于埠板10的底面的一平面中的垂直方向上相邻的接点之间的间距相同。导电凸块136(例如关于图16所讨论的)形成于探针卡接触垫界面16的背面上并对齐接触板上的接点14。因此，导电凸块136亦排列成一均匀的阵列。
图17更示出一晶片18，其包括多个芯片，该些芯片上形成有多个导电凸块20。导电凸块20可(或可不)均匀地形成，而且通常凸块不会形成一均匀的阵列。因此，利用镜像光刻掩模(如图1所述)以及以镜像光刻掩模的图案形成贯穿基板导孔122可使形成在探针卡接触垫界面16的正面上的导电柱134对齐晶片18上的导电凸块20。因此，可利用固定在埠板10上的探针卡接触垫界面16同时接触并测试晶片18上的多个或是全部的芯片，进而可提高工艺的产能。
探针卡接触垫界面的其他结构可以是使(用于形成贯穿基板导孔的)镜像掩模为一埠板10的接触板上的接点14的镜像版本。如此一来，贯穿基板导孔可对齐接点14，而非对齐晶片上的导电凸块20。可利用一或多个具有内连线结构的金属化层来配置及对齐导电柱与晶片18上的导电凸块20。在其他实施例中，贯穿基板导孔并未对齐接点14或是导电凸块20。更确切地说，金属化层可形成在探针卡接触垫界面的正面与背面以重新分配贯穿基板导孔与接点14或是导电凸块20之间的电连接。本领域技术人员将可轻易了解可修改工艺以形成上述实施例的结构，因此，为简化起见，在此省略讨论这些工艺。
请参照图18，其示出本发明另一实施例的测试半导体元件的方法。在步骤200中，提供一具有接触垫界面(相似于上述关于图17的讨论中的接触垫界面)的探针卡。在步骤202中，接触垫界面的导电柱(例如导电柱134)同时耦接一半导体晶片上的多个芯片的多个导电凸块，例如晶片18的导电凸块20。在一实施例中，接触垫界面的导电柱可同时耦接至一半导体晶片上的所有芯片的导电凸块。然而，在另一实施例中，并非所有的芯片都耦接至接触垫界面。在步骤204中，通过接触垫界面(经由导电柱)传递一测试信号至半导体晶片(经由芯片上的导电凸块)。可传递一或多个测试信号，且可同时传递相同或是不同的测试信号至半导体晶片上的多个或是全部的芯片。在步骤206中，接收来自于半导体晶片的结果信号(result signal)。结果信号可以是一个信号或是多个信号。然后，可以可接受的方法分析结果信号以判定晶片上的芯片的功能是否正确。
本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护为准。

Claims (10)

1.一种探针卡，包括：
一接触垫界面，包括多个正面接点与多个背面接点，所述多个正面接点与所述多个背面接点彼此电性连接，所述多个正面接点排列成同时电性连接一晶片上的多个芯片的各自的多个凸块，且所述多个背面接点排列成电性连接一测试结构的各自的多个接点。
2.如权利要求1所述的探针卡，其中所述多个正面接点排列成同时电性连接该晶片上的所有芯片的所述多个各自的凸块。
3.如权利要求1所述的探针卡，其中该测试结构包括：
一埠板，固定至该接触垫界面，该埠板包括一接触垫，该接触垫包括多个板接点，所述多个板接点为该测试结构的多个接点。
4.如权利要求1所述的探针卡，其中该接触垫界面包括：
一基板，具有一正面与一背面，该背面相对于该正面，其中所述多个正面接点位于该正面上，所述多个背面接点位于该背面上；
多个贯穿基板导孔，贯穿该基板并电性连接所述多个正面接点至对应的所述多个背面接点；以及
多个内连线结构，位于该正面与该背面的至少其中之一上，并电性配置于所述多个贯穿基板导孔与所述多个正面接点或是所述多个背面接点之间。
5.一种探针卡的制作方法，包括：
提供一基板，该基板具有一第一面与一第二面；
形成多个贯穿基板导孔，所述多个贯穿基板导孔从该第一面延伸至该第二面以延伸穿过该基板，其中所述多个贯穿基板导孔的形成方法包括使用一镜像光刻掩模；
在该基板的该第一面上形成邻接所述多个贯穿基板导孔的多个第一导电结构；
在该基板的该第二面上形成多个内连线结构，所述多个内连线结构电性连接所述多个贯穿基板导孔；以及
形成邻接所述多个内连线结构的多个第二导电结构。
6.如权利要求5所述的探针卡的制作方法，还包括：
将该基板固定至一埠板，其中该第一导电结构或是该第二导电结构直接耦接该埠板的一接触板上的多个接点。
7.如权利要求5所述的探针卡的制作方法，其中所述多个贯穿基板导孔的形成方法包括：
利用一掩模的一镜像版本作为上述镜像光刻掩模来图案化位于该基板的该第一面上的一光致抗蚀剂层，其中该掩模是用来在被测试的一晶片的多个芯片上的多个凸块下金属层接垫形成多个开口；以及
蚀刻该基板。
8.如权利要求5所述的探针卡的制作方法，其中所述多个贯穿基板导孔的形成方法包括：
经由该第一面蚀刻该基板以形成多个第一凹槽；
于所述多个第一凹槽中形成一蚀刻终止层；
经由该第二面蚀刻该基板以形成多个第二凹槽，所述多个第二凹槽对齐并连接所述多个第一凹槽，所述多个第一凹槽与所述多个第二凹槽相连而于该基板中形成多个贯穿基板导孔开口；以及
热氧化所述多个第二凹槽。
9.一种测试半导体元件的方法，包括：
提供一探针卡，该探针卡包括一接触垫界面，该接触垫界面包括多个第一接点；
将所述多个第一接点同时耦接至一半导体晶片上的多个芯片的多个导电凸块；
经由该接触垫界面将一第一测试信号传送至该半导体晶片；以及
接收来自于该半导体晶片的一结果信号。
10.如权利要求9所述的测试半导体元件的方法，其中传送该第一测试信号的方法包括同时传送该第一测试信号至该半导体晶片上的所述多个芯片，以及接收该结果信号的方法包括同时接收来自于该半导体晶片上的所述多个芯片的多个结果信号。
CN201010551930.8A 2010-06-17 2010-11-16 探针卡及其制作方法以及测试半导体元件的方法 Active CN102288793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/817,735 US8564319B2 (en) 2010-06-17 2010-06-17 Probe card for simultaneously testing multiple dies
US12/817,735 2010-06-17

Publications (2)

Publication Number Publication Date
CN102288793A true CN102288793A (zh) 2011-12-21
CN102288793B CN102288793B (zh) 2014-07-16

Family

ID=45328088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010551930.8A Active CN102288793B (zh) 2010-06-17 2010-11-16 探针卡及其制作方法以及测试半导体元件的方法

Country Status (2)

Country Link
US (2) US8564319B2 (zh)
CN (1) CN102288793B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280678A (zh) * 2014-10-30 2015-01-14 南通富士通微电子股份有限公司 半导体测试治具
CN110879342A (zh) * 2018-08-27 2020-03-13 创意电子股份有限公司 检测装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
US9059111B2 (en) 2013-04-11 2015-06-16 International Business Machines Corporation Reliable back-side-metal structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351134B2 (en) * 1995-08-09 2002-02-26 International Business Machines Corporation Semiconductor wafer test and burn-in
CN1779469A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 探针卡、测试垫及保护结构
US7443181B2 (en) * 2002-05-08 2008-10-28 Formfactor, Inc. High performance probe system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929151B2 (ja) * 1981-08-03 1984-07-18 日本電子材料株式会社 半導体ウエハ−試験装置
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
ITMI20072399A1 (it) * 2007-12-20 2009-06-21 St Microelectronics Srl Scheda sonde migliorata per collaudare circuiti integrati
KR101493871B1 (ko) * 2008-11-11 2015-02-17 삼성전자주식회사 웨이퍼 검사장치의 인터페이스 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351134B2 (en) * 1995-08-09 2002-02-26 International Business Machines Corporation Semiconductor wafer test and burn-in
US7443181B2 (en) * 2002-05-08 2008-10-28 Formfactor, Inc. High performance probe system
CN1779469A (zh) * 2004-11-23 2006-05-31 台湾积体电路制造股份有限公司 探针卡、测试垫及保护结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280678A (zh) * 2014-10-30 2015-01-14 南通富士通微电子股份有限公司 半导体测试治具
CN110879342A (zh) * 2018-08-27 2020-03-13 创意电子股份有限公司 检测装置
CN110879342B (zh) * 2018-08-27 2021-11-23 创意电子股份有限公司 检测装置

Also Published As

Publication number Publication date
US20110309854A1 (en) 2011-12-22
US8564319B2 (en) 2013-10-22
US9594096B2 (en) 2017-03-14
CN102288793B (zh) 2014-07-16
US20130328586A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
TWI479601B (zh) 用於形成一穿透一半導體裝置結構之導電連通之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置
US10777523B2 (en) Semiconductor devices and semiconductor devices including a redistribution layer
US6982487B2 (en) Wafer level package and multi-package stack
CN101752336B (zh) 半导体装置及其制造方法
JP4873517B2 (ja) 半導体装置及びその製造方法
US10833032B2 (en) Semiconductor device
KR20180121737A (ko) 반도체 소자 및 그 제조 방법
US8218334B2 (en) Multi-chip module with multi-level interposer
US20110057321A1 (en) 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
JP2006108328A (ja) 半導体装置およびその製造方法
KR20120000690A (ko) 반도체 소자 및 그 제조 방법
KR20070112645A (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
KR20110096275A (ko) 3차원 구조를 갖는 웨이퍼의 패드 형성 방법
JP2008532292A (ja) フリップ・チップ・デバイスを形成するための構造および方法
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
JP2004349593A (ja) 半導体装置及びその製造方法
KR101051136B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
CN102288793B (zh) 探针卡及其制作方法以及测试半导体元件的方法
US20130140688A1 (en) Through Silicon Via and Method of Manufacturing the Same
US20220157702A1 (en) Semiconductor package
KR20220006931A (ko) 인터포저 및 이를 포함하는 반도체 패키지
US20150179517A1 (en) Semiconductor substrate and fabrication method thereof
KR102508531B1 (ko) 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법
KR20090106913A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant