CN102281067A - 用于模拟数字转换器的错误校正系统 - Google Patents
用于模拟数字转换器的错误校正系统 Download PDFInfo
- Publication number
- CN102281067A CN102281067A CN2010102013648A CN201010201364A CN102281067A CN 102281067 A CN102281067 A CN 102281067A CN 2010102013648 A CN2010102013648 A CN 2010102013648A CN 201010201364 A CN201010201364 A CN 201010201364A CN 102281067 A CN102281067 A CN 102281067A
- Authority
- CN
- China
- Prior art keywords
- output signal
- analog
- circuit
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种用于模拟数字转换器的错误校正系统,包括一模拟数字转换器、一判断电路以及一调整电路。模拟数字转换器根据一操作频率及一控制信号,将一模拟输入信号转换成一数字输出信号。判断电路判断操作频率的频率是否变化。调整电路根据判断电路的判断结果,调整控制信号。
Description
技术领域
本发明是关于一种用于模拟数字转换器的错误校正系统,特别是关于一种可补偿操作频率变化所造成的码错误(code error)的错误校正系统。
背景技术
第1图是公知的具有模拟数字转换器的错误校正系统的示意图。如图所示,错误校正系统100包括模拟数字转换器(analog-to-digital converter;ADC)110以及电压产生器130。模拟数字转换器110可为一管线式模拟数字转换器(pipeline ADC)。电压产生器130产生参考电压VRP及VRN。在一可能实施例中,若模拟数字转换器110为一管线式模拟数字转换器时,乘法数字模拟转换器(Multiplying Digital to Analog Converter;MDAC)接收参考电压VRP及VRN。模拟数字转换器110在操作频率CLK下运作,并根据参考电压VRP及VRN,将输入信号IN由模拟格式转换成数字格式的输出信号OUT,其中参考电压VRP及VRN位于模拟数字转换器110所能接收的输入信号的电压范围内,即当输入信号低于或高于参考电压VRN/VRP时,输出信号会出现饱和现象(如1111 1111或0000 0000,假设输出信号输出8位数据)。
当模拟数字转换器110运作时,会向外抽取电流,因而降低参考电压VRP及VRN。为了稳定参考电压VRP及VRN,一般的做法是外挂一稳压电容C。稳压电容C的两端分别透过连接导线151及153,耦接至电压产生器130。当模拟数字转换器110抽取电流时,虽会降低参考电压VRP及VRN,然而,透过稳压电容C,则可使参考电压VRP及VRN回到原本的位准。
第2A图为低频操作下,参考电压VRP及VRN的位准化示意图。假设,当操作频率CLK约为25MHz时,属于低频操作。在时间点T21之前,模拟数字转换器110尚未开始运作。
当模拟数字转换器110开始运作时(如时间点T21或T22所示),将降低参考电压VRP及VRN的位准。然而,经由稳压电容C,便可逐渐恢复参考电压VRP及VRN的位准(如时间点T21~T22所示)。另外,在低频操作下,参考电压VRP及VRN的位准差值维持在一预设准位差值0.5V。
第2B图为高频操作下,参考电压VRP及VRN的位准化示意图。假设,当操作频率CLK约为160MHz时,即为高频操作。如图所示,虽然稳压电容C可逐渐恢复参考电压VRP及VRN的位准,但由于恢复的时间太短,因此,参考电压VRP及VRN的位准无法回复到原本的位准,并且参考电压VRP及VRN的位准差值无法维持在一预设准位差值(此例为0.4V)。
由于在高频操作下,参考电压VRP及VRN的位准差值(如0.4V)小于在低频操作下,参考电压VRP及VRN的位准差值(如0.5V),因而产生码错误(code error)的问题。
发明内容
本发明提供一种用于模拟数字转换器的错误校正系统,包括一模拟数字转换器、一判断电路以及一调整电路。模拟数字转换器根据一操作频率及一控制信号,将一模拟输入信号转换成一数字输出信号。判断电路判断操作频率的频率是否变化。调整电路根据判断电路的判断结果,调整控制信号。
本发明提供另一种错误校正系统,包括一可编程增益放大器(Programmable GainAmplifier;PGA)、一模拟数字转换器以及一饱和确认电路。可编程增益放大器(Programmable Gain Amplifier;PGA)放大该模拟信号。模拟数字转换器用于将放大后的模拟信号转换成一数字输出信号。饱和确认电路判断数字输出信号是否为饱和状态。当数字输出信号为饱和状态时,饱和确认电路调整控制信号。
为让本发明的特征和优点能更明显易见,下文特举出较佳实施例,并配合所附图式,作详细说明如下。
附图说明
第1图为公知的具有模拟数字转换器的错误校正系统的示意图。
第2A图为低频操作下,参考电压VRP及VRN的位准化示意图。
第2B图为高频操作下,参考电压VRP及VRN的位准化示意图。
第3A图为本发明的错误校正系统的一可能实施例。
第3B图为本发明的错误校正系统的另一可能实施例。
第4A图为本发明的转换单元的一可能实施例。
第4B图为本发明的参考电压VRP及VRN在低频操作下的位准示意图。
第4C图为本发明的参考电压VRP及VRN在高频操作下的位准示意图。
第5A图为本发明的转换单元的另一可能实施例。
第5B图为本发明的参考电压VRP及VRN在低频操作下的位准示意图。
第5C图为本发明的参考电压VRP及VRN在高频操作下的位准示意图。
第6图为本发明的控制单元的另一可能实施例。
第7图为本发明的判断电路的一可能实施例。
第8图为本发明的饱和确认电路的一可能实施例。
【主要组件符号说明】
100、300、300’:错误校正系统;
110、530:模拟数字转换器;350:锁相回路;
130、510:电压产生器;550:放大器;
330、600:控制单元;331、610:判断电路;
333、630:调整电路;710:取样电路;
650、800:饱和确认电路;730:差异比较电路;
810:与门;830:或非门;
850:或门310:转换单元。
具体实施方式
第3A图为本发明的错误校正系统的一可能实施例。如图所示,错误校正系统300包括转换单元310以及控制单元330。转换单元310在操作频率CLK下运作,并根据控制信号SCN,将输入信号IN转换成输出信号OUT。在一可能实施例中,输入信号IN为一模拟信号,如影像信号。在一可能实施例中,输出信号OUT为一数字信号。
控制单元330根据频率信号SCK的频率变化,调整控制信号SCN。在一可能实施例中,频率信号SCK是操作频率CLK,但并非用于限制本发明。
另外,在本实施例中,控制单元330包括判断电路331以及调整电路333。判断电路331判断频率信号SCK(如操作频率CLK)的频率是否变化。调整电路333根据判断电路331的判断结果,调整控制信号SCN。
第3B图为本发明的错误校正系统的另一可能实施例。第3B图相似第3A图,不同之处在于,第3B图的错误校正系统300’多了锁相回路(PhaseLock Loop;PLL)350。锁相回路350根据水平同步信号SYNC,产生操作频率CLK。在本实施例中,频率信号SCK为水平同步信号SYNC。因此,控制单元330根据水平同步信号SYNC的频率变化,产生适当的控制信号SCN。
第4A图为本发明的转换单元的一可能实施例。如图所示,转换单元310包括电压产生器410以及模拟数字转换器430。电压产生器410根据控制信号SCN,产生(或调整)参考电压VRP及VRN。模拟数字转换器430可为一管线式模拟数字转换器(pipeline ADC)。若模拟数字转换器430为管线式模拟数字转换器时,则需接收参考电压VRP及VRN。在本实施例中,电压产生器410可根据不同的控制信号SCN,产生不同的参考电压VRP及VRN。
模拟数字转换器430在操作频率CLK下运作,并根据参考电压VRP及VRN,将输入信号IN转换成输出信号OUT。
第4B图为本发明的参考电压VRP及VRN在低频操作下的位准示意图。如图所示,当模拟数字转换器430运作时(如时间点T41及T42),会使得参考电压VRP及VRN的位准被降低。然而,经由稳压电容C,便可使参考电压VRP及VRN的位准逐渐恢复(如时间点T41~T42所示)。
第4C图为本发明的参考电压VRP及VRN在高频操作下的位准示意图。如图所示,当模拟数字转换器430运作时(如时间点T41及T42),虽然会使得参考电压VRP及VRN的位准被降低。然而,经由控制单元330所产生的控制信号SCN,便可在高频操作时,调整电压产生器410所产生的参考电压VRP及VRN的位准(如增加参考电压VRP及/或降低VRN的位准),使得参考电压VRP及VRN的位准差值可保持在预设准位差值0.5V。
由于参考电压VRP及VRN的位准差值不论是在低频操作或高频操作下,均保持不变,故可避免发生码增益错误问题。
第5A图为本发明的转换单元的另一可能实施例。如图所示,转换单元310包括,电压产生器510、模拟数字转换器530以及放大器550。电压产生器510产生参考电压VRP及VRN。在此实施例中,模拟数字转换器530为管线式模拟数字转换器(pipeline ADC)。若模拟数字转换器530为管线式模拟数字转换器时,则可接收参考电压VRP及VRN。在本实施例中,电压产生器510产生固定的参考电压VRP及VRN。
根据控制信号SCN,便可调整放大器的增益值,使得放大器放大输入信号IN,用于产生放大信号INAMP。在一可能实施例中,放大器550可根据不同的控制信号SCN,产生不同的放大信号INAMP。在本实施例中,放大器550是一可编程增益放大器(Programmable Gain Amplifier;PGA)。
在其它实施例中,不论在低频或高频操作下,放大器550均会放大输入信号,只是放大的幅度不同。在一可能实施例中,在低频操作下所放大的幅度大于在高频操作下所放大的幅度。
模拟数字转换器530在操作频率CLK下运作,并根据参考电压VRP及VRN,将放大信号INAMP转换成输出信号OUT。在高频操作时,由于模拟数字转换器530是转换处理后的输入信号(即放大信号INAMP),因此,就算参考电压VRP及VRN来不及恢复成原本的位准,仍可产生正确的输出信号。更详细地说,放大器在高频操作下的放大增益会小于低频操作下的放大增益。
第5B图为本发明的参考电压VRP及VRN在低频操作下的位准示意图。第5B图与第4B图相似,故不再赘述。第5C图为本发明的参考电压VRP及VRN在高频操作下的位准示意图。如图所示,虽然参考电压VRP及VRN之间的位准差值(约0.4V)不同于在低频操作下的参考电压VRP及VRN之间的位准差值(约0.5V),但由于模拟数字转换器530在低频操作下所转换的输入信号(即放大信号INAMP)的振幅不同于(如高于)在高频操作下所转换的输入信号(即放大信号INAMP’)的振幅,故仍可解决码增益错误问题。
第6图为本发明的控制单元的另一可能实施例。如图所示,控制单元600包括,判断电路610、调整电路630以及饱和确认电路650。判断电路610及调整电路630的动作原理与第3A图所示的判断电路331及调整电路333相同,故不再赘述。
请配合第3A图,饱和确认电路650可根据转换单元310所产生的输出信号OUT,决定是否使能调整电路630,使调整电路630再次调整控制信号SCN。举例而言,假设,转换单元310是将模拟格式的输入信号IN转换成数字格式的输出信号OUT。
由于转换单元310是根据控制单元600所产生的控制信号SCN,产生输出信号OUT,因此,当控制信号SCN不太理想时,可能会造成输出信号OUT为饱和(saturation)状态,输出信号OUT均为1111 1111或00000000连续一段时间(假设输出信号OUT输出8位数据)。
因此,可经由饱和确认电路650判断输出信号OUT是否为饱和状态。当输出信号OUT为饱和状态时,饱和确认电路650使能调整电路630,使调整电路630再次调整控制信号SCN,直到输出信号OUT不为饱和状态。
第7图为本发明的判断电路的一可能实施例。判断电路610包括取样电路710以及差异比较电路730。取样电路710对操作频率CLK或水平同步信号SYNC在取样周期间(例如一个周期50ms)进行取样,用于产生一第一取样结果(即取样周期间的平均频率)。
差异比较电路730根据第一取样结果,判断操作频率CLK的频率是否变化。在一可能实施例中,差异比较电路730将第一取样结果与一默认值作比较,并根据该比较结果触发调整电路630(第6图),使调整电路630调整控制信号SCN。
在另一可能实施例中,取样电路710再次对操作频率CLK或水平同步信号SYNC在取样周期间进行取样,用于产生一第二取样结果(即下一取样周期间的平均频率)。差异比较电路730根据第一及第二取样结果,判断操作频率CLK的频率是否变化。
因此,差异比较电路730比较第一及第二取样结果,并根据比较结果触发调整电路630,使调整电路630调整控制信号SCN。
第8图为本发明的饱和确认电路的一可能实施例。如图所示,饱和确认电路800包括,与门(AND gate)810、或非门(NOR gate)830以及或门(OR gate)850。与门810根据输出信号OUT,产生输出信号S1。或非门830根据输出信号OUT,产生输出信号S2。或门850根据输出信号S1及S2,产生输出信号flag。由于与门810、或非门830以及或门850的输出入信号与输出信号之间的逻辑关为本领域人士所熟知,故不再赘述。
在本实施例中,饱和确认电路800以并列传输(parallel transmission)的方式,接收来自转换单元310的输出信号OUT。举例而言,若转换单元310产生8位(bit)的数字信号时,则在本实施例中,此8位的数字信号以并列的方式,输入至饱和确认电路800。
在一可能实施例中,当饱和确认电路800的输出信号flag为高/低位准时(可侦测输出信号flag是否连续为高/低位准,如输出信号flag连续10次为高/低位准),表示转换单元310的输出信号OUT为饱和状态,故调整电路630可根据饱和确认电路800的确认结果,产生控制信号SCN给转换单元310,用于调整转换单元310。
举例而言,当模拟数字转换器(如430或530)的输出信号OUT为饱和状态时,饱和确认电路800使能调整电路630,使调整电路630产生控制信号SCN给放大器(如550)或电压产生器(如410),用于调整放大器的增益(gain)或电压产生器的参考电压VRP及VRN直到模拟数字转换器(如430或530)所产生的输出信号OUT不为饱和状态。
上述说明只是饱和确认电路800的一种实施例。本发明并不限制饱和确认电路800的应用领域。在其它实施例中,饱和确认电路800可用于调整公知的的模拟数字转换器。
在此例中,公知的的模拟数字转换器的增益或位移量(offset)在出厂时,做完调整后,便被固定住了。在往后的使用中,并不会再次调整模拟数字转换器的增益或位移量。然而,经由第8图的饱和确认电路800,便可对模拟数字转换器的增益或位移量进行调整。
虽然本发明已以较佳实施例公开如上,然其并非用于限定本发明,任何所属技术领域中具有公知常识的技术人员,在不脱离本发明的精神和范围内,可作出一些更改与修改,因此本发明的保护范围当视后附的权利要求范围所界定的为准。
Claims (11)
1.一种用于模拟数字转换器的错误校正系统,包括:
一模拟数字转换器,根据一操作频率及一控制信号,将一模拟输入信号转换成一数字输出信号;
一判断电路,用于判断该操作频率的频率是否变化;以及
一调整电路,根据该判断电路的判断结果,调整该控制信号。
2.根据权利要求1所述的错误校正系统,还包括:
一电压产生器,根据该控制信号,产生一第一参考电压以及一第二参考电压,其中该模拟数字转换器,根据该操作频率、该第一及第二参考电压,将该模拟输入信号转换成该数字输出信号。
3.根据权利要求1所述的错误校正系统,还包括:
一电压产生器,用于产生一第一参考电压以及一第二参考电压;以及
一可编程增益放大器(Programmable GainAmplifier;PGA),根据该控制信号,放大该模拟输入信号,其中该模拟数字转换器,根据该操作频率、该第一及第二参考电压,将该放大后的模拟输入信号转换成该数字输出信号。
4.根据权利要求1所述的错误校正系统,其中该控制单元还包括:
一饱和确认电路,根据该数字输出信号,决定是否使能该调整电路,使该调整电路再次调整该控制信号。
5.根据权利要求4所述的错误校正系统,其中该饱和确认电路包括:
一与门,根据该数字输出信号,产生一第一输出信号;
一或非门,根据该数字输出信号,产生一第二输出信号;
一或门,根据该第一及第二数字输出信号,产生一第三输出信号,用于使能该调整电路。
6.根据权利要求4所述的错误校正系统,还包括:
一锁相回路,根据一水平同步信号,产生该操作频率。
7.根据权利要求6所述的错误校正系统,其中该判断电路包括:
一取样电路,对该操作频率或该水平同步信号在一取样周期间进行取样,用于产生一第一取样结果;以及
一差异比较电路,根据该第一取样结果,判断该操作频率的频率是否变化。
8.根据权利要求7所述的错误校正系统,其中该差异比较电路将该第一取样结果与一默认值作比较,并根据比较结果触发该调整电路,使该调整电路调整该控制信号。
9.根据权利要求7所述的错误校正系统,其中该取样电路根据该频率信号,再次对该操作频率或该水平同步信号在一取样周期间进行取样,用于产生一第二取样结果,该差异比较电路比较该第一及第二取样结果,并根据比较结果触发该调整电路,使该调整电路调整该控制信号。
10.一种错误校正系统,包括:
一可编程增益放大器(Programmable Gain Amplifier;PGA),放大该模拟信号;
一模拟数字转换器,用于将该放大后的模拟信号转换成一数字输出信号;以及
一饱和确认电路,判断该数字输出信号是否为饱和状态,当该数字输出信号为饱和状态时,该饱和确认电路调整该控制信号。
11.根据权利要求10所述的错误校正系统,其中该饱和确认电路包括:
一与门,根据该数字输出信号,产生一第一输出信号;
一或非门,根据该数字输出信号,产生一第二输出信号;以及
一或门,根据该第一及第二输出信号,产生一第三输出信号,用于调整该可编程增益放大器的增益值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102013648A CN102281067A (zh) | 2010-06-09 | 2010-06-09 | 用于模拟数字转换器的错误校正系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102013648A CN102281067A (zh) | 2010-06-09 | 2010-06-09 | 用于模拟数字转换器的错误校正系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102281067A true CN102281067A (zh) | 2011-12-14 |
Family
ID=45106281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102013648A Pending CN102281067A (zh) | 2010-06-09 | 2010-06-09 | 用于模拟数字转换器的错误校正系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102281067A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099449A (zh) * | 2015-07-21 | 2015-11-25 | 深圳市同川科技有限公司 | Adc故障自动诊断方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4562471A (en) * | 1982-04-02 | 1985-12-31 | Thomson-Csf | Digital circuit for the level alignment of an analog signal |
US4999624A (en) * | 1988-06-14 | 1991-03-12 | U.S. Philips Corporation | High speed high resolution analog/digital converter circuit |
CN1483245A (zh) * | 2000-11-21 | 2004-03-17 | ٿ��� | 无线接收机 |
CN1704994A (zh) * | 2004-06-02 | 2005-12-07 | 晨星半导体股份有限公司 | 动态模数转换器的调校回路的视讯讯号处理系统及方法 |
CN1870439A (zh) * | 2005-05-25 | 2006-11-29 | 晨星半导体股份有限公司 | 模拟/数字转换器的动态加速方法及装置 |
-
2010
- 2010-06-09 CN CN2010102013648A patent/CN102281067A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4562471A (en) * | 1982-04-02 | 1985-12-31 | Thomson-Csf | Digital circuit for the level alignment of an analog signal |
US4999624A (en) * | 1988-06-14 | 1991-03-12 | U.S. Philips Corporation | High speed high resolution analog/digital converter circuit |
CN1483245A (zh) * | 2000-11-21 | 2004-03-17 | ٿ��� | 无线接收机 |
CN1704994A (zh) * | 2004-06-02 | 2005-12-07 | 晨星半导体股份有限公司 | 动态模数转换器的调校回路的视讯讯号处理系统及方法 |
CN1870439A (zh) * | 2005-05-25 | 2006-11-29 | 晨星半导体股份有限公司 | 模拟/数字转换器的动态加速方法及装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099449A (zh) * | 2015-07-21 | 2015-11-25 | 深圳市同川科技有限公司 | Adc故障自动诊断方法 |
CN105099449B (zh) * | 2015-07-21 | 2018-06-08 | 深圳市同川科技有限公司 | Adc故障自动诊断方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2019085091A1 (zh) | 一种接收端信号占空比自适应调整的电路和方法 | |
CN100539405C (zh) | 在信号处理中提供自动增益控制的方法和电路 | |
US8659463B2 (en) | Successive approximation register analog-to-digital converter and operation method thereof | |
US7154426B2 (en) | Analog-digital converter with advanced scheduling | |
KR20130045217A (ko) | 반도체 장치 | |
US7630222B2 (en) | Inverter apparatus with adaptable voltage-to-frequency control | |
US20030142773A1 (en) | Data/clock recovery circuit for recovering data and clock signal with high accuracy | |
US20080012604A1 (en) | Low-voltage detection circuit | |
CN101931410A (zh) | 用于管线模拟数字转换器的1-位单元电路 | |
US7405688B2 (en) | Analogue-to-digital converter and method for converting an analogue input signal into a digital information | |
JP2009289125A (ja) | 低オフセット入力回路およびそれを含む信号伝送システム | |
CN111030645A (zh) | 一种数字控制宽范围时钟占空比调整系统 | |
CN101420611A (zh) | 一款视频输入解码芯片 | |
CN102281067A (zh) | 用于模拟数字转换器的错误校正系统 | |
CN1777037A (zh) | 可抑制比较器失调影响的流水线结构模数转换器 | |
AU2010220274B2 (en) | IR detector system and method | |
JP5233462B2 (ja) | Adコンバータ、データ受信装置、及びデータ受信方法 | |
JP2006173807A (ja) | アナログデジタル変換器 | |
US7630695B2 (en) | Receiver signal strength indicator | |
TW201349755A (zh) | 乘法類比數位轉換器及其管線類比數位轉換器 | |
JP4181045B2 (ja) | オフセット補正システムおよび高利得信号チャネルのための方法 | |
KR101840698B1 (ko) | 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법 | |
CN101399908B (zh) | 自动调节电视机视频输出信号幅度的电路 | |
JP4488302B2 (ja) | パイプライン型a/d変換器 | |
US8674760B2 (en) | Dynamic power control method and circuit thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111214 |