CN102280386A - Ldmos晶体管结构及其形成方法 - Google Patents
Ldmos晶体管结构及其形成方法 Download PDFInfo
- Publication number
- CN102280386A CN102280386A CN201110218756XA CN201110218756A CN102280386A CN 102280386 A CN102280386 A CN 102280386A CN 201110218756X A CN201110218756X A CN 201110218756XA CN 201110218756 A CN201110218756 A CN 201110218756A CN 102280386 A CN102280386 A CN 102280386A
- Authority
- CN
- China
- Prior art keywords
- doping type
- epitaxial loayer
- buried regions
- tagma
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种LDMOS晶体管结构及其形成方法，所述LDMOS晶体管结构包括：具有第一掺杂类型的半导体衬底；覆盖所述半导体衬底的外延层，所述外延层具有与第一掺杂类型相反的第二掺杂类型；依次位于所述外延层上的栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧；位于所述栅电极第二侧的外延层中的体区，所述体区具有第一掺杂类型；位于所述体区中的源区，所述源区具有第二掺杂类型；位于所述栅电极第一侧的外延层中的漏区，所述漏区具有第二掺杂类型；位于所述漏区下方的半导体衬底中的埋层，所述埋层具有第二掺杂类型。本发明有利于降低单位面积的导通电阻，减小占用的芯片面积。
Description
技术领域
本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种LDMOS晶体管结构及其形成方法。
背景技术
横向扩散金属氧化物(LDMOS)作为一种通用的可集成在BCD工艺中的高压器件，目前已经广泛使用于多种高压芯片(HVIC)中。在基于LDMOS晶体管器件的BCD工艺中，LDMOS晶体管是最核心的高压集成器件，其可以在高压芯片中作为高压开关使用。
现有技术中，为了满足开关设计需求的电流能力，通常需要非常大的栅极沟道宽度来获得较低的导通电阻，从而使得LDMOS晶体管占用的面积较大，往往会占据整个芯片的一半以上的面积，甚至是三分之二的面积。因此，在满足关断耐压的前提下，对单位面积导通电阻(Rdson)的降低是LDMOS晶体管研究的主要方向，需要各种新的方法来有效地降低单位面积的导通电阻，以减少高压LDMOS晶体管所占用的面积、减小芯片的整体面积和芯片成本。
发明内容
本发明要解决的技术问题是提供一种高压LDMOS晶体管结构及其形成方法，降低单位面积的导通电阻，减小占用的芯片面积。
为解决上述技术问题，本发明提供了一种LDMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底具有第一掺杂类型；
在所述半导体衬底中形成埋层，所述埋层具有与第一掺杂类型相反的第二掺杂类型；
生长外延层，所述外延层生长于所述半导体衬底和埋层的表面且具有第二掺杂类型；
在所述外延层上依次形成栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧，其中第一侧靠近所述埋层；
在所述栅电极第二侧的外延层中形成体区，所述体区具有第一掺杂类型；
在所述体区中形成源区，在所述埋层上方的外延层中形成漏区，所述源区和漏区具有第二掺杂类型。
可选地，在形成所述外延层之后，所述形成方法还包括：对所述埋层上方的外延层进行离子注入，在所述埋层上方的外延层中形成漏极拾取区，所述漏极拾取区包围漏区且具有第二掺杂类型。
可选地，所述漏极拾取区延伸至与所述埋层相接。
可选地，在形成所述栅介质层和栅电极之后，形成所述体区之前，所述形成方法还包括：对所述栅电极第一侧的外延层进行离子注入，在所述栅电极的第一侧和所述埋层之间的外延层上形成具有第一掺杂类型的顶层掺杂区。
可选地，在形成所述源区和漏区之后还包括：对所述体区进行离子注入，在所述体区中形成具有第一掺杂类型的体区引出极。
本发明还提供了一种LDMOS晶体管结构，包括：
具有第一掺杂类型的半导体衬底；
生长于所述半导体衬底的外延层，所述外延层具有与第一掺杂类型相反的第二掺杂类型；
依次位于所述外延层上的栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧；
位于所述栅电极第二侧的外延层中的体区，所述体区具有第一掺杂类型；
位于所述体区中的源区，所述源区具有第二掺杂类型；
位于所述栅电极第一侧的外延层中的漏区，所述漏区具有第二掺杂类型；
其特征在于，还包括：
位于所述漏区下方的半导体衬底中的埋层，所述埋层具有第二掺杂类型。
可选地，所述LDMOS晶体管结构还包括：位于所述埋层上方的外延层中的漏极拾取区，所述漏极拾取区包围所述漏区且具有第二掺杂类型。
可选地，所述漏极拾取区延伸至与所述埋层相接。
可选地，所述LDMOS晶体管结构还包括：位于所述栅电极第一侧与所述漏区之间的外延层中的顶层掺杂区，所述顶层掺杂区具有第一掺杂类型。
可选地，所述LDMOS晶体管结构还包括：位于所述体区中的体区引出极，所述体区引出极具有第一掺杂类型。
与现有技术相比，本发明具有以下优点：
本发明实施例的LDMOS晶体管结构及其形成方法中，在漏极下方的半导体衬底中还形成有掺杂类型与漏区相同的埋层，使得电流路径得到优化，漂移区电流密度增大，从而有效地降低了导通电阻。
进一步地，本发明实施例的LDMOS晶体管结构及其形成方法中，在埋层上方的外延层中还形成有包围漏区的漏极拾取区，其掺杂类型与漏区相同，有利于进一步降低导通电阻。
附图说明
图1是本发明实施例的LDMOS晶体管的形成方法的流程示意图；
图2至图9是本发明实施例的LDMOS晶体管的形成方法中各步骤的剖面结构示意图。
具体实施方式
现有技术的LDMOS晶体管可以通过增大栅极沟道宽度来降低导通电阻，但是该方法会导致LDMOS晶体管占用芯片面积过大，如何进一步降低单位面积的导通电阻是现有技术中LDMOS晶体管所追求的主要目标。
本发明实施例的LDMOS晶体管结构及其形成方法中，在漏极下方的半导体衬底中还形成有掺杂类型与漏区相同的埋层，使得电流路径得到优化，漂移区电流密度增大，从而有效地降低了单位面积导通电阻。
进一步地，本发明实施例的LDMOS晶体管结构及其形成方法中，在埋层上方的外延层中还形成有包围漏区的漏极拾取区，其掺杂类型与漏区相同，有利于进一步降低导通电阻。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图1示出了本发明实施例的LDMOS晶体管的形成方法的流程示意图，包括：
步骤S11，提供半导体衬底，所述半导体衬底具有第一掺杂类型；
步骤S12，在所述半导体衬底中形成埋层，所述埋层具有与第一掺杂类型相反的第二掺杂类型；
步骤S13，生长外延层，所述外延层生长于所述半导体衬底和埋层的表面且具有第二掺杂类型；
步骤S14，在所述外延层上依次形成栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧，其中第一侧靠近所述埋层；
步骤S15，在所述栅电极第二侧的外延层中形成体区，所述体区具有第一掺杂类型；
步骤S16，在所述体区中形成源区，在所述埋层上方的外延层中形成漏区，所述源区和漏区具有第二掺杂类型。
图2至图9示出了本实施例的LDMOS晶体管的形成方法的各步骤的剖面结构示意图，下面结合图1和图2至图9对本实施例进行详细说明。
结合图1和图2，执行步骤S11，提供半导体衬底10，半导体衬底10具有第一掺杂类型。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，本实施例采用的是硅衬底。
本实施例中，第一掺杂类型具体为P型，即半导体衬底10中具有P型的掺杂离子，如硼离子、铟离子等。
结合图1和图3，执行步骤S12，在半导体衬底10中形成埋层11，埋层11具有与第一掺杂类型相反的第二掺杂类型。本实施例中，第二掺杂类型具体为N型掺杂，即埋层11为N型掺杂的。
埋层11的形成方法可以包括：在半导体衬底10的表面形成光刻胶层(图中未示出)；使用光刻工艺对光刻胶层进行图形化，定义出埋层11的图形；以图形化后的光刻胶层为掩膜，对半导体衬底10进行离子注入，本实施例中注入离子为N型离子，如磷离子、砷离子等，从而形成N型掺杂的埋层11；之后使用灰化(ashing)等方法去除上述图形化后的光刻胶层。虽然本实施例中使用离子注入法形成了埋层11，但是，应当理解的是，在其他具体实施例中，埋层11的形成方法还可以是扩散等。
结合图1和图4，执行步骤S13，形成外延层12，外延层12覆盖半导体衬底10和埋层11的表面且具有第二掺杂类型。本实施例中，外延层12具体为N型掺杂的，其形成方法可以是外延生长。
需要说明的是，在外延生长形成外延层12的过程中，半导体衬底10中的埋层11会向上扩散至外延层12中，具体如图4所示。
接下来参考图5，本实施例中，在形成外延层12之后，还对埋层11上方的外延层12进行离子注入，注入的离子具体为N型离子，从而在埋层11上方的外延层12中形成了N型掺杂的漏极拾取区13。在离子注入之后，还可以进行退火，以对漏极拾取区13进行扩散推进。在其他实施例中，漏极拾取区13的形成过程也可以使用集成工艺中的N阱形成工艺来代替。
作为一个优选的实施例，本实施例中漏极拾取区13向下延伸至与埋层11相接。当然，在其他具体实施例中，漏极拾取区13也可以并不与埋层11相接。
结合图1和图6，执行步骤S14，在外延层12上依次形成栅介质层14和栅电极15，栅电极15具有相对的第一侧和第二侧，其中第一侧靠近埋层11。
具体的，栅介质层14的材料可以是氧化硅，其形成方法可以是热氧化。栅电极15的材料可以是多晶硅，其形成方法可以是化学气相沉积，在沉积形成多晶硅之后，对其进行光刻和刻蚀，从而形成栅电极15。
之后参考图7，本实施例中，在形成栅介质层14和栅电极15之后，还在栅电极15第一侧(即靠近埋层11的一侧)的外延层进行离子注入，在栅电极15的第一侧和埋层11之间的外延层12上形成具有第一掺杂类型(本实施例中具体为P型)的顶层掺杂区16。顶层掺杂区16的形成过程可以包括光刻、注入、炉管推进等。
图7示意性地示出了3个彼此隔离的顶层掺杂区16，在其他具体实施例中，顶层掺杂区16的数量还可以是其他所需要的数量，如5个、7个等。顶层掺杂区16可以通过Double resurf原理提高器件的击穿电压。
结合图1和图8，执行步骤S15，在栅电极15第二侧的外延层12中形成体区17，体区17具有第一掺杂类型。本实施例中，体区17为P型掺杂的，其形成方法为离子注入，具体可以包括光刻、离子注入、炉管推进等。
结合图1和图9，执行步骤S16，在体区17中形成源区18，在埋层11上方的外延层12中形成漏区19，源区18和漏区19具有第二掺杂类型。
具体的，可以通过光刻、离子注入和退火等步骤来形成源区18和漏区19，本实施例中，源区18和漏区19的掺杂类型为N型，其中漏区19被上述漏极拾取区13包围。
仍然参考图9，之后还可以对体区17进行离子注入，在体区17中形成具有与体区17掺杂类型相同的体区引出极20。
至此，本实施例的LDMOS晶体管的形成过程已经完成，需要说明的是，图9包括了2个共用漏区19的LDMOS晶体管。
具体的，本实施例所提供的LDMOS晶体管结构如图9所示，包括：具有第一掺杂类型(本实施例中为P型)的半导体衬底10；生长于半导体衬底10的外延层12，外延层12具有与第一掺杂类型相反的第二掺杂类型(本实施例中为N型)；依次位于外延层12上的栅介质层14和栅电极15，栅电极15具有相对的第一侧和第二侧；位于栅电极15第二侧的外延层中的体区17，体区17具有第一掺杂类型；位于17体区中的源区18，源区18具有第二掺杂类型；位于栅电极15第一侧的外延层中的漏区19，漏区19具有第二掺杂类型；位于漏区19下方的半导体衬底10中的埋层11，埋层11具有第二掺杂类型。
此外，本实施例的LDMOS晶体管结构还包括：位于埋层11上方的外延层12中的漏极拾取区13，漏极拾取区13包围漏区19且具有第二掺杂类型，优选地，漏极拾取区13延伸至于埋层11相接；位于栅电极15的第一侧与漏区19之间的外延层12中的顶层掺杂区16，顶层掺杂区16具有第一掺杂类型；位于体区17中的体区引出极20，体区引出极20具有第一掺杂类型。
综上，本实施例的LDMOS晶体管结构中，在漏区下方的半导体衬底中形成有与漏区掺杂类型相同的埋层(埋层还可以向上扩散至外延层中)，优化了器件导通时的电流路径，从而在保证关断耐压的前提下，有效地降低了导通电阻。由于本实施例的方案不需要增大栅极沟道宽度，因而占用的芯片面积较小，在大规模生产中，可以有效地降低成本，提升芯片的市场竞争力。
此外，本实施例的LDMOS晶体管结构中，漏区外围的外延层中还形成有漏极拾取区，有利于进一步降低器件的导通电阻。
需要说明的是，本实施例中第一掺杂类型为P型，第二掺杂类型为N型，所形成的实际上是N型的LDMOS晶体管。在其他具体实施例中，还可以改变掺杂类型的设定，即第一掺杂类型为N型，第二掺杂类型为P型，以形成P型的LDMOS晶体管，即采用本实施例的技术思想所形成的P型的LDMOS晶体管也是落入本发明的保护范围的。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种LDMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一掺杂类型；
在所述半导体衬底中形成埋层，所述埋层具有与第一掺杂类型相反的第二掺杂类型；
生长外延层，所述外延层生长于所述半导体衬底和埋层的表面且具有第二掺杂类型；
在所述外延层上依次形成栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧，其中第一侧靠近所述埋层；
在所述栅电极第二侧的外延层中形成体区，所述体区具有第一掺杂类型；
在所述体区中形成源区，在所述埋层上方的外延层中形成漏区，所述源区和漏区具有第二掺杂类型。
2.根据权利要求1所述的LDMOS晶体管的形成方法，其特征在于，在形成所述外延层之后，还包括：对所述埋层上方的外延层进行离子注入，在所述埋层上方的外延层中形成漏极拾取区，所述漏极拾取区包围漏区且具有第二掺杂类型。
3.根据权利要求2所述的LDMOS晶体管的形成方法，其特征在于，所述漏极拾取区延伸至与所述埋层相接。
4.根据权利要求1所述的LDMOS晶体管的形成方法，其特征在于，在形成所述栅介质层和栅电极之后，形成所述体区之前，还包括：对所述栅电极第一侧的外延层进行离子注入，在所述栅电极的第一侧和所述埋层之间的外延层上形成具有第一掺杂类型的顶层掺杂区。
5.根据权利要求1所述的LDMOS晶体管的形成方法，其特征在于，在形成所述源区和漏区之后还包括：对所述体区进行离子注入，在所述体区中形成具有第一掺杂类型的体区引出极。
6.一种LDMOS晶体管结构，包括：
具有第一掺杂类型的半导体衬底；
生长于所述半导体衬底的外延层，所述外延层具有与第一掺杂类型相反的第二掺杂类型；
依次位于所述外延层上的栅介质层和栅电极，所述栅电极具有相对的第一侧和第二侧；
位于所述栅电极第二侧的外延层中的体区，所述体区具有第一掺杂类型；
位于所述体区中的源区，所述源区具有第二掺杂类型；
位于所述栅电极第一侧的外延层中的漏区，所述漏区具有第二掺杂类型；
其特征在于，还包括：
位于所述漏区下方的半导体衬底中的埋层，所述埋层具有第二掺杂类型。
7.根据权利要求6所述的LDMOS晶体管结构，其特征在于，还包括：位于所述埋层上方的外延层中的漏极拾取区，所述漏极拾取区包围所述漏区且具有第二掺杂类型。
8.根据权利要求7所述的LDMOS晶体管结构，其特征在于，所述漏极拾取区延伸至与所述埋层相接。
9.根据权利要求6所述的LDMOS晶体管结构，其特征在于，还包括：位于所述栅电极第一侧与所述漏区之间的外延层中的顶层掺杂区，所述顶层掺杂区具有第一掺杂类型。
10.根据权利要求6所述的LDMOS晶体管结构，其特征在于，还包括：位于所述体区中的体区引出极，所述体区引出极具有第一掺杂类型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110218756XA CN102280386A (zh) | 2011-08-01 | 2011-08-01 | Ldmos晶体管结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110218756XA CN102280386A (zh) | 2011-08-01 | 2011-08-01 | Ldmos晶体管结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102280386A true CN102280386A (zh) | 2011-12-14 |
Family
ID=45105751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110218756XA Pending CN102280386A (zh) | 2011-08-01 | 2011-08-01 | Ldmos晶体管结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102280386A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496627A (zh) * | 2011-12-27 | 2012-06-13 | 上海先进半导体制造股份有限公司 | 超高压bcd工艺中的ldmos结构 |
| CN105845730A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252279B1 (en) * | 1998-08-18 | 2001-06-26 | Samsung Electronics Co., Ltd. | DMOS transistor having a high reliability and a method for fabricating the same |
| US20050106825A1 (en) * | 2003-11-13 | 2005-05-19 | Budong You | Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor |
| CN101099242A (zh) * | 2005-01-06 | 2008-01-02 | 英飞凌科技股份公司 | Ldmos晶体管 |
-
2011
- 2011-08-01 CN CN201110218756XA patent/CN102280386A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252279B1 (en) * | 1998-08-18 | 2001-06-26 | Samsung Electronics Co., Ltd. | DMOS transistor having a high reliability and a method for fabricating the same |
| US20050106825A1 (en) * | 2003-11-13 | 2005-05-19 | Budong You | Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor |
| CN101099242A (zh) * | 2005-01-06 | 2008-01-02 | 英飞凌科技股份公司 | Ldmos晶体管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496627A (zh) * | 2011-12-27 | 2012-06-13 | 上海先进半导体制造股份有限公司 | 超高压bcd工艺中的ldmos结构 |
| CN105845730A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件 |
| CN105845730B (zh) * | 2015-01-15 | 2019-04-26 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI594427B (zh) | 半導體裝置結構及相關製程 | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| CN102184952B (zh) | 一种垂直电容耗尽型功率器件及制作方法 | |
| CN101399288B (zh) | 一种ldmos芯片的轻掺杂漂移区结构形成方法 | |
| US8519476B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN105448979A (zh) | 横向双扩散场效应管及其形成方法 | |
| TW201032278A (en) | Trench device structure and fabrication | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN103855222A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN111180522A (zh) | 具有超结和嵌氧硅层的半导体器件 | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| CN104518007A (zh) | 半导体装置 | |
| CN101964343B (zh) | 半导体装置 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| KR20120091210A (ko) | 트렌치 금속 산화물 반도체 전계 효과 트랜지스터 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN102280386A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
| CN104518027B (zh) | Ldmos器件及其制造方法 | |
| CN102646712A (zh) | 一种ldmos器件及其制造方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN102437193B (zh) | Bcd工艺中的双向高压mos管及其制造方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111214 |