CN102273078B - 数模转换器 - Google Patents

数模转换器 Download PDF

Info

Publication number
CN102273078B
CN102273078B CN200980153336.9A CN200980153336A CN102273078B CN 102273078 B CN102273078 B CN 102273078B CN 200980153336 A CN200980153336 A CN 200980153336A CN 102273078 B CN102273078 B CN 102273078B
Authority
CN
China
Prior art keywords
signal
digital
circuit
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980153336.9A
Other languages
English (en)
Other versions
CN102273078A (zh
Inventor
萨米·维霍宁
拉米·埃斯科拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Ericsson AB
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN102273078A publication Critical patent/CN102273078A/zh
Application granted granted Critical
Publication of CN102273078B publication Critical patent/CN102273078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplitude Modulation (AREA)

Abstract

本发明描述了将数字值转换成模拟信号的电路(60)。该电路包括逻辑模块(64)，用来接收一个或者多个代表值的数字信号，每个数字信号都具有相对权重。逻辑模块进一步布置为输出一个或者多个信号，每个输出信号都包括一个被对应数字信号调制的振荡器信号。所述电路(60)进一步包括生成装置(69)，用于生成代表数字值的模拟信号。该模拟信号包括从逻辑模块(64)输出的信号的加权组合，其相对权重基于各个数字信号的相对权重。逻辑模块(64)可以包括一系列的乘法元件(61a-c)，诸如逻辑门或者串联开关，每个乘法元件用来接收作为第一输入的振荡器信号和作为第二输入的对应数字信号，乘法元件将数字信号与振荡器信号相乘。生成装置(69)可以包括一系列的振幅修正器(62a-c)，诸如电容器、电阻器和电感器，它们用来修正从逻辑模块(64)输出的信号的相对振幅。生成装置(69)可以包括对经过振幅修正的信号进行求和的装置(66)。

Description

数模转换器
技术领域
本发明涉及数模转换器，包括但是不限于用于无线发射器中的数模转换器。
相关技术
数模转换器(DAC)具有广泛的应用。例如，DAC可以用于无线发射器中，将发射器的基带产生的数字信号转换成适当模拟信号，以通过天线进行发射。在典型的发射器中，数字信号首先用DAC转换成模拟信号，然后模拟信号通过在功率放大之前进行滤波、混频和放大级，最终进行发射。
现有技术的一个问题是处理这些信号所需的大量功能模块在发射器集成电路(TXIC)上需要较大的硅面积。另一个问题是需要大量的模拟信号处理。这些问题使得例如应用现代互补金属氧化物半导体(COMS)技术来实施发射器更加困难。
在许多诸如在移动技术中应用的无线发射器设计中，通常需要最小化功耗从而使用低电压电源。然而，现有设计中对许多模拟元件性能的依赖造成功耗要求的增加或者低功率设计的性能的降低。
发明内容
根据本发明的一个方面，提供了一种将数字值转换成模拟信号的电路，该电路包括：逻辑模块，设计用来接收一个或者多个代表值的数字信号，每个数字信号具有相对权重，所述逻辑模块进一步被设计用来输出一个或者多个信号，每个输出信号均包括一个被对应数字信号调制的振荡器信号；生成装置，用来产生代表数字值的模拟信号，该模拟信号包括从逻辑模块输出的信号的加权组合，其相对权重基于各个数字信号的相对权重。
附图说明
现在参照附图，通过示例来描述本发明的实施例，其中：
图1是包括无线发射器的系统的框图；
图2是更详细说明图1所示的RFIC的框图；
图3是根据本发明实施例的包含无线发射器的系统的框图；
图4是图3所示的DAC模块的原理图；
图5是图4所示的匹配电路的电路图；
图6是图4所示的DAC的一个实施例的电路图；以及
图7是另一个DAC的实施例的电路图。
具体实施方式
图1是包括例如用于移动电话的无线发射器的系统的框图。发射器1包括基带部分2，基带部分2产生符号形式的数字数据，并且在线路3上将其输出到射频集成电路(RFIC)4。所述符号代表将被发射器发射的并且源自基带部分2从诸如键盘和麦克风之类的一个或者多个输入装置(未示出)接收的信号的数字信号。基带部分2处理这些信号来产生数字数据。RFIC 4对基带部分2产生的数字数值执行各种处理，包括将数字数据转换成适合发射的模拟信号4。RFIC 4也执行模拟信号的滤波、混频和放大。RFIC 4生成的经过处理的模拟信号5在放大信号7被天线8发射之前被提供给执行进一步信号放大的功率放大器(PA)6。
图2更详细地示出了图1所示的RFIC 4。RFIC 4从基带部分2接收的符号3首先被提供给发射器数字前端(TXDFE)模块21。该模块21执行在进行数模转换之前所需的任何剩余的数字预处理。然后TXDFE 21的输出22提供给将数字数据转换成模拟信号24的DAC 23。然后模拟信号通过独立的滤波、混频和放大级。具体地讲，模拟信号24首先通过滤波器25。然后，该信号通过与本地振荡器(LO)信号混频，而被向上变频到RF频率。混频级通过混频器27执行，它接收例如通过划分适当的振荡器信号获得的LO 29的输出。然后，混频器27输出的RF信号30被传递到放大级，该放大级包括至少两个放大器31，32。这些放大器31，32执行增益控制，并且提供RFIC的输出。如图1所示，RFIC的输出在发射前进一步被PA 6放大。
从图2和前面的描述中可以看出，在该设计中有大量的模拟元件并且通过RFIC执行的模拟信号处理的量相对比较高。图3是包含无线发射器的系统的框图，其中，模拟元件的数量被降低，从而导致模拟信号处理的量较少并且硅面积较小。
图3所示的发射器40包含基带部分41、TXDFE 42、称为DAC模块44的模块、PA 45和天线46。如前所述，基带部分41生成代表将被发射的数字数据的符号。这些号符被提供给TXDFE 42来处理。在所说明的实施例中，TXDFE包括采样率转换器(SRC)43，用来根据需要增大或者减小数字数据的采样率。例如，在一些实施例中，下面将更详细描述的DAC模块44，会需要一个特定的采样率，基带部分41和TXDFE 42没有提供该采样率。如技术人员将理解，SRC代表对TXDFE进行的相对较小的修正。
DAC模块44接收数字数据并且以模拟信号形式产生输出，下面会进一步详细描述。因此，DAC模块44对数据进行数模转换。然而，以使得模拟处理量和功耗可以最小化的方式执行该转换。通过DAC模块44产生的模拟信号提供给PA 45，其在信号提供给天线46进行发射之前对信号进行放大。
DAC模块44包括数模转换器(DAC)，图4更详细地说明了该模块的一个实施例。一般地，DAC接收代表值的一系列一个或者多个数字信号。例如，这些信号可以代表二进制数的各个位，或者代表温度计式编码的值。在第一例子中，这些信号具有与各个位的二进制加权对应的不同权重。在第二个例子中，每个信号具有相同的权重。
DAC包含第一级，该级可被称为逻辑模块64，其将每个数字信号转换至射频。每个射频信号是通过用各自的数字信号调制具有特定频率的振荡器信号来产生的。这个过程可以例如通过使用与非门、与门、或门、或非门、异或门、或异或非门、串联开关或者任何其他合适的装置将数字信号与振荡器信号相乘来执行。例如，在使用与非门、与门、或门、或非门的情况下，当数字信号处于第一状态(举例来说，高电平至低电平状态)时其结果是恒定的，当数字信号处于第二状态时(举例来说，高电平至低电平状态)，其结果是振荡器信号。
DAC还具有第二级，其被称作生成装置69，执行模数转换。在第二级中，射频信号被结合在一起来产生模拟信号，该模拟信号的振幅代表输入值。例如，模拟信号包含单个射频信号的加权和，或者其他合适的组合。在这些信号的求和或者组合中使用的加权取决于各个输入数字信号的权重。例如，如果输入信号代表二进制数，那么射频信号被增加二进制加权，而如果使用温度计式编码，射频信号被增加相同的加权。在各种的实施例中，电容器、电阻器、电感器或者任何其他合适的装置都可以用来控制单个射频信号的相对振幅。经过振幅调制的信号会被加在一起。
现在描述图4中说明的DAC的特定的实施例。在该实施例中，DAC模块60接收N-位二进制值的数据流，然后由此生成模拟信号。二进制值的数据流与TXDFE和SRC 43输出的数字数据流对应。实际上，该数据流包含I分量和Q分量。图4说明的DAC包含两个级。第一级将数字数据从IQ数据频率逐位转换成RF频率。第二级执行真正的数模转换。
DAC模块60包括一系列与非门61a-c，每个与非门与接收到的二进制值的各个位相对应。因此，尽管在图中仅仅显示了三个与非门61a-c，具有的与非门61a-c的数量与每个接收到的二进制值中的位的数量相同。每个与非门61a-c处理代表接收到的值的一个位的单个信号，将其转换到RF频率。为了达到这个目的，每个与非门接收一个LO信号作为第一输入。例如，LO信号可以是特定频率的正弦波或者方波。每个与非门61a-c的第二输入包含N-位二进制值的对应的位。例如，第一与非门61a接收N-位二进制值的位0，下一个与非门61b接收该值的位1，以此类推，直到最后一个与非门61c接收该值的位N-1。当输入到一个与非门中的数据位等于1时，则该与非门的输出会等于LO信号的反相信号。如果数据位具有0值，那么与非门的输出就等于1。这样，与非门61a-c的结果输出代表转换成RF频率的数字数据(也就是，各个二进制值)。这些信号用来驱动下一级。如上所述，与非门可以被任何其他合适的元件代替，以将数字信号与LO信号相乘。
实际的数模转换通过使用从与非门61a-c输出的RF频率信号以驱动一系列各自加权的电容器62a-c来执行。每个与非门61a-c的输出与每个电容器62a-c的一个金属板连接，每个电容器62a-c的另一个金属板连接到公共的相加点66。相加点(通过下述的匹配电路)依次连接到输出节点63，其代表DAC模块60的输出。每个电容器62a-c的值是根据在驱动电容中使用的特定数据位的二进制权重来进行二进制加权的。例如，与接收二进制值的位n的与非门的输出相连接的电容器具有电容器值2n·C，这里C是根据想要的输出信号的相对振幅选择的参考值。在这个例子中，最低有效位编号为位0，因此，N-位值的各个位被从0编号到N-1。其结果是从与非门输出的射频信号的相对振幅被根据二进制值的各自的位的二进制加权进行修正。然后，公共相加点进行对经过振幅调制的信号进行相加或结合。因此，每个数据位根据位值(例如，0或者1)和相应电容器的权重(其依次取决于正在讨论的位的二进制权重)为公共相加点的信号做贡献。因此，在公共相加点66出现的结果模拟信号具有与二进制值成比例的振幅。随着二进制值的数据流被输入到DAC模块60，因此模拟信号的振幅相应地变化。
电容器的加权依据用来代表值的编码来选择。在上述的例子中，使用值的二进制表示，因此电容器进行二进制加权。然而，如果使用温度计式编码，则输入信号具有相同的权重，那么，射频信号也被结合相等的权重。在这种情况下，不需要加权的电容器。也可以理解，电容器可以用其他合适的诸如电阻器和电感器之类的元件来代替，以修改射频信号的振幅。这些信号也可以通过图4所说明的公共相加点之外的其他方式进行结合。
在图4所示的实施例中，匹配电路65连接在公共相加点66和输出节点63之间。匹配电路用来将DAC模块60的阻抗匹配到特定的数值。例如，在一个实施例中，匹配电路被设计来将DAC模块60的电容阻抗匹配到值50Ω。通过确保输入阻抗低于输出阻抗，可以得到输出的电压增加，从而带来性能的改善。匹配电路可以为任何合适的设计，图5说明了其中一个。匹配电路65包含一个连接在公共相加点和输出节点之间的电阻器70，以及连接在输出节点63和地之间的电感器71。可以对电感器71和电阻器70进行选择，举例来说，使得获得50Ω的阻抗。可以理解，其他匹配电路也可以使用，例如，使用电容器和电感器来替代图5所示的电感器71和电阻器70。
图4详细说明DAC模块60的I支路67。实际上，作为镜像干扰抑制，也提供Q支路68。Q支路包含与I支路相同的电路。然而，Q支路的与非门接收到的LO信号与I支路的与非门接收到的LO信号有90°相位差。I支路接收数字数据的I分量，而Q支路接收数字数据的Q分量。如图4所示，I支路的公共相加点和Q支路的公共相加点在匹配电路之前的点上连接。
尽管在说明的实施例中使用了加权电容器，可选地，一个或者多个加权电容器可以被总共具有等同电容的一系列电容器来代替。本发明的实施例中，连接在一起以获得总电容的一组电容器可以简单地被视为具有该总电容的单个电容器。在一个实施例中，电容器是金属氧化物金属(MOM)形式电容器，应当理解其他形式的电容器也可以使用。DAC模块44的性能以其电容器值为特征，并且数模转换的精度取决于电容器的匹配。实际上，可以精确地进行电容器的匹配。
图6说明图4所示的DAC模块60的一个可能的实施方式。图6所示的电路80与图4所示的设计中的单个与非门和电容器支路相当，例如，与非门61a和电容器62a。电路80包含四个输入81a-d。第一输入81a与参考电压VREF(图4中未显示)相连接，第二输入81b和第三输入81c与LO信号相连，第四输入81d与地相连接(图4未显示)。四个输入81a-d分别与对各个输入信号进行反相的四个对应的反相器82a-d相连接。每个反相器82a-d的输出连接到各自的开关，该开关在实施例中以晶体管开关83a-d形式示出。每个开关由与DAC模块的这个支路对应的数据位来控制，该例中，是二进制值的位0。每个开关83a-d由相同的数据位控制。例如，当数据位等于0，那么反相的输入不许通过开关，如果数据位等于1，那么反相信号允许通过开关。
开关83a和83b的输出均与串联的反相器84a和84b连接。开关83c和83d的输出均与串联的反相器84c和84d连接。两个串联的反相器84a、84b和84c、84d的两个输出与电容器85a、85b各自的一个金属板连接。这两个并联的电容器相当于图4说明的电容器62中的一个电容器。每个电容器85a、85b的另一个金属板连接在一起并且与该电路的输出相连。
如前所述，图6所示的电路对应于串联的单个与非门和电容器。因此，图6所示的电路的N个复制电路用来实现DAC模块60的I-支路67和Q-支路68中的每一个。形成I或者Q支路的图6所示的电路的N个复制电路在公共相加点66连接在一起。
上述实施例中，数字值是无符号之分的值，每个值具有大小但是没有符号(也就是，正号或者负号)。然而，在其他的实施例中，数字值可以是有符号的值，每个值既有大小又有负号。可以用各种合适的方式来代表数的符号，例如用符号位，符号位的值代表值是正的还是负的。现在描述使用带符号的值的实施例。该实施例的设计与图4到6说明的实施例的设计相似。然而，该实施例中不用前述的振荡器信号，而取决于值的符号使用非反相振荡器信号(以下称为LO)或者反相振荡器信号(以下称为XLO)。在一个振荡器信号是在高电平状态和低电平状态之间振荡的方波的实施例中，反相的振荡器信号包括方波，该方波在非反相振荡器信号具有高电平状态时具有低电平状态，当非反相振荡器信号具有低电平状态时具有高电平状态。在一个振荡器信号是正弦波的实施例中，反相振荡器信号包括具有相反符号的正弦波。非反相振荡器信号和反相振荡器信号可以来源于相同的振荡器源。
在一个实施例中，提供符号模块来决定提供给DAC模块60的数字值的符号，例如，通过检查符号位的状态，然后依据符号有选择地提供非反相振荡器信号或者反相振荡器信号。例如，如果值是正的，那么符号模块提供振荡器作为输出产生的非反相振荡器信号。符号模块还被布置为对振荡器产生的振荡器信号进行反相，并且如果该值是负的，则符号模块提供反相振荡器信号作为输出。符号模块输出的非反相振荡器信号或反相振荡器信号提供给类似于图4所示的电路来代替所示的振荡器信号(LO)。如果带符号的数据值的数据流被输入到DAC模块60，那么提供给图4所示的电路的振荡器信号会根据输入值的符号变化在非反相振荡器信号和反相振荡器信号之间切换。
图7说明使用带符号的值的DAC模块60的一个可能的实施方式。该设计除了允许使用非反相振荡器信号(LO)或者反相振荡器信号(XLO)之外，与图6所示的的设计相似。像前面一样，只说明DAC的单个支路，其代表处理值的单个位的电路。相似的支路(未显示)也提供用于每个其他代表值的大小的位，并且产生的单个的信号被结合从而得到上述的模拟信号。
电路100包含六个输入101a-f。第一输入101a与参考电压VREF连接，第六个输入101f与地连接。第二个101b和第五个101e输入与LO信号源连接，以及第三和第四输入连接到XLO信号源。六个输入101a-f与六个对应的反相器102a-f连接，其对各个的输入信号101a-f进行反相。每个反相器102a-f的输出连接到各自的开关103a-f，举例来说，开关103a-f可以是晶体管开关的形式。
每个开关103a-f用与DAC模块60的这个支路对应的数据位来控制，因此，在这个支路中的每个开关103a-f用相同的数据位控制。在第一和第六开关103a、103f的情况下，当数据位等于0那么不允许反相输入通过开关，如果数据位等于1，那么允许反相信号通过开关。其他开关103b-e不仅由数据位控制而且由值的符号位控制。特别地，如果符号位等于0，那么不管数据位的值如何，都不允许反相XLO信号通过各自的开关103c、103d，而在数据位的值等于1时，允许反相LO信号通过各自的开关103b、103e。如果符号位等于1，那么不管数据位的值如何，反相LO信号都不允许通过各自的开关103c、103d，只用当数据位等于1，反相XLO信号才允许通过各自的开关103b、103e。
开关103a-c的输出均与两个串联的反相器104a、104b相连接。开关103d-f的输出均与另外两个串联的反相器104c、104d相连接。两个串联的反相器104a-d的两个输出与各自的电容器105a、105b的一个金属板连接。每个电容器105a、105b的另一个金属板连接在一起并且与电路100的输出连接。可以看出，图7所说明的电路的功能除取决于数字值的符号而有选择性地使用LO信号101b、101e或者XLO信号101c、101d来代替无条件的LO信号81b、81c之外与图6所说明的电路相同。与图6所示的设计中一样，图7所示的电路输出与对应于其他数据位的相似电路的输出结合来产生与该数字值对应的模拟信号。
在本发明的数字值有符号的实施例中，可使用的值的范围加倍。
从前面可以看出，DAC模块60的结构相对简单。进一步，相对于已知装置，需要较少数量的模拟元件，从而可以减少模拟处理。例如，与非门61a-c是数字元件。本发明的实施例提供了一种可以减少其耗电量、噪声和硅面积的DAC。
虽然上述已经说明了本发明的各种示例性实施例，但是所属领域技术人员应当理解各种变型也是可行的。

Claims (13)

1.将数字值转换成模拟信号的电路(60)，该电路包括： 
逻辑模块(64)，用来接收一个或者多个代表数字值的数字信号，每个数字信号均具有相对权重，所述逻辑模块进一步用来输出一个或者多个信号，每个输出信号均包括一个被对应数字信号调制的振荡器信号； 
生成装置(69)，用来产生代表数字值的模拟信号，模拟信号包括从逻辑模块(64)输出的信号的加权结合，其包括一系列振幅修正器(62a-c)，并用于基于各个数字信号的相对权重对从逻辑模块(64)输出的相应的一个或多个输出信号的相对振幅进行相对加权；以及 
匹配电路(65)，用于匹配所述电路的阻抗，其中，所述电路的输入阻抗低于所匹配的输出阻抗。 
2.根据权利要求1所述的电路，其中逻辑模块(64)包括一系列乘法元件(61a-c)，每个乘法元件(61a-c)用来接收作为第一输入的振荡器信号和作为第二输入的各自的数字信号，并将该数字信号与该振荡器信号相乘。 
3.根据权利要求2所述的电路，其中至少一个乘法元件(61a-c)至少包括与非门、与门、或门、或非门、异或门、异或非门和串联开关中的一个。 
4.根据权利要求1所述的电路，其中至少一个振幅修正器(62a-c)至少包括电容器、电阻器或者电感器中的一个。 
5.根据权利要求1所述的电路，其中生成装置(69)进一步包括对经过振幅修正的信号进行求和的装置。 
6.根据权利要求1所述的电路，其中，一个或者多个数字信号代表一个二进位数，而且其中每个数字信号具有一个二进位权重。 
7.根据权利要求1所述的电路，其中，一个或者多个数字信号代表一个温度计式编码值，而且其中每个数字信号具有相同的权重。 
8.根据权利要求1所述的电路，其中所述电路包括I-支路(67)和Q-支路(68)，其中，I-支路(67)接收数字数据的I-分量，Q-支路(68)接收数字数据的Q-分量，并且其中Q支路(68)的振荡器信号相位与I支路(67)的振荡器信号的相位具有90°相位差。 
9.根据权利要求2所述的电路，其中至少一个乘法元件(61a-c)包含： 
四个输入(81a-d)，第一输入(81a)与参考电压连接，第二和第三输入(81b、81c)连接到振荡器信号，以及第四输入(81d)连接到地； 
四个反相器(82a-d)，用来对各自的输入(81a-d)进行反相； 
四个开关(83a-d)，其根据乘法元件(61a-c)接收到的位来选择性地允许反相的输入通过； 
连接至第一和第二开关(83a，83b)的输出的第一系列反相器(84a，84b)和连接至第三和第四开关(83c，83d)的第二系列反相器(84c，84d)。 
10.根据引用权利要求4的权利要求9所述的电路，其中至少一个振幅修正器(62a-c)包括：第一电容器(85a)，其第一金属板与第一系列反相器(84a，84b)的输出连接，以及第二电容器(85b)，其第一金属板与第二系列反相器(84c，84d)的输出连接；第一电容器和第二电容器(85a，85b)的第二金属板连接在一起。 
11.根据权利要求9所述的电路，其中一个或者多个开关(83a-d) 包含晶体管开关。 
12.根据权利要求1所述的电路，其中数字值是有符号的数字值，而且其中振荡器信号取决于数字值的符号而包含下列信号之一：非反相振荡器信号和反相振荡器信号。 
13.一种发射器，其包括根据权利要求1所述的电路。 
CN200980153336.9A 2008-12-30 2009-12-22 数模转换器 Active CN102273078B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08254184.8 2008-12-30
EP08254184.8A EP2204910B1 (en) 2008-12-30 2008-12-30 Digital to analogue converter
PCT/EP2009/067812 WO2010076272A2 (en) 2008-12-30 2009-12-22 Digital to analogue converter

Publications (2)

Publication Number Publication Date
CN102273078A CN102273078A (zh) 2011-12-07
CN102273078B true CN102273078B (zh) 2014-07-02

Family

ID=40834443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153336.9A Active CN102273078B (zh) 2008-12-30 2009-12-22 数模转换器

Country Status (5)

Country Link
US (1) US8451157B2 (zh)
EP (1) EP2204910B1 (zh)
JP (1) JP5602764B2 (zh)
CN (1) CN102273078B (zh)
WO (1) WO2010076272A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542769B2 (en) * 2011-06-09 2013-09-24 St-Ericsson Sa High output power digital TX
CN102545905B (zh) * 2011-12-27 2015-05-06 华为技术有限公司 数模转换器
JP6211325B2 (ja) * 2013-07-18 2017-10-11 パナソニック株式会社 直交変調器
US20150091523A1 (en) * 2013-10-02 2015-04-02 Mediatek Singapore Pte. Ltd. Wireless charger system that has variable power / adaptive load modulation
DE102015116241B4 (de) 2015-09-25 2023-08-03 Intel Corporation Ein Verfahren zum Betreiben einer Radiofrequenz-Digital-Analog-Wandlungsschaltungsanordnung im Fall eines ersten und eines nachfolgenden zweiten Eingangsabtastwertes mit unterschiedlichen Vorzeichen, und eine Digital-Analog-Wandlungsschaltungsanordnung
US10812100B2 (en) 2017-06-16 2020-10-20 Telefonaktiebolaget Lm Ericsson (Publ) Digital-to-analog converter
JP2020126426A (ja) * 2019-02-04 2020-08-20 ソニー株式会社 演算装置、及び積和演算システム
US10651869B1 (en) 2019-03-26 2020-05-12 Intel IP Corporation Signed-RFDAC architectures enabling wideband and efficient 5G transmitters
DE102019108180A1 (de) * 2019-03-29 2020-10-01 Intel Corporation Digital-analog-wandler, sender und mobile vorrichtung
US11977936B2 (en) * 2020-12-31 2024-05-07 Ceremorphic, Inc. Differential analog multiplier-accumulator
US11983507B2 (en) * 2020-12-31 2024-05-14 Ceremorphic, Inc. Differential analog multiplier for a signed binary input
US11196431B1 (en) * 2021-01-04 2021-12-07 Realtek Semiconductor Corp. High-speed time division duplexing transceiver for wired communication and method thereof
US20220382517A1 (en) * 2021-06-01 2022-12-01 Redpine Signals, Inc. Analog Multiplier Accumulator with Unit Element Gain Balancing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1135615A (zh) * 1994-10-28 1996-11-13 佳能株式会社 一种半导体器件、算术逻辑及使用它们的信号处理系统
US6690313B1 (en) * 2002-10-17 2004-02-10 The Boeing Company Digital-to-analog upconverter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599638U (ja) * 1982-07-08 1984-01-21 日本電気株式会社 簡易形ｄ／ａ変換器
JP3469326B2 (ja) * 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
JP3507168B2 (ja) * 1995-01-31 2004-03-15 キヤノン株式会社 半導体装置及びそれを用いた半導体回路と相関演算装置、ａ／ｄ変換器、ｄ／ａ変換器、信号処理システム
JP3171091B2 (ja) * 1996-02-14 2001-05-28 日本電気株式会社 液晶画像信号制御方法及び制御回路
US6278731B1 (en) * 1998-07-23 2001-08-21 Shiron Advanced Communications Ltd Digital transmitter employing digital signal generator utilizing stored waveforms
WO2004040870A1 (fr) * 2002-10-31 2004-05-13 Zte Corporation Procede et systeme de linearisation par distorsion prealable de bande passante
JP3920794B2 (ja) * 2003-03-04 2007-05-30 三洋電機株式会社 送信方法およびそれを利用した無線装置
JP4255849B2 (ja) * 2004-01-29 2009-04-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型ディジタルプリディストータ
US7907671B2 (en) * 2004-12-03 2011-03-15 Motorola Mobility, Inc. Method and system for scaling a multi-channel signal
US7830982B2 (en) * 2006-05-12 2010-11-09 Northrop Grumman Systems Corporation Common antenna array using baseband adaptive beamforming and digital IF conversion
JP4686412B2 (ja) * 2006-07-06 2011-05-25 パナソニック株式会社 無線通信装置
US7801498B2 (en) * 2006-09-18 2010-09-21 Stmicroelectronics Sa Transmission of analog signals in a system-on-chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1135615A (zh) * 1994-10-28 1996-11-13 佳能株式会社 一种半导体器件、算术逻辑及使用它们的信号处理系统
US6690313B1 (en) * 2002-10-17 2004-02-10 The Boeing Company Digital-to-analog upconverter

Also Published As

Publication number Publication date
WO2010076272A3 (en) 2010-11-18
US20110210881A1 (en) 2011-09-01
JP5602764B2 (ja) 2014-10-08
US8451157B2 (en) 2013-05-28
WO2010076272A2 (en) 2010-07-08
EP2204910B1 (en) 2013-07-03
EP2204910A1 (en) 2010-07-07
CN102273078A (zh) 2011-12-07
JP2012514406A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102273078B (zh) 数模转换器
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
CN106656099B (zh) 数字移相器
US7456773B1 (en) Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
US10742226B1 (en) Multi-channel high-precision ADC circuit with self-calibration of mismatch error
US8542773B2 (en) Digital RF converter, digital RF modulator and transmitter including the same
US9800452B2 (en) Digital quadrature modulator and switched-capacitor array circuit
EP2515445B1 (en) RF Transmitter and integrated circuit device
US10715169B1 (en) Coarse-fine gain-tracking loop and method of operating
WO2011054727A1 (en) Digital affine transformation modulated power amplifier for wireless communications
EP1858165A2 (en) Techniques for biasing a radio frequency digital to analog converter
US20110050344A1 (en) Output stage for a digital rf transmitter, method for providing an rf output signal in a digital rf transmitter, and digital rf transmitter
CN101057413A (zh) 使用数字至rf转换的rf发射机
US8929480B2 (en) Transmitter
CN101494443A (zh) 直流偏移校正电路及方法
US11870471B2 (en) Digital radio frequency transmitter and wireless communication device including the same
JP4270342B2 (ja) ビット変換回路またはシフト回路を内蔵した半導体集積回路およびａ／ｄ変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路
JP4181180B2 (ja) Ａｄ変換器、無線受信機
KR101292667B1 (ko) 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기
CN112311398A (zh) 一种dds数字信号生成速率翻倍的方法及系统
CN108696280A (zh) 一种数模转换器
CN207382290U (zh) 一种数模转换器电路
CN106130552A (zh) 一种流水线式模数转换器
JP4213736B2 (ja) Ａｄ変換器
EP2333959B1 (en) Look-up-table-based delta-sigma modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ST-ERICSSON AT SA.

Free format text: FORMER OWNER: ST-ERICSSON INC.

Effective date: 20140526

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Swiss Prang Eli Ute Jean Deferre at No. 39

Applicant after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Applicant before: Italy Ericsson AT Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ST-ERICSSON AT SA. TO: ERICSSON MODEM SA

TA01 Transfer of patent application right

Effective date of registration: 20140526

Address after: Swiss Prang Eli Ute Jean Deferre at No. 39

Applicant after: Italy Ericsson AT Co.,Ltd.

Address before: Geneva, Switzerland

Applicant before: St-Ericsson S.A.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160918

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: ERICSSON AB

Effective date of registration: 20160918

Address after: Stockholm

Patentee after: ERICSSON AB

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee before: ST-ERICSSON S.A.