CN102271881A - 将结构引入衬底中的方法 - Google Patents

将结构引入衬底中的方法 Download PDF

Info

Publication number
CN102271881A
CN102271881A CN2009801485825A CN200980148582A CN102271881A CN 102271881 A CN102271881 A CN 102271881A CN 2009801485825 A CN2009801485825 A CN 2009801485825A CN 200980148582 A CN200980148582 A CN 200980148582A CN 102271881 A CN102271881 A CN 102271881A
Authority
CN
China
Prior art keywords
substrate
zone
insulation layer
voltage
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801485825A
Other languages
English (en)
Other versions
CN102271881B (zh
Inventor
克里斯蒂安·施密特
莱安德·迪特曼
恩里科·斯图拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
picoDrill SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by picoDrill SA filed Critical picoDrill SA
Publication of CN102271881A publication Critical patent/CN102271881A/zh
Application granted granted Critical
Publication of CN102271881B publication Critical patent/CN102271881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F1/00—Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
    • B26F1/26—Perforating by non-mechanical means, e.g. by fluid jet
    • B26F1/28—Perforating by non-mechanical means, e.g. by fluid jet by electrical discharges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/354—Working by laser beam, e.g. welding, cutting or boring for surface treatment by melting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/384—Removing material by boring or cutting by boring of specially shaped holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
    • B26D7/08—Means for treating work or cutting member to facilitate cutting
    • B26D7/10—Means for treating work or cutting member to facilitate cutting by heating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及用于产生微结构衬底的方法以及它们在自然科学和技术中的应用，特别是在半导体、微流体和分析设备中。涉及通过提供受控电气放电，引入诸如孔或空腔或沟道或井或凹进的结构或结构变化的方法。

Description

将结构引入衬底中的方法
技术领域
本发明涉及用于生产微结构衬底的方法以及它们在自然科学和技术中的应用，特别是在半导体、微流体和分析设备中。
背景技术
许多微技术应用和设备要求诸如孔的高纵横比结构。一个突出的示例是用作硅芯片中和之间互连的贯通孔硅通孔(TSV)。制作高纵横比孔(harh)在许多情形下是困难、昂贵或甚至是不可能的。当前孔制作技术的限制，诸如激光烧蚀或蚀刻，是内孔衬里/壁的最小孔尺寸、纵横比和粗糙度。这些限制当前造成堆叠硅芯片的大规模应用的严重瓶颈。在此所述的设备和方法提供简单、廉价和精确的方法来避开这些限制。
当前微加工的另一问题是被选材料的专一性。例如，使用KOH溶液的Si的各向异性蚀刻是在硅中制作凹槽和孔的简单方法，但对许多其他半导体或非晶材料不起作用。即使具有硅，也仅对特定晶格取向起作用。因此，在此公开的发明的目的是提供允许加工许多不同材料的方法，大部分材料与当前的微技术相关，诸如Si、Ge、GaAs、InP、蓝宝石、玻璃、氧化锆。寻找用于加工不同材料或甚至材料类别的方法的改进较少且易于移植。
所公开的发明的另一目的是将该方法应用于孔阵列的制作。WO2005/097439和PCT/EP2008/009419公开了使用将电压施加到衬底，在衬底中产生结构的方法。在此所公开的方法由于所施加的高电压和通过已经存在的孔的电压闪络(voltage-flash-overs)的出现，因此不允许孔的近间距。因此，需要防止用于阵列形成的有害影响的方法和设备。
同时，许多小型流体和化学/生物分析设备要求小的容器和连接沟道。这些沟道和容器的尺寸通常在微米范围中。常见的微加工技术，大多为平面结构而开发，缺乏制造深入芯片/衬底中的井和沟道。即，可实现的纵横比-孔的长度和直径的比率被限制到通常1∶10。对于用于加工诸如熔融硅石的玻璃或玻璃类材料，尤其如此。用于大规模应用的显著缺点还源自于高生产成本。
另一方面，具有非常高的纵横比的沟道允许流体通过这些沟道的有效率的电渗泵(electro-osmotic)，例如对150um长和2um直径的沟道，对沟道内的显著的流速，仅要求小的电压和电流(例如5V)。非常高的纵横比还将允许通过跨芯片来连接例如0.5mm厚的典型玻璃芯片的两侧，由此使得能够实现简单的三维流体设计。
具有微微升(picoliter)容量的沟道还将为微微升流体提供基础，利用流体输送和混合较大容量中的不相关的效果。
因此，本发明的目的是提供允许生产高质量有孔衬底的方法。本发明的另一目的还提供生产这种高质量膜载体的方法，该方法易于执行并且可再生产。此外，目的是提供允许控制生产衬底中的孔、空腔或沟道的方法，其中，能易于控制和影响孔、空腔和沟道的几何特征。本发明的另一目的还提供允许批量生产有孔衬底的方法。此外，本发明的目的是提供能应用于迄今难以处理的、诸如玻璃、蓝宝石或单质硅(elemental silicon)的衬底的孔生产的方法。
发明内容
通过一种在衬底或其区域中引入结构，诸如孔或空腔或沟道或井或凹进，或结构变化，诸如从结晶结构转变成非晶结构的方法，来解决本发明的目的，所述方法包括步骤：
a)提供室温条件下电绝缘或半导体的衬底，以及将其放置在连接到用户控制的电压供应的至少两个电极之间，
b)通过所述用户控制的电压供应，将用户限定量值的电压施加到所述衬底的区域上，所述电压足以导致通过所述衬底或所述区域的电流增加，由此将限定的电能量的数量施加到所述衬底；
c)可选地，将另外的能量，优选是热施加到所述衬底或所述区域，以便增加所述衬底或所述区域的温度和导电率，以便发起步骤b)中的电流流动，所述另外的能量，优选是热源自另外的能量或热源或源自在步骤b)中施加的所述电压的分量，
d)耗散所述衬底中，在步骤b)中施加的所述电能量，
其中，仅由(i)步骤b)的用户限定的施加电压量值，(ii)步骤b)的用户限定时间段，(iii)所述电压供应的阻抗，或(iv)(i)至(iii)的任意组合，来控制步骤d)。
在一个实施例中，使用随时间分析跨衬底电流或跨衬底电压的编程或反馈电路，来实现通过控制(i)、(ii)、(iii)或(iv)的步骤d)的所述控制。
在一个实施例中，仅通过用户限定的(i)、(ii)、(iii)或(iv)，而不使用随时间分析跨衬底电流或跨衬底电压的编程或反馈电路，来实现通过控制(i)、(ii)、(iii)或(iv)的步骤d)的所述控制。
在一个实施例中，所述用户限定电压量值在10V至106V的范围中，优选地从102V至3×105V，更优选地从103V至30×103V，以及最优选地从2×103V至15×103V。
在一个实施例中，所述用户限定时间段在从1ms至5000ms的范围中，优选地从10ms至2000ms，更优选地从10ms至1000ms，以及甚至更优选地从10ms至500ms。
在一个实施例中，所述电压供应的阻抗为＞1Ohm的阻抗，优选＞10k Ohm，更优选＞100k Ohm，以及甚至更优选＞1M Ohm。
在一个实施例中，所述阻抗在从1Ohm至1GOhm的范围中，其中，优选，在所述方法的执行期间，所述阻抗在所述范围内是可变的。
在一个实施例中，所述电绝缘或半导体衬底由从包括诸如聚丙烯的碳基聚合物、诸如聚四氟乙烯的含氟聚合物、诸如玻璃、石英、氮化硅、氧化硅的硅基衬底、诸如Sylgard的硅基聚合物、诸如包括掺杂硅和结晶硅的单质硅、锗的半导体材料、诸如砷化镓、磷化铟的化合物半导体、以及诸如氧化铝、尖晶石、蓝宝石的铝基结晶材料、以及诸如氧化锆的陶瓷组成的组中选择的材料制成。
在一个实施例中，通过(i)在步骤b)中，在所述衬底的区域上施加用户限定量值的电压，所述用户限定电压量值足以导致通过所述衬底或所述区域的电流增加以及所述衬底中的所述电能量的后续耗散，(ii)在步骤b)中，在所述衬底的区域上施加用户限定量值的电压，所述用户限定电压量值不足以导致通过所述衬底或所述区域的电流增加以及在所述衬底中的所述电能量的后续耗散，以及降低电极中的每一个与衬底之间的距离，以及可选地，使所述衬底与所述电极接触，(iii)执行步骤c)，或(iv)(i)至(iii)的组合，来发起步骤d)。
在一个实施例中，省略步骤c)，其中，优选，所述衬底是在室温条件下具有≤109Ωcm的电阻率的衬底。
在一个实施例中，所述衬底在室温条件下为半导电的，并且优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体的半导体材料制成。
在一个实施例中，执行步骤c)，其中，使用从加热电极、加热元件、激光器、聚焦光源、UV光源、气体火焰和高频电磁场设备中选择的另外的能量源，来执行步骤c)。这样的高频电磁场设备为例如泰斯拉变压器。
在一个实施例中，所述另外的能量源是优选具有在至少部分由所述衬底吸收的波长范围中的波长的激光。
在一个实施例中，步骤c)中另外的能量的施加的位置确定引入所述结构或所述结构变化的所述衬底的区域。
在一个实施例中，在步骤a)中提供室温条件下电绝缘或室温条件下半导电的所述衬底具有附着的至少一个电绝缘层，其中，优选，所述电绝缘层在室温条件下为固态、液态或气态。
这种绝缘层优选具有在从1um至1cm范围中的厚度，更优选地从10um至1mm。
在一个实施例中，所述电绝缘层在室温条件下为气态，并且不是空气。
在一个实施例中，所述电绝缘层具有与所述衬底区相邻并接触的绝缘区，其中，衬底区引入结构或结构变化，并且优选有效地降低衬底上的电压(屏蔽效果)，而不降低电极之间的电压，以及其中，步骤c)被执行成使得在所述电绝缘层中，在所述绝缘区中提高导电率，以便降低其电压屏蔽效果，以及增加所述衬底区中的跨衬底电压。
在一个实施例中，所述电绝缘层具有与所述衬底区相邻并接触的绝缘区，其中，衬底区引入结构或结构变化，其中，步骤c)被执行使得所述电绝缘层，如果在步骤a)中提供为固态，在所述绝缘区中被液化，或步骤c)被执行成使得所述电绝缘层，如果在步骤a)中提供为液态，在所述绝缘区中被部分蒸发，以及其中，在步骤d)期间，通过所述电能量的耗散，在所述绝缘区中部分地位移所述电绝缘层，以及其中在步骤d)后，所述气态、液化的或部分蒸发的电绝缘层流入到所述产生的结构中，并由此封闭或至少部分填充所述结构。
在一个实施例中，所述电绝缘层附着到所述衬底，使得在步骤a)中覆盖所述衬底，或在步骤a)中，被所述衬底覆盖，以及所述衬底区与所述绝缘区相对。
在一个实施例中，由于绝缘层材料的电极化，通过形成内部反向电场，绝缘层降低衬底上的电压。
在一个实施例中，通过将在过程期间喷射出的材料吸收到绝缘层中，并从而避免将所述喷射出的材料直接重新沉积在衬底表面上，使用绝缘层来提高引入的结构周围的区域的平坦性/表面质量。在一个实施例中，在将结构引入衬底后，所述吸收的材料与绝缘层一起被去除。
在一个实施例中，使用绝缘层来在所述衬底上产生掩模，掩模仅暴露将引入结构的区域，保护衬底的其余部分不受电能量的不预期耗散的影响。
在一个实施例中，在已经将结构或结构阵列或结构变化或几个结构变化引入衬底后，去除绝缘层。
在一个实施例中，通过直接加热绝缘层，诸如通过吸收由绝缘层吸收的波长的激光辐射，来执行步骤c)。
在一个实施例中，通过加热附着的衬底以及利用从加热衬底到附着绝缘层的热传输，间接地加热绝缘层，来执行步骤c)。
在一个实施例中，所述电绝缘层由室温条件下为固态并且电绝缘的材料制成，并且优选从蜡，具体地为硬石蜡、橡胶、热熔粘合剂、聚(苯乙烯-丁二烯-苯乙烯)以及聚氨酯中选择。
在一个实施例中，所述电绝缘层由室温条件下为液态以及室温条件下电绝缘或有极性或室温条件下电绝缘并有极性的材料制成，并且更优选地从十二烷、石蜡、水、或基于高粘度水的液体，诸如FicollTM溶液或类似蜂蜜的液体中选择。
在一个实施例中，所述电绝缘层由室温条件下为气态的材料制成，并且优选从SF6、Ar、N2、CO2中选择。
在一个实施例中，所述衬底室温条件下电绝缘，以及优选由从玻璃、石英、金刚石、氧化铝、蓝宝石、氮化铝、氧化锆和尖晶石中选择的衬底材料制成，更优选石英和玻璃，其中，优选地，所述衬底在室温条件下具有＞109Ohm cm的电阻率。
在一个实施例中，所述电绝缘层，如果存在的话，由室温条件下为固态并且电绝缘的材料制成，并且更优选地从硬石蜡、橡胶和热熔粘合剂中选择。
在一个实施例中，如果存在的话，使用激光，优选具有在由所述衬底材料和/或所述绝缘层至少部分吸收的波长范围中的波长的激光，来执行步骤c)。
在一个实施例中，所述衬底在室温条件下为半导电，以及优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体中选择的衬底材料制成。
在一个实施例中，所述衬底在室温条件下具有≤109Ohm cm的电阻率。
在一个实施例中，所述电绝缘层，如果存在的话，由室温条件下为液态并且电绝缘或有极性或电绝缘并有极性的材料制成，并且更优选地从十二烷、石蜡、水、蜂蜜中选择，或由室温条件下为固态并且电绝缘的材料制成，并且优选从硬石蜡和热熔粘合剂中选择。
在一个实施例中，如果存在的话，使用激光，优选具有在由所述衬底材料和/或所述绝缘层至少部分吸收的波长范围中的波长的激光，来执行步骤c)。
在一个实施例中，步骤c)被执行成使得加热发起步骤b)和d)所需的该层上的电场降低所需的绝缘层导致衬底温度的显著增加，导致诸如硬度和脆度的温度相关机械参数的显著变化。
在一个实施例中，一次执行步骤a)-d)，使得在第一衬底区中产生第一结构，此后，通过限定的距离来移动衬底，以及第二次执行步骤b)-d)，使得在第二衬底区中产生第二结构，其中，优选地，执行步骤b)-d)N次，使得在所述衬底中产生n个结构的阵列，n为＞1的整数。
在一个实施例中，在执行步骤d)中，在步骤b)中施加的所述电能量足以在所述衬底中产生贯通孔或贯通沟道。
在另一个实施例中，在执行步骤d)中，在步骤b)中施加的所述电能量不足以在所述衬底中产生贯通孔或贯通沟道，以及足以改性所述衬底区中的结构，其中，优选地，通过加热和/或熔化所述衬底区中存在的材料，步骤d)改变所述衬底区中的结构，以及其中，结构中的这种改变使得所述衬底区更服从烧蚀步骤e)的处理，其中，使包括所述衬底区的所述衬底暴露到诸如蚀刻剂的烧蚀环境。
在一个实施例中，所述电能量不足以使材料从所述衬底区喷射出。
在一个实施例中，根据本发明的方法进一步包括步骤：
e)使包括所述衬底区的所述衬底暴露到诸如蚀刻剂的烧蚀环境。
如果在实施例中，其中，通过加热和/或熔化所述衬底区中存在的材料，步骤d)改变所述衬底区中的结构，绝缘层存在于所述衬底上，在已经改变所述衬底中的结构后，优选去除这样的绝缘层。
在一个实施例中，所述衬底在室温条件下半导电，以及优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体中选择的半导体材料制成。
在一个实施例中，所述烧蚀环境为蚀刻剂，并且更优选地为半导体材料选择的蚀刻剂，以及更优选从KOH、SF6、四甲基氢氧化铵(TMAH)、乙二胺邻苯二酚(EDP)、联氨和HF中选择。
在一个实施例中，通过反应离子蚀刻过程，来产生所述烧蚀环境。
在一个实施例中，所述烧蚀环境是用于蚀刻的SF6。
在一个实施例中，执行步骤b)和d)n次，n为＞1的整数，由此将电能量施加到所述衬底的第一、第二、第三，...第n区，并由此改变所述衬底的所述第一、第二、第三，第n区中的结构。
在一个实施例中，根据本发明的方法进一步包括步骤e)，其中，在已经执行步骤b)和d)n次后，执行步骤e)一次，由此在所述衬底中产生n个结构的阵列。
在一个实施例中，所述衬底为单质硅，以及从KOH、TMAH、SF6选择所述蚀刻剂。
在一个实施例中，结晶衬底被选择成与不同取向衬底相比，具有减少平行于衬底表面的蚀刻率的晶体取向。
在一个实施例中，结晶衬底被选择成与不同取向衬底相比，诸如KOH中的<111>硅晶片，具有减少垂直于衬底表面的蚀刻率的晶体取向。
在一个实施例中，衬底涂布有未受蚀刻剂蚀刻或比衬底本身较少蚀刻的保护层，并且在执行步骤a)-d)期间，完全或部分地去除或结构上变更，以便允许仅在已经执行步骤d)的区域处蚀刻。
在一个实施例中，根据本发明的方法将如上限定的绝缘层用作保护层。
还通过一种结构或结构阵列，优选孔或空腔或沟道或井或凹进来解决本发明的目的，所述结果或结构阵列通过根据本发明的方法在衬底中产生。
在第一方面中，本发明涉及在位于连接到受控电源的(至少)两个电极之间的衬底中引入结构或结构变化，优选物理上或仅受诸如从结晶到非晶微结构的转变的结构变化限定的孔或空腔或沟道或井或凹进。由完全或部分局部耗散在衬底内的电压源提供的能量受电压量值和/或源阻抗和施加电压的时间控制。通常，电压能够是施加时间的函数V(t)，由于施加期间电路和/或分析衬底电流和/或电压的编程和/或反馈电路的变化而改变。在电压施加期间，控制衬底内的能量耗散以便实现衬底的物-化性质的局部变化，诸如通过将耗散区中的T提高至各个熔化或转变T，从结晶区转变换成非晶区。在诸如发生孔形成的任何拓扑变化前，可以明确地停止该过程。为首先发起耗散过程，有必要向改性区提供辅助热以便局部地增加温度，并因此增加该区的导电性，如已经在WO2005/097439和PCT/EP2008/009419中公开和概述。然而，放置辅助热允许限定将被改性的区域。
通常为将电压施加到衬底，衬底和结构的特性和尺寸，参考WO2005/097439和PCT/EP2008/009419，其全部内容通过引用结合于此。
对于某些衬底，例如具有高导电性的那种或已经具有使施加的电压有捷径的孔的那种，衬底(1)附着到一个或两个绝缘层(2)(图1)。这些层例如通过具有非常高的电阻率或通过将反向磁场引入它们中(如当使用诸如水的极性物质时的情形一样)，使所施加的电压与衬底电屏蔽(在图1中的电极3，3′，电压供应4，层5或5′)。换句话说，经由电极施加的部分电压或在一些情况下大部分电压在绝缘层上产生电场，由此降低衬底内的电场，对电极上的恒定电压，这能够有效地导致衬底内电场的显著降低，由此防止在以其他方式发起衬底内的电击穿的电压处放电。为发起衬底内的能量耗散，绝缘层必须提高导电率或在将改性的附着衬底的位置处去除绝缘层。这能够通过使用例如激光，或借助于导致衬底中耗散的高频电磁场，在照射(例如UV)或加热该位置时来完成。在衬底的改性后(也参见图2)，其可以包含形成孔，例如在WO2005/097439或PCT/EP2008/009419中所描述，或如前所述的物-化特性的局部改变(6)，可以再次封闭(7)已经打开并熔化和/或部分蒸发(7)的绝缘层，以继续衬底内的另外区域的改性(图2)。使用例如流体或凝胶类绝缘层，诸如纯净水或碳氢化合物(蜡，十二烷，石蜡)，绝缘层可以自己封闭(7)，例如由于表面张力或衬底粘合性。使用通过施加辅助热可以发起的热诱导回流、能量耗散过程本身或通过改性后的后续加热步骤，可以封闭固体层。这些层，具有在1um至1cm范围中的厚度，更优选地从10um至1mm，可以用于避免从衬底提取的材料沉积在该结构周围的表面上，吸收排出的材料以及防止其粘合到衬底(见图10)。上述步骤的组合和重复允许彼此空间接近，例如以阵列形式组织的多个这种衬底结构改变。为了增加这样的结构的空间位移的精度，可以使用绝缘层来创建掩模，例如，通过机械消融或通过激光蒸发/沉积部分绝缘材料。这将仅暴露将引入该结构的衬底的选定区，通过增加的精度来限制衬底上的这些结构的位置(图11)。使用例如固体蜡层，通过在将引入结构的位置穿孔或打孔层，可以创建这种掩模，例如通过针，其可以是电极本身，揭露10nm至1mm范围中的直径的衬底区，更优选1um至100um。在步骤d)期间，在这些位置处，部分或全部地去除蜡，限制用于电能量耗散的位置。
在根据本发明的另外的设备和方法中，使用上述方法和设备来将结构变化引入衬底内，以使衬底暴露到诸如蚀刻溶液或反应离子等离子体(RIE)的烧蚀环境，导致改性区和未改性区中的微分材料烧蚀的方式，对耗散位置处的物-化特性进行改性。如果更强烈地撞击改性区，孔和井状结构将产生，在相反的情况下，改性区中的列将伸出烧蚀衬底。当加热和排出的材料具有允许例如烧蚀再沉积材料或产生孔(直径)增加、用于某些材料的新物-化特性时，也可以执行蚀刻步骤来对根据WO2005/097439和PCT/EP2008/009419产生的结构改性。示例是在Si晶片中产生的孔，如所描述的，然后暴露到50％KOH的热溶液(例如在80℃处)。应注意到，术语“单质硅”或“硅”包括结晶(单晶或多晶)硅，诸如用在硅晶片中。术语还包括掺杂硅。为在蚀刻步骤期间更好地保护未改性衬底，有效地允许整个晶片或晶片的一面侵入蚀刻剂，可以用保护层覆盖衬底。在改性区处去除或改变该常见薄层(通常＜10um)，仅在那里提供蚀刻剂进入到衬底。示例是Si晶片上的通常＜1um厚的Si3N4层。随后使用基于KOH的蚀刻介质，由于氮化物层-除了耗散能量以外，不蚀刻Si晶片。
为实现最佳蚀刻结果，诸如垂直于形成结构的轴的降低腐蚀速度或垂直于衬底表面的降低/增加的腐蚀速度，相应地，可以选择衬底的晶格取向(如果适用的话)。示例是使用通过KOH溶液处理过的<111>Si晶片以降低垂直于晶片表面的腐蚀速度，从而进一步增加改性区和未改性区之间的腐蚀速度差。
因为与从形成结构积极地排出材料的步骤相比，在该步骤期间的内部压力更小，因此，孔形成中烧蚀和微结构衬底的组合改变具有裂缝的破损或变形不太可能发生的优点。此外，能够避免以其他方式需要的后续抛光步骤，因为施加到衬底的条件通常足够平缓，以及在衬底表面上无沉积衬底材料发生。
根据本发明，发明人已经建立将电能量施加到衬底的设备和方法，电能量不足以在衬底中引起形成贯通孔或贯通沟道，但使得施加电能量的区域的结构更服从随后的蚀刻步骤。根据本发明的实施例，衬底放置在连接到电压供应的两个电极之间，在(1)电极之间的电场强度增加，例如通过电压增加(通常1000-300000V)，(2)电极距离的靠近，或(3)衬底的局部加热，或(4)附着到衬底的绝缘层的局部加热时，能够使得通过衬底放电。控制放电，并且由此控制电压供应以便在时间间隔Dt上提供电功率P(t)。功率和时间之间的相互影响由此确定衬底内部构建的T概图。不希望受任何理论束缚的情况下，本发明人认为，在限定的衬底区域中显著加热衬底中，这种方法改变所述区域的结构。此外，在不希望任何理论束缚的情况下，本发明人认为通过这种加热过程，产生不太有序的结构。例如，在结晶的结构中，诸如用于芯片制造的晶片，认为在将温度局部提高到或接近熔点时，该方法导致非晶结构。已经施加所述电能量的区域因此变得更能服从蚀刻，并且随后在施加蚀刻剂时，有选择地进行蚀刻。示例是在<100>取向、＞10Ohm cm导电率以及0.25mm厚度、衬底和电极之间的电极间隔均为0.5mm、V＝2000V、C ca 1 nF以及Dt＜100msec中施加到硅的过程在80℃的50％KOH溶液蚀刻时，产生直径ca 30-100um的孔。在根据本发明的此方面的优选实施例中，重复n次步骤b)和d)，其中，将电压施加到衬底区，并因此局部地耗散电能量，n为＞1的整数，此后，执行蚀刻步骤，由此导致在衬底中产生n结构。根据本发明的该方面特别适用于在半导电衬底中形成结构阵列以及用于TSV(贯通孔硅通孔)。
在根据本发明的实施例中，发明人还将绝缘层引入使用电能量在衬底中产生结构的方法中。该步骤对使诸如半导体的衬底材料以及所有衬底中的孔阵列传导相当重要，其中，在第一种情况下，为整个晶片，以及在第二种情况下，预先存在的孔必须与施加电压屏蔽，由此仅使将改性的衬底部分暴露到电场，以便相应地将该区域限定为放电位置(图3)。绝缘层由诸如SF6的气体、诸如石蜡和水的流体、以及诸如蜡的固体材料组成。该层必须充分地屏蔽施加电压，以便避免放电，而没有另外的干扰。纯通过绝缘，即绝缘层的高电阻率的性质以及屏蔽性质，这可能发生，其中，施加电压在绝缘层内诱发反向电场，在诸如水的极性材料中通常如此。在绝缘层的导电率局部升高时，例如，通过加热位于与衬底区相反或相邻的限制区，其中将产生该结构，发起实际放电过程，即衬底内的能量的耗散。绝缘层中的这种限制区，在此有时还称为“绝缘区”，在电阻率变化或诸如介电常数的电介质性质变化后，允许电流开始流过它，并因此，流过衬底的相邻区，从而有效地确定耗散能量的衬底的区域。在优先实施例中，这种绝缘区变为液态或熔化，并且当通过将电能量施加到衬底并随后耗散电能量，产生该结构发生时，随后能够全部或部分地蒸发。然而，由于绝缘层通常仍然在所述区域周围是液态或熔化的，因此，可以重新流入到所产生的结构，并由此封闭和/或至少部分填充它。在一个实施例中，在执行步骤d)后，可以有另一步骤f)，其中，将另外的能量，优选将热施加到所述绝缘区，以便再次熔化或液化所述绝缘层或使绝缘层保持液态或熔化。从加热电极、加热元件、激光器、聚焦光源、气体火炬或高频电磁场源选择在步骤c)或步骤f)中的施加另外的能量的优先手段，耗散材料中的能量。高频电磁源的示例是能够根据本发明使用的Tesla变压器。在优选实施例中，用于加热的装置是激光。激光能够直接(直接吸收光束)或间接(由衬底吸收光束，通过热传导将热传送到绝缘层)加热绝缘层，或两个层部分地吸收的组合。特定激光的选择依赖于衬底和绝缘材料。示例是具有10.6μm波长的CO2-激光。其他优选激光是具有在从800nm至1300nm的范围中的波长的激光。应注意到，还选择激光波长，使得由绝缘层吸收它并加热，和/或由加热绝缘层的衬底吸收。这允许加热绝缘层。吸收可以是100％或更小，即，基本上全部或部分入射辐射由衬底或绝缘层或这两者吸收。如在此所使用的，术语“至少部分地被吸收”是指任何情形，其中，衬底和/或绝缘层吸收入射辐射的0.1％至100％。如在此所使用的，术语“绝缘层”是指附着到衬底的层，优选是以并排方式，使得绝缘层和衬底相邻并彼此相对。在该配置中，在衬底中将产生结构的区域有时也称为“衬底区”，以及位于与该衬底区相对的绝缘层中的相应区域有时也称为“绝缘区”。有效地，这种绝缘区位于所述衬底区顶部或下方。在一个实施例中，绝缘区和衬底区具有相同量值。在另一实施例中，绝缘区为5％或更多，诸如10％、15％、20％、25％、30％，...，面积比衬底区大100％、200％、300％、400％，...1.000％、2.000％、3.000％、...、10.000％或更大。
在产生结构的方法中，使用上述意义上的绝缘层具有几个优点：如果在衬底中产生几个结构，避免出现短路，因为一旦形成诸如孔的结构，随后被封闭，并且因此，当将产生后续结构时，不可用作用于耗散电能量的电势旁路。此外，绝缘层还对衬底提供结构支持并稳定它。在一些实施例中，可以有大于一个绝缘层，例如，衬底的任一面上有一个绝缘层。此外，使用绝缘层允许在衬底中产生彼此相邻的几个结构，使得形成在衬底中的结构阵列。根据本发明的方法因此服从批量生产，以及还允许形成彼此靠近的结构。例如，在由半导电材料制成的衬底中，诸如＞100Ohm cm和＜0.5mm厚的硅晶片中，使用根据本发明的绝缘层形成的例如30um直径的结构可以彼此靠近达60μm。
对某些衬底材料，特别是诸如玻璃的低导电材料、绝缘层和衬底可以必须被加热来发起能量耗散过程。因此，用于微结构变化所述的方法/设备以及在WO2005/097439和PCT/EP2008009419中公开的方法/器件可以与此组合以便不仅加热绝缘层，而且有效地提高下层衬底区的温度以发起能量耗散步骤。当在绝缘层屏蔽现有孔的绝缘材料中产生阵列并且加热有必要不仅使绝缘层更导电，而且使衬底更导电时，这变得很重要，以便发起放电过程。然而，也可以采用在步骤d)中实际能量耗散过程发生之前预热衬底，以便改变诸如硬度和脆度的机械衬底参数，并因此减少或避免在衬底内形成裂纹。找出用于该预热的最佳值要求衬底和绝缘层的吸热之间的特定比率。典型地，通过在步骤d)中选择发起激光的波长以及施加热的衬底侧，能够控制和确定该比率。
根据本发明的能量耗散方面的控制，发明人已经惊喜地发现使用施加到衬底的电能量，可以在衬底中产生结构，优选孔或空腔或沟道或凹进，其中，仅由在电极上施加的电压以及施加这种电压的时间，来限定能量的量。不再需要其他控制参数和控制它们的特征。在前专利申请中，施加到衬底的全部能量已经受适当电容器的限制，或在衬底上存储的能量的耗散率已经受欧姆电阻器控制。在根据本发明的方法的本方面中，不再需要这些特性，以及所施加的电能量的量能够仅受步骤b)的限定持续时间和在步骤b)中施加的限制电压来限制。这使得该过程非常通用并且非常易于执行。特别适合于半导体衬底，诸如标准硅晶片，其中，优选电压范围为从100V至105V，更优选1.000V至15.000V，并且步骤b)的优选持续时间为10ms至2s，优选50ms至500ms。此外，尤其在半导体衬底的情况下，不再需要使用另外的能量，诸如施加的热，以便产生结构(图4)。根据该方面，不需要诸如热的另外的能量源，例如激光，能够执行根据本发明的方法，以及仅由步骤b)的施加电压和持续时间来确定电能量的量，其参数出现在100V-100.000V的范围中，优选是1.000V至15.000V，以及10ms至2s，优选50ms至500ms的范围中。所产生的结构的尺寸仅依赖于这两个参数。因此，不再需要使用另外的能量源，诸如这些实施例中的激光。
在根据本发明的另一实施例中，本发明涉及由根据各个方面的上述方法的任何一个产生的衬底中的各个结构，诸如衬底中的孔、空腔、沟道等，以及衬底中的这些结构的阵列。
使用根据本发明的方法，可以形成具有在μm范围或甚至更低范围中的尺度的结构和结构阵列。
更具体地说，使用根据本发明的方法和设备，通过快速电阻加热，能够在诸如玻璃和熔融硅石的非晶电介质中实现直径0.1-10μm并且纵横比≤330并以阵列排列的孔的受控形成。电介质内的强烈聚焦超指数温度增加导致快速材料熔化和蒸发。熔化和蒸发之间的时间间隔估计为～10-11s，以及功率密度达到100W/μm3。孔尺寸是衬底导电率σ(T)和施加电压U(t)的函数以及特征在于高再现性。说明了电渗泵中大的纵横比和低噪声离子沟道测量的示例性应用。
在下文中，参考示出下文的示例和附图。
具体实施方式
图1描述使用绝缘层来形成孔的实施例。绝缘层(2)附着到衬底(1)并放置在连接到用户以及可选地过程控制电压源(4)的两个电极(3，3′)之间。在衬底内的电极之间施加足以电介质击穿的电压后，绝缘层将衬底上的实际电压降低到击穿阈值下。在进一步增加电压，以及可选地，使用激光5或5′的绝缘层的热诱导局部击穿后，触发衬底内的能量耗散步骤。持续时间(以及电压源特性)确定耗散能量的区域的延伸，并由此确定该衬底区内的温度分布曲线。
图2示例说明经过改性的衬底(1)-绝缘层(2)复合。在(A)中，示出了改性前的组合，在(B)中，已经耗散能量以及已经终止实际改性过程。已经更改衬底区(6)以及绝缘层被开口(7)。(C)表示已经重新密封绝缘层后的组合。该最后步骤可以自动地发生(通过诸如水或十二烷的液态绝缘体，或通过充分地加热以回流的诸如硬石蜡的固态绝缘体)或局部或全局重新加热该衬底后。对于后一过程，可以使用用于过程发起的激光(没有电压)来加热改性区周围的绝缘体。
图3示例说明在单一衬底上紧邻地形成多个结构。在衬底(1)中形成孔(6)以及重新密封(7)绝缘层(2)后，移动附着到可移动支撑(8)的衬底，向电极(3，3′)施加电压，以及使用聚焦激光束(5)来重新开始耗散过程。预先存在的孔的封闭依赖于内孔距离和电压量值-要求防止通过已经存在的孔预放电，其中，例如诸如空气的气体比实际衬底(例如玻璃)击穿快得多。
图4描述使用电压诱导电介质击穿，而不是激光诱导，引入结构变化的实施例。为此，将电极(3，3′)放置得紧邻衬底(1)，确定晶片上的击穿和能量释放位置。靠近的衬底-电极距离还允许相对低的电压来开始耗散过程，具体地在该安装主要适合的半导体中。电压源(4)被编程以便产生开放的孔或微结构变化，诸如将结晶区变换成非晶区(6)。电压量值和施加时间确定衬底内的变换的范围和程度。短持续时间的高电压提供直径窄的区域而较长施加时间，以及如果需要更低电压以避免蒸发，提供更大直径区。新形成区(6)可以具有比未变换衬底更高的电阻率，因此避免短路和使用绝缘层。
图5示出在一侧上使用厚度＜500um的硬石蜡的绝缘层，在150um厚的硼硅玻璃衬底中产生的孔阵列。所施加的DC电压为9kV以及以300uA的跨衬底电流来切断。通过使用直径100um的焦点，以10.6um的波长(CO2-激光)和5W的功率激光照射20ms，来发起放电过程。其他绝缘层(如上)也是可能的(未示出结果)。
图6示出在引入结构变化，而未产生贯通孔后，使用采用最后蚀刻步骤的方法，在硅衬底中产生贯通孔，如上概述。硅晶片为254um厚，并且电阻率＞100Ωcm(掺杂P-硼)。施加2kV的DC电压达20ms，而不使用绝缘层和另外的加热。电极和衬底之间的距离在每一面上为大约0.4mm。将KOH(50％，80℃)用作蚀刻剂，以及由晶片的<100>取向产生了孔的方形外观。
图7示出在一侧上使用热熔粘合剂(Pattex PTK6)的＜1mm厚绝缘层，在硅衬底中产生的孔阵列。硅晶片具有275um的厚度，＞300Ωcm(掺杂P-硼)的电阻率以及<100>取向。所施加的DC电压为7kV，达600ms。与衬底的电极距离为大约0.4mm，以及与绝缘层为1mm。通过使用直径为100um的焦点，以10.6um的波长(CO2-激光)和3.5W的功率激光照射持续600ms，来发起放电过程。诸如十二烷等(如上)的其他绝缘层也是可以的(未示出结果)。
图8示出通过＞100Ωcm(掺杂P-硼)的电阻率和<100>取向，在254um厚硅晶片中产生的孔的放大图。通过施加3kV的DC电压持续400ms，而不使用绝缘层和另外的热，来产生该孔。在每一侧上，电极和衬底之间的距离为大约0.5mm。随后抛光该衬底。
图9a)示出使用10kV的电压持续800ms以及10.6um的波长(CO2-激光)、10W的功率、100um的焦点直径的激光照射以用于发起，在单结晶氧化锆(ZrO2)的400um厚衬底中产生的孔。
图9b)示出使用8kV的电压持续500ms以及10.6um的波长(CO2-激光)、8W的功率、100um的焦点直径的激光照射以用于发起，在多晶氧化锆(ZrO2)的300um厚衬底中产生的孔。在孔形成后，机械地抛光表面。
图9c)示出使用10kV的电压持续2000ms以及10.6um的波长(CO2-激光)、22W的功率、焦点直径100um的激光照射以用于发起，在蓝宝石的400um厚衬底中产生的孔。
图9d)示出使用Parafilm M的绝缘层，在具有0.0016Ohm cm的电阻率和取向<100>的磷化铟的500um厚衬底中产生的孔。所施加的电压为11kV持续200ms。通过以1064nm的波长(光纤-激光)、20W的功率、约20um的焦点直径的激光照射，来发起该过程。
图9e)示出使用Parafilm M的绝缘层，在具有0.158Ohm cm的电阻率和取向<111>的砷化镓的400um厚衬底中产生的孔。所施加的电压为10kV持续200ms。通过以1064nm的波长(光纤-激光)、20W的功率、约20um的焦点直径的激光照射，来发起该过程。
图10示出使用3kV的电压持续200ms，将200um厚的固态石蜡层(Paralast Plus，Fluka)用作绝缘/保护层以避免将提取的材料沉积在衬底上，在单晶硅的250um厚衬底中产生的孔。
图11a)示出对每一孔，使用3KV持续200ms，以及将石蜡用作绝缘/保护层，在单晶硅的250um厚衬底中产生的孔阵列。
图11b)示出使用图11a)中的阵列的相同参数，但没有任何绝缘/保护层产生的孔的阵列，允许提取材料沉淀在每一孔周围的区域中。
在说明书、权利要求书和/或附图中公开的本发明的特征可以均是单独地且任何组合的材料，用于以各种形式来实现本发明。

Claims (58)

1.一种在衬底或其区域中引入诸如孔或空腔或沟道或井或凹进的结构或诸如从结晶结构转变成非晶结构的结构变化的方法，所述方法包括步骤：
a)提供室温条件下电绝缘或半导电的衬底，以及将其放置在连接到用户控制的电压供应的至少两个电极之间，
b)通过所述用户控制的电压供应，将用户限定量值的电压施加到所述衬底的区域上，所述电压足以导致通过所述衬底或所述区域的电流增加，由此将限定数量的电能量施加到所述衬底；
c)可选地，将另外的能量，优选热施加到所述衬底或所述区域，以便增加所述衬底或所述区域的温度和导电率，以便发起步骤b)中的电流流动，所述另外的能量，优选热源自于另外的能或热源或源自于在步骤b)中施加的所述电压的分量，
d)耗散所述衬底中的在步骤b)中施加的所述电能量，
其中，仅由(i)步骤b)的用户限定的施加电压量值，(ii)步骤b)的用户限定时间段，(iii)所述电压供应的阻抗，或(iv)(i)-(iii)的任意组合，来控制步骤d)。
2.如权利要求1所述的方法，其中，使用随时间分析跨衬底电流或跨衬底电压的编程或反馈电路，来实现通过控制(i)、(ii)、(iii)或(iv)的步骤d)的所述控制。
3.如权利要求1所述的方法，其中，仅通过用户限定的(i)、(ii)、(iii)或(iv)，而不使用随时间分析跨衬底电流或跨衬底电压的编程或反馈电路，来实现通过控制(i)、(ii)、(iii)或(iv)的步骤d)的所述控制。
4.如权利要求1至3中的任何一项所述的方法，其中，所述用户限定电压量值在10V至106V的范围中，优选从102V至3×105V，更优选从103V至30×103V，以及最优选从2×103至15×103V。
5.如权利要求1至4中的任何一项所述的方法，其中，所述用户限定时间段在从1ms至5000ms的范围中，更优选从10ms至2000ms，更优选从10ms至1000ms，以及甚至更优选从10ms至500ms。
6.如在前权利要求中的任何一项所述的方法，其中，所述电压供应的阻抗为＞1Ohm的阻抗，优选＞10k Ohm，更优选＞100k Ohm，以及甚至更优选＞1M Ohm。
7.如权利要求6所述的方法，其中，所述阻抗在从1Ohm至1GOhm的范围中，其中，优选，在所述方法的执行期间，所述阻抗在所述范围内是可变的。
8.如在前权利要求中的任何一项所述的方法，其中，所述电绝缘或半导体衬底由从包括诸如聚丙烯的碳基聚合物、诸如聚四氟乙烯的含氟聚合物、诸如玻璃、石英、氮化硅、氧化硅的硅基衬底、诸如Sylgard的硅基聚合物、诸如包括掺杂硅和结晶硅的单质硅、锗的半导体材料、诸如砷化镓、磷化铟的化合物半导体、以及诸如氧化铝、尖晶石，蓝宝石的铝基结晶材料、以及诸如氧化锆的陶瓷组成的组中选择的材料制成。
9.如在前权利要求中的任何一项所述的方法，其中，通过(i)在步骤b)中，在所述衬底的区域上施加用户限定量值的电压，所述用户限定电压量值足以导致通过所述衬底或所述区域的电流增加以及所述衬底中的所述电能量的后续耗散，(ii)在步骤b)中，在所述衬底的区域上施加用户限定量值的电压，所述用户限定电压量值不足以导致通过所述衬底或所述区域的电流增加以及所述衬底中的所述电能量的后续耗散，以及降低电极中的每一个与衬底之间的距离，以及可选地，使所述衬底与所述电极接触，(iii)执行步骤c)，或(iv)(i)至(iii)的组合，来发起步骤d)。
10.如在前权利要求中的任何一项所述的方法，其中，省略步骤c)。
11.如权利要求10所述的方法，其中，所述衬底是在室温条件下具有≤109Ωcm的电阻率的衬底。
12.如权利要求10至11中的任何一项所述的方法，其中，所述衬底在室温条件下为半导电，并且优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体中选择的半导体材料制成。
13.如权利要求1至9中的任何一项所述的方法，其中，执行步骤c)。
14.如权利要求13所述的方法，其中，使用从加热电极、加热元件、激光器、聚焦光源、UV光源、气体火焰和诸如泰斯拉变压器的高频电磁场设备中选择的另外的能量源，来执行步骤c)。
15.如权利要求13-14中的任何一项所述的方法，其中，所述另外的能量源是优选具有在由所述衬底至少部分吸收的波长范围中的波长的激光。
16.如权利要求13-15中的任何一项所述的方法，其中，步骤c)中另外的能量的施加的位置确定引入所述结构或所述结构变化的所述衬底的区域。
17.如在前权利要求中的任何一项所述的方法，其中，在步骤a)中提供室温条件下电绝缘或室温条件下半导电的所述衬底具有附着的至少一个电绝缘层。
18.如权利要求17所述的方法，其中，所述电绝缘层在室温条件下为固态、液态或气态。
19.如权利要求18所述的方法，其中，所述电绝缘层在室温条件下为气态，并且不是空气。
20.如权利要求17-19中的任何一项所述的方法，其中，所述电绝缘层具有与所述衬底区相邻并接触的绝缘区，其中，衬底区引入结构或结构变化，并且优选有效地降低衬底上的电压(屏蔽效果)，而不降低电极间的电压，以及其中，步骤c)被执行成使得在所述电绝缘层中，在所述绝缘区中提高导电率，以便降低其电压屏蔽效果，以及增加所述衬底区中的跨衬底电压。
21.如权利要求17-19、20中的任何一项所述的方法，其中，所述电绝缘层具有与所述衬底区相邻并接触的绝缘区，其中，衬底区引入结构或结构变化，其中，步骤c)被执行成使得所述电绝缘层，如果在步骤a)中提供为固态，在所述绝缘区中被液化，或步骤c)被执行成使得所述电绝缘层，如果在步骤a)中提供为液态，在所述绝缘区中被部分蒸发，以及其中，在步骤d)期间，通过所述电能量的耗散，在所述绝缘区中部分地位移所述电绝缘层，以及其中在步骤d)后，所述气态、液态或部分蒸发的电绝缘层流入到所述产生的结构中，并由此封闭或至少部分填充所述结构。
22.如权利要求20-21中的任何一项所述的方法，其中，所述电绝缘层附着到所述衬底，使得其在步骤a)中覆盖所述衬底，或在步骤a)中，被所述衬底覆盖，并且所述衬底区与所述绝缘区相对。
23.如权利要求17-22中的任何一项所述的方法，其中，由于绝缘层材料的电极化，通过形成内部反向电场，绝缘层降低衬底上的电压。
24.如权利要求17-23中的任何一项所述的方法，其中，使用绝缘层来在所述衬底上产生掩模，掩模仅暴露将引入结构或几个结构或结构变化或几个结构变化的衬底的区域。
25.如权利要求17-24中的任何一项所述的方法，其中，通过将在步骤d)期间喷射出的材料吸收到绝缘层中，并因而避免将所述喷射出的材料直接重新沉积在衬底表面上，使用绝缘层来提高引入的结构周围的区域的平坦性/表面质量，其中，优选，在将结构/结构变化引入到衬底中后，所述吸收的材料随后与绝缘层一起被去除。
26.如权利要求17-25中的任何一项所述的方法，其中，通过直接加热绝缘层，诸如通过吸收由绝缘层吸收的波长的激光辐射，来执行步骤c)。
27.如权利要求17-25中的任何一项所述的方法，其中，通过加热附着的衬底以及利用从加热衬底到附着绝缘层的热传输，间接地加热绝缘层，来执行步骤c)。
28.如权利要求17-27中的任何一项所述的方法，其中，所述电绝缘层由室温条件下为固态并且电绝缘的材料制成，并且优选从蜡、具体为石蜡、橡胶、热熔粘合剂、聚(苯乙烯-丁二烯-苯乙烯)以及聚氨酯中选择。
29.如权利要求17-28中的任何一项所述的方法，其中，所述电绝缘层由室温条件下为液态、以及室温条件下电绝缘或有极性或室温条件下电绝缘并有极性的材料制成，并且优选从十二烷、石蜡、水、或诸如FicollTM溶液或类似蜂蜜的液体的基于高粘度水的液体中选择。
30.如权利要求17-28中的任何一项所述的方法，其中，所述电绝缘层由室温条件下为气态的材料制成，优选从SF6、Ar、N2、CO2中选择。
31.如在前权利要求中的任何一项所述的方法，其中，所述衬底在室温条件下为电绝缘，以及优选由从玻璃、石英、金刚石、氧化铝、蓝宝石、氮化铝、氧化锆和尖晶石中选择的衬底材料制成，更优选硅石和玻璃。
32.如权利要求31所述的方法，其中，所述衬底在室温条件下具有＞109Ohm cm的电阻率。
33.如权利要求31-32中的任何一项所述的方法，其中，所述电绝缘层，如果存在的话，由室温条件下为固态并且电绝缘的材料制成，优选从硬石蜡、橡胶和热熔粘合剂中选择。
34.如权利要求31-33中的任何一项所述的方法，其中，如果存在的话，使用激光，优选具有在由所述衬底材料和/或所述绝缘层至少部分吸收的波长范围中的波长的激光，来执行步骤c)。
35.如权利要求1-30中的任何一项所述的方法，其中，所述衬底在室温条件下为半导电，以及优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体中选择的衬底材料制成。
36.如权利要求35所述的方法，其中，所述衬底在室温条件下具有≤109Ohm cm的电阻率。
37.如权利要求35-36中的任何一项所述的方法，其中，所述电绝缘层，如果存在的话，由室温条件下为液态并且电绝缘或有极性或电绝缘并有极性的材料制成，并且优选是从十二烷、石蜡、水、蜂蜜中选择，或由室温条件下为固态并且电绝缘的材料制成，优选从硬石蜡和热熔粘合剂中选择。
38.如权利要求35-37中的任何一项所述的方法，其中，如果存在的话，使用激光，优选具有在由所述衬底材料和/或所述绝缘层至少部分吸收的波长范围中的波长的激光，来执行步骤c)。
39.如权利要求17-38中的任何一项所述的方法，其中，步骤c)被执行成使得加热发起步骤b)和d)所需的该层上的电场降低所需的绝缘层导致衬底温度的显著增加，从而导致诸如硬度和脆度的温度相关机械参数显著变化。
40.如在前权利要求中的任何一项所述的方法，其中，一次执行步骤a)-d)，使得在第一衬底区中产生第一结构，此后，通过限定的距离来移动衬底，以及第二次执行步骤b)-d)，使得在第二衬底区中产生第二结构。
41.如权利要求40所述的方法，其中，执行步骤b)-d)N次，使得在所述衬底中产生n个结构的阵列，n为＞1的整数。
42.如在前权利要求中的任何一项所述的方法，其中，在执行步骤d)中，在步骤b)中施加的所述电能量足以在所述衬底中产生贯通孔或贯通沟道。
43.如权利要求1-41中的任何一项所述的方法，其中，在执行步骤d)中，在步骤b)中施加的所述电能量不足以在所述衬底中产生贯通孔或贯通沟道，以及足以改变在所述衬底区中的结构。
44.如权利要求43所述的方法，其中，通过加热和/或熔化所述衬底区中存在的材料，步骤d)改变所述衬底区中的结构，以及其中，结构中的这种改变使得所述衬底区更服从烧蚀步骤e)的处理，其中，使包括所述衬底区的所述衬底暴露到诸如蚀刻剂的烧蚀环境。
45.如权利要求43-44中的任何一项所述的方法，其中，所述电能量不足以使材料从所述衬底区喷射出。
46.如权利要求43-45中的任何一项所述的方法，进一步包括步骤：
e)使包括所述衬底区的所述衬底暴露到诸如蚀刻剂的烧蚀环境。
47.如权利要求43-46中的任何一项所述的方法，其中，所述衬底在室温条件下为半导电，以及优选由从包括掺杂硅和结晶硅的单质硅、锗、诸如砷化镓和磷化铟的化合物半导体中选择的半导体材料制成。
48.如权利要求47所述的方法，其中，所述烧蚀环境为蚀刻剂，并且优选是为半导体材料选择的蚀刻剂，以及更优选从KOH、SF6、四甲基氢氧化铵(TMAH)、乙二胺邻苯二酚(EDP)、联氨和HF中选择。
49.如权利要求47-48中的任何一项所述的方法，其中，通过反应离子蚀刻过程，来产生所述烧蚀环境。
50.如权利要求47-49中的任何一项所述的方法，其中，所述烧蚀环境是用于蚀刻的SF6。
51.如权利要求43-50中的任何一项所述的方法，其中，执行步骤b)和d)n次，n为＞1的整数，由此将电能量施加到所述衬底的第一、第二、第三，...第n区，由此改变所述衬底的所述第一、第二、第三，第n区中的结构。
52.如权利要求46和51所述的方法，进一步包括如在权利要求46中限定的步骤e)，其中，在已经执行步骤b)和d)n次后，执行步骤e)一次，由此在所述衬底中产生n个结构的阵列。
53.如权利要求44-52中的任何一项所述的方法，其中，所述衬底为单质硅，以及从KOH、TMAH、SF6中选择所述蚀刻剂。
54.如权利要求46-53中的任何一项所述的方法，其中，结晶衬底被选择成与不同取向衬底相比具有减少平行于衬底表面的蚀刻率的晶体取向。
55.如权利要求46-53中的任何一项所述的方法，其中，结晶衬底被选择成与不同取向衬底相比，诸如在KOH中的<111>硅晶片，具有减少垂直于衬底表面的蚀刻率的晶体取向。
56.如权利要求46-55中的任何一项所述的方法，其中，衬底涂布有未受蚀刻剂蚀刻或比衬底本身较少蚀刻的保护层，以及在执行步骤a)至d)期间，完全或部分地去除或结构上改变，以便允许仅在已经执行步骤d)的区域处蚀刻。
57.如权利要求56所述的方法，将如在权利要求17至39中的任何一项所限制的绝缘层用作保护层。
58.一种结构或结构阵列，优选为孔或空腔或沟道或井或凹进，所述结构或结构阵列通过在上述权利要求中的任何一项，特别是根据权利要求1-16、17-42或43-57中的任何一项的方法在衬底中产生。
CN200980148582.5A 2008-12-02 2009-12-02 将结构引入衬底中的方法 Active CN102271881B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11925508P 2008-12-02 2008-12-02
US61/119,255 2008-12-02
PCT/EP2009/008598 WO2010063462A1 (en) 2008-12-02 2009-12-02 A method of introducing a structure in a substrate

Publications (2)

Publication Number Publication Date
CN102271881A true CN102271881A (zh) 2011-12-07
CN102271881B CN102271881B (zh) 2015-04-29

Family

ID=42084695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980148582.5A Active CN102271881B (zh) 2008-12-02 2009-12-02 将结构引入衬底中的方法

Country Status (6)

Country Link
US (1) US9427885B2 (zh)
EP (1) EP2376263B1 (zh)
JP (1) JP2012510721A (zh)
KR (1) KR20110096060A (zh)
CN (1) CN102271881B (zh)
WO (1) WO2010063462A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103084682A (zh) * 2013-01-16 2013-05-08 河南理工大学 一种液束射流电解加工微坑的方法
CN104297821A (zh) * 2013-07-15 2015-01-21 中国航天科工集团第三研究院第八三五八研究所 一种带中心孔的锗玻璃透镜的加工方法
CN108100989A (zh) * 2017-12-20 2018-06-01 武汉大学 一种微凹坑阵列结构加工方法
CN111633288A (zh) * 2020-05-20 2020-09-08 华中科技大学 一种皮秒激光辅助电火花加工装置及方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2564999A1 (en) 2011-08-31 2013-03-06 Asahi Glass Company, Limited A method of generating a high quality hole or recess or well in a substrate
EP2564996A1 (en) 2011-08-31 2013-03-06 Asahi Glass Company, Limited A method of generating a hole or recess or well in an electrically insulating or semiconducting substrate
KR20140124374A (ko) 2012-02-10 2014-10-24 아사히 가라스 가부시키가이샤 기판을 드릴링하는 디바이스 및 기판을 드릴링하는 방법
JP6081218B2 (ja) * 2013-02-20 2017-02-15 新日鉄住金マテリアルズ株式会社 エッチング装置およびエッチング方法
JP2015058470A (ja) * 2013-09-20 2015-03-30 旭硝子株式会社 放電補助式レーザ孔加工装置
JP2017088467A (ja) * 2015-11-16 2017-05-25 旭硝子株式会社 ガラス基板に孔を形成する装置および方法
US9991161B1 (en) * 2017-03-07 2018-06-05 Hong Kong Applied Science and Technology Research Institute Company Limited Alternate plating and etching processes for through hole filling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871418A (en) * 1987-03-27 1989-10-03 International Business Machines Corporation Process for fabricating arbitrarily shaped through holes in a component
JPH07241731A (ja) * 1994-03-04 1995-09-19 Sakae Denshi Kogyo Kk 基板材料の小径穴加工方法及び装置
CN1161899A (zh) * 1996-03-13 1997-10-15 严跃 高分子薄膜微孔加工法
JP2680986B2 (ja) * 1994-03-17 1997-11-19 栄電子工業株式会社 プリント基板の小径穴加工方法及び装置
JPH11197950A (ja) * 1998-01-14 1999-07-27 Hitachi Beer Mechanics Kk プリント基板の小径穴加工装置
CN1486822A (zh) * 2003-06-25 2004-04-07 哈尔滨工业大学 电化学法玻璃片硅片穿孔设备
WO2005097439A2 (en) * 2004-04-01 2005-10-20 Christian Schmidt Manufacturing and use of microperforated substrates

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777338A (en) * 1987-04-08 1988-10-11 Cross James D Perforation of synthetic plastic films
JPH0590243A (ja) * 1991-09-27 1993-04-09 Canon Inc Ｓｉ基体の加工方法
EP0534474B1 (en) 1991-09-27 2002-01-16 Canon Kabushiki Kaisha Method of processing a silicon substrate
US5777292A (en) * 1996-02-01 1998-07-07 Room Temperature Superconductors Inc. Materials having high electrical conductivity at room teperatures and methods for making same
JPH10340885A (ja) * 1997-06-06 1998-12-22 Tokai Rika Co Ltd シリコン基板における陽極化成方法
JP4004596B2 (ja) * 1997-08-05 2007-11-07 一成 高木 プラスチックフィルムの製造方法
US6552883B1 (en) * 1998-08-06 2003-04-22 Room Temperature Superconductors, Inc. Devices comprising thin films having temperature-independent high electrical conductivity and methods of making same
DE102004020497B8 (de) * 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
US8529738B2 (en) * 2005-02-08 2013-09-10 The Trustees Of Columbia University In The City Of New York In situ plating and etching of materials covered with a surface film
US8278738B2 (en) * 2005-02-17 2012-10-02 Sharp Kabushiki Kaisha Method of producing semiconductor device and semiconductor device
US20100314723A1 (en) * 2007-07-20 2010-12-16 Christian Schmidt Manufacturing of optical structures by electrothermal focussing
US8389903B2 (en) * 2007-11-09 2013-03-05 Picodrill Sa Electrothermal focussing for the production of micro-structured substrates
WO2011038788A1 (en) * 2009-02-27 2011-04-07 Picodrill Sa A method of generating a hole or recess or well in a substrate, a device for carrying out the method, and a high frequency high voltage source for use in such a device
US20120138339A1 (en) * 2009-08-19 2012-06-07 Picodrill Sa Method of producing an electrically conducting via in a substrate
EP2564999A1 (en) * 2011-08-31 2013-03-06 Asahi Glass Company, Limited A method of generating a high quality hole or recess or well in a substrate
EP2564996A1 (en) * 2011-08-31 2013-03-06 Asahi Glass Company, Limited A method of generating a hole or recess or well in an electrically insulating or semiconducting substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871418A (en) * 1987-03-27 1989-10-03 International Business Machines Corporation Process for fabricating arbitrarily shaped through holes in a component
EP0283546B1 (de) * 1987-03-27 1993-07-14 Ibm Deutschland Gmbh Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben
JPH07241731A (ja) * 1994-03-04 1995-09-19 Sakae Denshi Kogyo Kk 基板材料の小径穴加工方法及び装置
JP2680986B2 (ja) * 1994-03-17 1997-11-19 栄電子工業株式会社 プリント基板の小径穴加工方法及び装置
CN1161899A (zh) * 1996-03-13 1997-10-15 严跃 高分子薄膜微孔加工法
JPH11197950A (ja) * 1998-01-14 1999-07-27 Hitachi Beer Mechanics Kk プリント基板の小径穴加工装置
CN1486822A (zh) * 2003-06-25 2004-04-07 哈尔滨工业大学 电化学法玻璃片硅片穿孔设备
WO2005097439A2 (en) * 2004-04-01 2005-10-20 Christian Schmidt Manufacturing and use of microperforated substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103084682A (zh) * 2013-01-16 2013-05-08 河南理工大学 一种液束射流电解加工微坑的方法
CN103084682B (zh) * 2013-01-16 2015-04-22 河南理工大学 一种液束射流电解加工微坑的方法
CN104297821A (zh) * 2013-07-15 2015-01-21 中国航天科工集团第三研究院第八三五八研究所 一种带中心孔的锗玻璃透镜的加工方法
CN108100989A (zh) * 2017-12-20 2018-06-01 武汉大学 一种微凹坑阵列结构加工方法
CN111633288A (zh) * 2020-05-20 2020-09-08 华中科技大学 一种皮秒激光辅助电火花加工装置及方法

Also Published As

Publication number Publication date
WO2010063462A1 (en) 2010-06-10
US20110278648A1 (en) 2011-11-17
JP2012510721A (ja) 2012-05-10
EP2376263A1 (en) 2011-10-19
CN102271881B (zh) 2015-04-29
US9427885B2 (en) 2016-08-30
EP2376263B1 (en) 2016-05-11
KR20110096060A (ko) 2011-08-26

Similar Documents

Publication Publication Date Title
CN102271881A (zh) 将结构引入衬底中的方法
TWI706453B (zh) 用於將配備有組件的固體層薄化的方法
US10280107B2 (en) Method for guiding a crack in the peripheral region of a donor substrate
Liu et al. Hybrid laser precision engineering of transparent hard materials: challenges, solutions and applications
US20210213643A1 (en) Method for forming a crack in an edge region of a donor substrate
EP2227364B1 (en) Electrothermal focussing for the production of micro-structured substrates
EP3479395A1 (en) Inorganic wafer having through-holes attached to semiconductor wafer
US20180118562A1 (en) Method for the low-loss production of multi-component wafers
WO2009074338A1 (en) Manufacturing of optical structures by electrothermal focussing
US20100038825A1 (en) Methods of forming microchannels by ultrafast pulsed laser direct-write processing
EP2564999A1 (en) A method of generating a high quality hole or recess or well in a substrate
JP2012510721A5 (zh)
Wang et al. Femtosecond laser micromachining in combination with ICP etching for 4H–SiC pressure sensor membranes
Deng et al. Fabrication of inverted-pyramid silicon nanopore arrays with three-step wet etching
US20150158117A1 (en) System and method for obtaining laminae made of a material having known optical transparency characteristics
Zheng et al. Ultrashort pulse laser micromachined microchannels and their application in an optical switch
CN105609539B (zh) 自对准二维晶体材料场效应半导体器件及其制备方法
Friedmann et al. Laser wafering for silicon solar.
Hazra et al. Addressing the Challenges in Laser Micro-Machining and Bonding of Silicon Microchannel Cold-Plate and 3D-Manifold for Embedded Cooling Applications: Perfect Debris Removal
Hazra et al. Thermal and Manufacturing Design Considerations for Silicon-Based Embedded Microchannel Three-Dimensional-Manifold Coolers (EMMC)—Part 3: Addressing Challenges in Laser Micromachining-Based Manufacturing of Three-Dimensional-Manifolded Microcooler Devices
JP2006024782A (ja) 基板製造方法、および基板製造装置
Vatanparvar et al. Digital manufacturing of resonance MEMS from a single-layer fused silica material
Xiao et al. UV laser dicing without failure caused by contamination and heat for thick anodically bonded silicon/glass MEMS wafers
Hördemann et al. Ultrashort pulsed laser ablation for decollation of solid state lithium-ion batteries
Gedvilas et al. Micro-channel drilling of Ni and Pt films on silicon by using laser beam interference ablation for solid oxide fuel cells

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200921

Address after: Tokyo, Japan

Patentee after: ASAHI GLASS Co.,Ltd.

Address before: Lausanne

Patentee before: PICODRILL S.A.

TR01 Transfer of patent right