CN102236628B - 支持多个图形处理单元的图形处理装置 - Google Patents

Abstract

本发明提供一种支持多个图形处理单元的图形处理装置。此装置包括多个图形处理单元以及中央连接模块，中央连接模块耦接多个图形处理单元。中央连接模块利用控制单元与外接扩充总线插槽将伺服器连接至对应的图形处理单元，以提供多个伺服器进行图形与影像的运算处理。此外，时脉控制单元控制与伺服器对应的连接总线插槽的时脉信号，以使多个图形处理单元与控制单元具有相同的时脉信号。藉此，使用者不需依照外接扩充总线插槽的连接顺序，便可使图形处理单元工作于对应的伺服器。

Description

支持多个图形处理单元的图形处理装置

技术领域

本发明涉及一种支持伺服器的图形装置，且特别涉及一种支持多个图形处理单元(GPU)与多个伺服器的图形处理装置。 

背景技术

随着电脑系统技术的迅速发展，图形处理单元(Graphics Processing Unit，简称GPU)可以分担中央处理单元的图形、影像处理等运算繁杂的工作，使得中央处理单元有更多时间处理其他运算程序，从而提升整体电脑系统的运算速度。 

现今的电脑或伺服器通常是一个主机板上具有中央处理单元、硬盘、存储器等硬件，并且每一个主机板仅搭配一个显示卡或一个图形处理单元。如此一来，当伺服器需要大量图形运算处理时，仅能依靠伺服器上所搭配的图形处理单元与中央处理单元作运算处理，藉以分担伺服器的运算压力，无法选择配置的图形处理单元数量。此外，若主机板上的图形处理单元损毁时，使用者仅能以更换显示卡或者更换整个主机板的方式来维持电脑系统的运作，其扩展性能也比较差。 

发明内容

本发明提供一种支持多个图形处理单元的图形处理装置，此装置可提供多个图形处理单元给予多台伺服器或一台伺服器中的多个主机板，藉以进行图形与影像的运算处理，提升伺服器的图形运算速度，并且此图形处理装置可以设计为独立机箱，来提供灵活连接各主机板与单独插拔或置换图形处理单元的便利。 

本发明提出一种支持多个图形处理单元(GPU)的图形处理装置，本装置可与至少一个伺服器相连。此图形处理装置包括一中央连接模块，此中央连接模块耦接至M个图形处理单元，每一图形处理单元包括一个连接总线，其中M为大于1的整数。中央连接模块包括N个外接扩充总线插槽、M个连接总线插槽、O个控制单元以及O个时脉控制单元，其中N与O为大于1的整数。每一个外接扩充总线插槽具有一插入信号以及一时脉信号，当第i个外接扩充总线插槽耦接至伺服器时，第i个外接扩充总线插槽的插入信号将会致能，其中i为整数且1≤i≤N。 

每一个连接总线插槽分别对应且供每一个连接总线插入，以使图形处理单元连接至中央连接模块，并且每一个连接总线插槽具有时脉信号。每一个控制单元耦接至P个外接扩充总线插槽与Q个连接总线插槽，P与Q为正整数。其中，第j个控制单元将第[(j-1)×P+1]个至第j×P个外接扩充总线插槽对应到第[(j-1)×Q+1]个至第j×Q个连接总线插槽，j为整数且1≤j≤O，且O×P＝N，O×Q＝M。此外，第j个时脉控制单元耦接至第j个控制单元，用以依据第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的时脉信号与插入信号来控制第[(j-1)×Q+1]个至第j×Q个连接总线插槽的时脉信号以及第j个控制单元的一参考时脉信号。 

在本发明的一实施例中，第j个时脉控制单元包括一时脉选择单元以及一时脉缓冲器。时脉选择单元耦接第[(j-1)×P+1]个至第j×P个外接扩充总线插槽，其利用第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的插入信号来产生一时脉选择信号。时脉缓冲器则耦接至时脉选择单元，用以依据时脉选择信号，将第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的时脉信号其中之一传送至第[(j-1)×Q+1]个至第j×Q个连接总线插槽与第j个控制单元，以作为第[(j-1)×Q+1]个至第j×Q个图形处理单元的时脉信号与第j个控制单元的参考时脉信号。 

在本发明的一实施例中，每一个控制单元耦接M/O个图形处理单元与N/O个外接扩充总线插槽，亦即M是N的整数倍。 

在本发明的一实施例中，上述的外接扩充总线插槽利用周边设备连接传输(Peripheral Component Interconnect Express,简称PCIE)总线耦接至伺服器。 

在本发明的一实施例中，上述的中央连接模块还包括N个转接模块，其中第i个转接模块耦接第i个外接扩充总线插槽。伺服器中的伺服器转接模块包括二个总线接口，用以与中央连接模块其中两个转接模块相连。 

在本发明的一实施例中，每一个连接总线插槽包括一状态指示灯，当外接扩充总线插槽的插入信号致能时，其对应的连接总线插槽被激活，且连接总线插槽的状态指示灯亮起，以提示使用者可插入图形处理单元至连接总线插槽中。 

在本发明的一实施例中，每一个图形处理单元包括一开关，当图形处理单元插入被激活的连接总线插槽时，可通过开关来开启图形处理单元的电源。 

在本发明的一实施例中，每一个图形处理单元进一步包括一状态指示模块，用以显示图形处理单元的工作状态。 

基于上述，本发明的实施例利用多个控制单元与多个外接扩充总线插槽将伺服器连接至对应的图形处理模块，以提供多个图形处理单元给予多台伺服器或一台伺服器中的多个主机板，藉以进行图形与影像的运算处理，提升伺服器的图形运算速度。此外，本发明实施例利用时脉控制单元来控制与伺服器对应的连接总线插槽的时脉信号，以使这些图形处理单元与控制单元具有相同的时脉信号。藉此，使用者不需依照外接扩充总线插槽的连接顺序，便可使多个图形处理单元工作于对应的伺服器或主机板。此图形处理装置亦可以设计为独立机箱，来提供灵活连接各主机板与单独插拔或置换图形处理模块的便利。 

为让本发明的上述特征和优点能更明显易懂，下面特举实施例，并配合附图作详细说明如下。 

附图说明

图1是本发明一实施例说明一种支持多个图形处立单元的图形处理装置(GPU)的功能方块图。 

图2是图1的中央连结模块中第j个控制单元与第j个时脉控制单元的功能方块图。 

图3是本发明一实施例的第j个时脉控制单元的功能方块图。 

主要元件符号说明： 

100：图形处理装置；                  110_1～110_M：图形处理模块； 

115_1～115_M：图形处理单元(GPU)；    120：中央连接模块； 

125_1～125_M：显示总线；             127_1～127_M：连接总线插槽； 

130_1～130_O：控制单元；             135_1～135_O：时脉控制单元； 

140_1～140_N：外接扩充总线插槽；     150_1～150_N：转接模块； 

170：伺服器；                        180：输入/输出控制单元； 

190：伺服器转接模块；                192、194：总线接口； 

310_j：时脉选择单元；                320_j：时脉缓冲器； 

LED：连接总线插槽的状态指示灯； 

S_{SET_1}～S_{SET_N}：外接扩充总线插槽的插入信号； 

S_{CLOCK_1}～S_{CLOCK_N}：外接扩充总线插槽的时脉信号； 

SD_{CLOCK_1}～SD_{CLOCK_M}：显示总线的时脉信号； 

S_{REFCLK_j}：第j个控制单元的参考时脉信号； 

S_{SLT_j}：第j个时脉控制单元的时脉选择信号。 

具体实施方式

请参照图1，图1是本发明一实施例说明一种支持多个图形处理单元(GPU)115_1～115_M的图形处理装置100的功能方块图。图形处理装置100 连接到至少一伺服器170，其中伺服器170包括输入/输出控制单元180以及伺服器转接模块190。输入/输出控制单元180适于将图形、影像等需要大量运算的信息通过伺服器转接模块190传送/接收至图形处理装置100。并且，输入/输出控制单元180亦将伺服器170的时脉信号经由耦接的外接扩充总线插槽140_1～140_N其中之一传送至图形处理装置100中。藉此，伺服器170便可利用图形处理装置100进行图形与影像的运算处理。 

图形处理装置100包括图形处理模块110_1～110_M以及中央连接模块120，其中M为大于1的整数。第1个图形处理模块110_1包括第1个图形处理单元115_1以及第1个显示总线125_1，而第1个显示总线125_1具有时脉信号SD_{CLOCK_1}。第2个图形处理模块110_2包括第2个图形处理单元115_2以及第2个显示总线125_2，而第2个显示总线125_2具有时脉信号SD_{CLOCK_2}。以此类推，第k个图形处理模块110_k包括第k个图形处理单元115_k以及第k个显示总线125_k，第k个显示总线具有时脉信号SD_{CLOCK_k}。其中，k为整数且1≤k≤M。 

中央连接模块120可利用连接总线插槽127_1～127_M耦接至图形处理单元115_1～115_M，因此最多可以与M个图形处理单元相连接，如果中央连接模块120与少于M个的图形处理单元相连时，并不会影响图形处理装置100的整体运作。中央连接模块120包括外接扩充总线插槽140_1～140_N、连接总线插槽127_1～127_M、控制单元130_1～130_O以及时脉控制单元135_1～135_O，其中N与O为大于1的整数。第1个外接扩充总线插槽140_1具有插入信号S_{SET_1}以及时脉信号S_{CLOCK_1}，当第1个外接扩充总线插槽140_1耦接至伺服器170时，第1个外接扩充总线插槽140_1的插入信号S_{SET_1}将会致能。第2个外接扩充总线插槽140_2具有插入信号S_{SET_2}以及时脉信号S_{CLOCK_2}，当第2个外接扩充总线插槽140_2耦接至伺服器170时，第2个外接扩充总线插槽140_2的插入信号S_{SET_2}将会致能。以此类推，第i个外接扩充总线插槽140_i具有插入信号S_{SET_i}以及时脉信号S_{CLOCK_i}，当第i个外接扩 充总线插槽140_i耦接至伺服器170时，第i个外接扩充总线插槽的插入信号将会致能。其中，i为整数且1≤i≤N。 

每一个连接总线插槽127_1～127_M分别对应且供每一个显示总线125_1～125_M插入，以使图形处理单元115_1～115_M连接至中央连接模块120，并且每一个连接总线插槽127_1～127_M分别具有时脉信号S_{CLOCK_1}～S_{CLOCK_M}。每一个控制单元130_1～130_O耦接至P个外接扩充总线插槽与Q个连接总线插槽，P与Q均为正整数。其中，第j个控制单元130_j将第[(j-1)×P+1]个外接扩充总线插槽140_[(j-1)×P+1]至第j×P个外接扩充总线插槽140_(j×P)对应到第[(j-1)×Q+1]个连接总线插槽127_[(j-1)×Q+1]至第j×Q个连接总线插槽127_(j×Q)。j为整数，1≤j≤O，并且O×P＝N，O×Q＝M。 

第j个时脉控制单元135_j耦接第j个控制单元130_j，用以依据第[(j-1)×P+1]个外接扩充总线插槽140_[(j-1)×P+1]至第j×P个外接扩充总线插槽140_(j×P)的时脉信号S_{CLOCK_[(j-1)×P+1]}～S_{CLOCK_(j×P)}与插入信号S_{SET_[(j-1)×P+1]}～S_{SET_(j×P)}来控制第[(j-1)×Q+1]个连接总线插槽127_[(j-1)×Q+1]至第j×Q个连接总线插槽127_(j×Q)的时脉信号SD_{CLOCK_[(j-1)×Q+1]}～SD_{CLOCK_(j×Q)}以及第j个控制单元130_j的参考时脉信号S_{REFCLK_j}。 

为了致使本领域的技术人员能更加了解本发明，在此详细说明控制单元130_1～130_O与时脉控制单元135_1～135_O的运作原理及流程，并以第j个控制单元130_j与第j个时脉控制单元135_j为例，请参照图2。图2是图1的中央连结模块中第j个控制单元130_j与第j个时脉控制单元135_j的功能方块图。在本实施例中，假设控制单元130_1～130_O的芯片型号为PEX8696，因此每一个控制单元130_1～130_O可耦接2个外接扩充总线插槽与4个图形处理模块，亦即P等于2，Q等于4。此外，中央连接模块120包括16个图形处理模块、8个外接扩充总线插槽以及4个控制单元，亦即M等于16，N等于8，O等于4。应用本实施例者可以视其设计需求来变更控制单元 130_1～130_O的芯片型号，并相对应地增减M、N、O、P与Q等变数，以符合O×P＝N，O×Q＝M。 

藉此，第j个控制单元130_j将第[(j-1)×2+1]个外接扩充总线插槽140_[(j-1)×2+1]至第j×2个外接扩充总线插槽140_(j×2)对应到第[(j-1)×4+1]个连接总线插槽127_[(j-1)×Q+1]至第j×4个连接总线插槽127_(j×4)。第j个时脉控制单元135_j耦接至第j个控制单元130_j，用以依据第[(j-1)×2+1]个外接扩充总线插槽140_[(j-1)×2+1]至第j×2个外接扩充总线插槽140_(j×2)的时脉信号S_{CLOCK_[(j-1)×2+1]}～S_{CLOCK_(j×2)}与插入信号S_{SET_[(j-1)×2+1]}～S_{SET_(j×2)}来控制第[(j-1)×4+1]个图形处理单元115_[(j-1)×4+1]至第j×4图形处理单元115_(j×4)的时脉信号SD_{CLOCK_[(j-1)×4+1]}～SD_{CLOCK_(j×4)}以及第j个控制单元130_j的参考时脉信号S_{REFCLK_j}。 

举例而言，当j等于1时，第1个控制单元130_1将第1个外接扩充总线插槽140_1至第2个外接扩充总线插槽140_2对应到第1个连接总线插槽127_1至第4个连接总线插槽127_4。第1个时脉控制单元135_1耦接至第1个控制单元130_1，用以依据第1个外接扩充总线插槽140_1至第2个外接扩充总线插槽140_2的时脉信号S_{CLOCK_1～SCLOCK_2}与插入信号S_{SET_1}～S_{SET_2}来控制第1个图形处理单元115_1至第4个图形处理单元115_4的时脉信号SD_{CLOCK_1}～SD_{CLOCK_4}以及第1个控制单元130_1的参考时脉信号S_{REFCLK_1}。而当j等于2时，第2个控制单元130_2将第3个外接扩充总线插槽140_3至第4个外接扩充总线插槽140_4对应到第5个连接总线插槽127_5至第8个连接总线插槽127_8。第2个时脉控制单元135_2耦接至第2个控制单元130_2，用以依据第3个外接扩充总线插槽140_3至第4个外接扩充总线插槽140_4的时脉信号S_{CLOCK_3}～S_{CLOCK_4}与插入信号S_{SET_3}～S_{SET_4}来控制第5个图形处理单元115_5至第8个图形处理单元115_8的时脉信号SD_{CLOCK_5}～SD_{CLOCK_8}以及第2个控制单元130_2的参考时脉信号S_{REFCLK_2}。 

在此以第j个时脉控制单元135_j为例说明时脉控制单元135_1～135_O的运作方式与原理，请参照图3。图3是本发明一实施例的第j个时脉控制单元135_j的功能方块图。第j个时脉控制单元135_j于本实施例中包括时脉选择单元310_j与时脉缓冲器320_j。时脉选择单元310_j耦接至第[(j-1)×P+1]个外接扩充总线插槽140_[(j-1)×P+1]至第j×P个外接扩充总线插槽140_(j×P)。第j个时脉控制单元135_j利用第[(j-1)×P+1]个外接扩充总线插槽140_[(j-1)×P+1]至第j×P个外接扩充总线插槽140_(j×2)的插入信号S_{SET_[(j-1)×P+1]}～S_{SET_(j×P)}产生一时脉选择信号S_{SLT_j}。 

时脉缓冲器320_j耦接时脉选择单元310_j，用以依据时脉选择信号S_{SLT_j}将第[(j-1)×P+1]个外接扩充总线插槽140_[(j-1)×P+1]至第j×P个外接扩充总线插槽140_(j×P)的时脉信号S_{CLOCK_[(j-1)×P+1]}～S_{CLOCK_(j×P)}其中之一传送至第[(j-1)×Q+1]个连接总线插槽127_[(j-1)×Q+1]至第j×Q个连接总线插槽127_(j×Q)以及第j个控制单元130_j，以作为第[(j-1)×Q+1]个图形处理单元115_[(j-1)×Q+1]至第j×Q个图形处理单元115_(j×Q)的时脉信号SD_{CLOCK_[(j-1)×Q+1]}～SD_{CLOCK_(j×Q)}与第j个控制单元130_j的参考时脉信号S_{REFCLK_j}。 

举例而言，在此假设P等于2，Q等于4。当j等于1时，第1个时脉控制单元135_1包括时脉选择单元310_1与时脉缓冲器320_1。时脉选择单元310_1耦接至第1个外接扩充总线插槽140_1至第2个外接扩充总线插槽140_2。第1个时脉控制单元135_1利用第1个外接扩充总线插槽140_1至第2个外接扩充总线插槽140_2的插入信号S_{SET_1}～S_{SET_2}产生一时脉选择信号S_{SLT_1}。时脉缓冲器320_1依据时脉选择信号S_{SLT_1}将第1个外接扩充总线插槽140_1至第2个外接扩充总线插槽140_2的时脉信号S_{CLOCK_1}～S_{CLOCK_2}其中之一传送至第1个连接总线插槽127_1至第4个连接总线插槽127_4以及第1个控制单元130_1，以作为第1个图形处理单元115_1至第4个图形处理单 元115_4的时脉信号SD_{CLOCK_1}～SD_{CLOCK_4}与第1个控制单元130_j的参考时脉信号S_{REFCLK_1}。 

其中，时脉选择单元310_1与时脉缓冲器320_1的动作如表(1)所述： 

表(1) 

SSET_1	SSET_2	SSLT_1
			1(与伺服器耦接)	1(与伺服器耦接)	1(选择SCLOCK_1)
1(与伺服器耦接)	0(未耦接)	1(选择SCLOCK_1)
			0(未耦接)	1(与伺服器耦接)	2(选择SCLOCK_2)
0(未耦接)	0(未耦接)	X(不输出)

依据表(1)所述，当插入信号S_{SET_1}为1而插入信号S_{SET_2}亦为1时，代表第1个外接扩充总线插槽140_1与第2个外接扩充总线插槽140_2均与伺服器耦接而使得插入信号S_{SET_1}与S_{SET_2}致能。藉此，时脉缓冲器320_1依据时脉选择信号S_{SLT_1}将第1个外接扩充总线插槽140_1的时脉信号S_{CLOCK_1}传送至第1个连接总线插槽127_1至第4个连接总线插槽127_4以及第1个控制单元130_1。其中，时脉信号S_{CLOCK_1}由与第1个外接扩充总线插槽140_1耦接的伺服器提供。 

当插入信号S_{SET_1}为1而插入信号S_{SET_2}为0时，代表第1个外接扩充总线插槽140_1与伺服器耦接而使得插入信号S_{SET_1}致能，第2个外接扩充总线插槽140_2并未与伺服器相连而并未让插入信号S_{SET_2}致能。此时的时脉缓冲器320_1依据时脉选择信号S_{SLT_1}将第1个外接扩充总线插槽140_1的时脉信号S_{CLOCK_1}传送至第1个连接总线插槽127_1至第4个连接总线插槽127_4以及第1个控制单元130_1。 

如果插入信号S_{SET_1}为0而插入信号S_{SET_2}为1时，代表第1个外接扩充总线插槽140_1并未与伺服器相连而并未让插入信号S_{SET_1}致能，第2个外接扩充总线插槽140_2则与伺服器耦接使得插入信号S_{SET_1}致能。此时的时脉缓冲器320_1依据时脉选择信号S_{SLT_1}将第2个外接扩充总线插槽140_2 的时脉信号S_{CLOCK_2}传送至第1个连接总线插槽127_1至第4个连接总线插槽127_4以及第1个控制单元130_1。其中，时脉信号S_{CLOCK_2}由与第2个外接扩充总线插槽140_2耦接的伺服器提供。 

再者，如果插入信号S_{SET_1}与插入信号S_{SET_2}均为0时，代表第1个外接扩充总线插槽140_1与第2个外接扩充总线插槽140_2并未与伺服器相连。因此时脉缓冲器320_1便不需输出任何的时脉信号予第1个连接总线插槽127_1至第4个连接总线插槽127_4，以及第1个控制单元130_1。应用本实施例者可以视其设计需求来设定插入信号以及外接扩充总线插槽是否与伺服器耦接的对应关系，本发明不应以此为限。于其他实施例中，插入信号S_{SET_1}为0时亦可能代表第1个外接扩充总线插槽140_1与伺服器耦接而使得插入信号S_{SET_1}致能。 

请参照图1，中央连接模块120于本实施例中还包括转接模块150_1～150_N，其中第1个转接模块150_1耦接至第1个外接扩充总线插槽140_1，第2个转接模块150_2耦接至第2个外接扩充总线插槽140_2。以此类推，第i个转接模块150_i耦接至第i个外接扩充总线插槽140_i。伺服器170中的伺服器转接模块190包括二个总线接口192、194，此二个总线接口192、194可与中央连接模块120内的转接模块150_1～150_N的其中两个相连。亦可仅通过其中一个总线接口192或总线接口194与中央连接模块120内转接模块150_1～150_N其中之一相连，藉以使伺服器170利用图形处理装置100进行图形运算。 

上述说明中，控制单元130_1～130_O与时脉控制单元135_1～135_O都是O个，但并非用以限定本发明，也可以将其各自整合成单一个，甚或是，将所有时脉控制单元中的时脉选择单元整合，而以一个可程式化阵列逻辑(PAL)或相类似元件来实现。 

外接扩充总线插槽140_1～140_N于本实施例中利用周边设备连接传输(Peripheral Component Interconnect Express，简称PCIE)总线耦接至伺服器 170。前述的转接模块150_1～150_N为PCIE接口的转接卡(Riser card)。由于许多伺服器170均具有PCIE总线接口，因此本装置可广泛地与各种伺服器170相连以提升其图形运算能力。伺服器170内的伺服器转接模块190亦为PCIE接口的转接单元，其内包含芯片型号为PEX8647的控制芯片，但本发明不应以此为限。 

以另一观点而言，本发明实施例提供一种支持多个图形处理单元(GPU)115_1～115_M的图形处理装置100，用以连接到至少一个伺服器170，请参考图1。本实施例与上述各实施例相似，因此相同动作方式与说明不再赘述。其不同之处在于图形处理模块110_1～110_M并不一定是嵌置于图形处理装置100内，而中央连接模块120耦接至M个显示总线，每一显示总线125_1～125_M具有时脉信号时脉信号SD_{CLOCK_1}～时脉信号SD_{CLOCK_M}，M为大于1的整数。在本实施例中，图形处理模块110_1～110_M可以弹性地插置入图形处理装置100内，因此，图形处理装置100还可以包括至多M个图形处理模块110_1～110_M，这些图形处理模块110_1～110_M通过显示总线125_1～125_M耦接至中央连接模块120。 

在上述各实施例中，每一个连接总线插槽127_1～127_M亦可包括一个状态指示灯LED。当外接扩充总线插槽140_1～140_N的插入信号S_{SET_1}～S_{SET_N}致能时，其相对应的连接总线插槽127_1～127_M会被激活，并且使其状态指示灯LED亮起，以提示使用者可插入图形处理单元115_1～115_M至连接总线插槽127_1～127_M中，让对应的伺服器170得以利用图形处理单元115_1～115_M进行图形处理。 

此外，本实施例中的每一个图形处理模块110_1～110_M亦包括一开关，当图形处理模块110_1～110_M插入被激活的连接总线插槽127_1～127_M时，使用者可按下此开关以开启图形处理模块110_1～110_M的电源。每一个图形处理模块110_1～110_M可进一步包括状态指示模块，用以显示图形处理单元的工作状态。 

综上所述，本发明实施例利用控制单元将伺服器连接至多个对应的图形处理模块，以提供多个图形处理单元给予多台伺服器或一台伺服器中的多个主机板来进行图形与影像的运算处理。本发明实施例亦利用时脉控制单元来控制与伺服器对应的图形处理模块的时脉信号，让使用者不需依照外接扩充总线插槽的连接顺序，便可使多个图形处理模块工作于对应的伺服器，故图形处理装置可以设计为独立机箱，来提供灵活连接各主机板与单独插拔或置换图形处理模块的便利。此外，本发明实施例利用转接模块以及周边设备连接传输(Peripheral Component Interconnect Express，简称PCIE)总线作为外部扩充总线，藉以广泛地与各种伺服器相连以提升其图形运算能力。 

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，故本发明的保护范围当以权利要求书所保护的范围为准。 

Claims (7)

1.一种支持多个图形处理单元的图形处理装置，用以连接到至少一伺服器，该图形处理装置包括：

一中央连接模块，耦接多个图形处理单元，每一图形处理单元包括一连接总线，该中央连接模块包括：

N个外接扩充总线插槽，每一外接扩充总线插槽具有一插入信号以及一时脉信号，当第i个外接扩充总线插槽耦接该伺服器时，第i个外接扩充总线插槽的插入信号致能，其中N为大于1的整数，i为整数且1≤i≤N；

M个连接总线插槽，每一连接总线插槽分别对应且供每一连接总线插入，以使所述多个图形处理单元连接至该中央连接模块，每一该连接总线插槽具有一时脉信号，其中M为大于1的整数；

O个控制单元，每一控制单元耦接至P个外接扩充总线插槽与Q个连接总线插槽，其中第j个控制单元将第[(j-1)×P+1]个至第j×P个外接扩充总线插槽对应到第[(j-1)×Q+1]个至第j×Q个连接总线插槽，其中O为大于1的整数，P与Q为正整数，j为整数且1≤j≤O，且O×P=N，O×Q=M；

O个时脉控制单元，其中第j个时脉控制单元耦接第j个控制单元，用以依据第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的时脉信号与插入信号来控制第[(j-1)×Q+1]个至第j×Q个连接总线插槽的时脉信号以及第j个控制单元的一参考时脉信号；

其中第j个时脉控制单元包括：

一时脉选择单元，耦接第[(j-1)×P+1]个至第j×P个外接扩充总线插槽，利用第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的插入信号产生一时脉选择信号；以及

一时脉缓冲器，耦接该时脉选择单元，用以依据该时脉选择信号将第[(j-1)×P+1]个至第j×P个外接扩充总线插槽的时脉信号其中之一传送至第[(j-1)×Q+1]个至第j×Q个连接总线插槽以及第j个控制单元，以作为第[(j-1)×Q+1]个至第j×Q个图形处理单元的时脉信号与第j个控制单元的参考时脉信号。

2.根据权利要求1所述的支持多个图形处理单元的图形处理装置，其中每一控制单元耦接M/O个图形处理单元与N/O个外接扩充总线插槽，亦即M是N的整数倍。

3.根据权利要求1所述的支持多个图形处理单元的图形处理装置，其中所述N个外接扩充总线插槽利用周边设备连接传输总线与该伺服器连接。

4.根据权利要求1所述的支持多个图形处理单元的图形处理装置，其中该中央连接模块还包括：

N个转接模块，其中第i个转接模块耦接第i个外接扩充总线插槽，而该伺服器中的一伺服器转接模块包括两个总线接口，该伺服器的伺服器转接模块与该中央连接模块中的两个转接模块相连。

5.根据权利要求1所述的支持多个图形处理单元的图形处理装置，其中每一连接总线插槽包括：

一状态指示灯，当所述N个外接扩充总线插槽其中之一或多个的插入信号致能时，其对应的连接总线插槽被激活，且该连接总线插槽的该状态指示灯亮起，以提示使用者可插入该图形处理单元至该连接总线插槽中。

6.根据权利要求5所述的支持多个图形处理单元的图形处理装置，其中每一图形处理单元包括：

一开关，当该图形处理单元插入被激活的该连接总线插槽时，通过该开关开启该图形处理单元的电源。

7.根据权利要求6所述的支持多个图形处理单元的图形处理装置，其中每一图形处理单元进一步包括：

一状态指示模块，用以显示该图形处理单元的工作状态。

Images