CN1922596A - 分立的图形系统与方法 - Google Patents

分立的图形系统与方法 Download PDF

Info

Publication number
CN1922596A
CN1922596A CNA2005800011787A CN200580001178A CN1922596A CN 1922596 A CN1922596 A CN 1922596A CN A2005800011787 A CNA2005800011787 A CN A2005800011787A CN 200580001178 A CN200580001178 A CN 200580001178A CN 1922596 A CN1922596 A CN 1922596A
Authority
CN
China
Prior art keywords
gpu
computer system
serial bus
dgs
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800011787A
Other languages
English (en)
Other versions
CN1922596B (zh
Inventor
M·B·戴蒙德
C·卡雷拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
iReady Corp
Original Assignee
iReady Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/877,723 external-priority patent/US8941668B2/en
Priority claimed from US10/877,642 external-priority patent/US8411093B2/en
Application filed by iReady Corp filed Critical iReady Corp
Priority claimed from PCT/US2005/022790 external-priority patent/WO2006004682A2/en
Publication of CN1922596A publication Critical patent/CN1922596A/zh
Application granted granted Critical
Publication of CN1922596B publication Critical patent/CN1922596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

公开了一种用于执行计算机系统的3D图形指令的分立的图形系统(DGS)、DGS单元以及可扩展的DGS。所述分立的图形系统包括用于执行3D图形指令的GPU以及被配置以封装所述GPU的DGS系统机壳。串行总线连接器被连接到所述GPU和所述DGS机壳。所述串行总线连接器被配置以将所述DGS和所述GPU可拆卸地连接到所述计算机系统。所述DGS的所述GPU经由所述串行总线连接器访问所述计算机系统，以执行所述计算机系统的3D图形指令。

Description

分立的图形系统与方法
相关申请的交叉引用
本申请涉及，并且作为参考并入，如下被共同转让的美国专利申请：
A METHOD AND SYSTEM FOR A SCALABLE DISCRETEGRAPHICS SYSTEM，by Diamond，M.，filed on June 25，2004，SerialNo.10/877,723，Att Docket No.NVID-P001335；
A DISCRETE GRAPHICS SYSTEM UNIT FOR HOUSING A GPU，by Diamond，M.，filed on Junc 25，2004，Serial No.10/877,724 Att DocketNo.NVID-P001334；and
A MULTIPLE GPU GRAPHICS SYSTEM FOR IMPLEMENTINGCOOPERATIVE GRAPHICS INSTRUCTION EXECUTION，byDiamond et al.，filed on＿，Serial No.＿，Att Docket No.NVID-P000750。
技术领域
本发明一般而言涉及计算机实现的图形。更具体而言，本发明专注用于图形应用的高度可扩展的图形处理器。本发明公开了一种独立于计算机系统波形因数的独立图形的方法与系统。
背景技术
三维(3D)图形图像的绘制(rendering)是多种电子游戏和其他应用感兴趣的内容。绘制是一个通用术语，其描述了从3D对象的数据库表示转换到在观察面上的所述对象的伪二维投影的全部多步处理。
所述绘制处理包括多个步骤，诸如，例如，建立包含了随后进行明暗和纹理处理所需的信息的多边形模型，将线性变换应用于所述多边形网格模型，挑选背面多边形，对照视体对所述多边形进行裁减，扫描转换/光栅化(rasterizing)所述多边形为象素坐标集，以及利用插值或增量的明暗技术对单个象素进行明暗/光照处理。
图形处理单元(GPU)为专用集成电路装置，其通常被用在图形系统中以加速3D绘制应用的性能。通常将GPU与中央处理单元(CPU)配合使用，从而为在计算机系统上执行的一个或多个应用生成3D图像。现代GPU典型地利用用于处理数据的图形流水线。
现代GPU子系统(例如，内插式图形卡等等)的影响力日益包括台式机系统全部价值的更大部分，并且能够与计算机系统的CPU的复杂性和完善性相匹敌。现代GPU可以包括具有2亿个晶体管并且以几百MHz运行的集成电路装置。这种现代GPU可以消耗几百瓦的功率并且需要仔细设计的热防护组件(例如，散热风扇，足够的通风等等)。
一般而言，GPU子系统(例如，GPU图形卡)的布图和性能受到很多整个系统的设计因素的约束。GPU子系统通常被设计为用接口与ATX兼容计算机系统主板连接。所述ATX波形因数是指由主导产业制造商支持的被广泛使用的产业标准主板波形因数。这种制造商包括，例如，CPU制造商、芯片组制造商、主板制造商等等。
例如，所述ATX波形因数允许用于插卡式GPU的有限数量的空间。典型的插卡式GPU经由AGP插槽连接到所述主板。所述AGP插槽具有用于所述插卡式GPU的组件的有限数量的空间。所述有限数量的空间直接影响所述插卡式GPU的热防护组件的效率。另外，由于已经提高了插卡式GPU的性能，所述AGP连接的可用功率(例如，额定电压或电流)已经逐渐变得不足。
BTX波形因数是指更新近的产业标准主板波形因数。所述BTX波形因数通常被认为是遵循“台式”PC机壳规范的下一代ATX，与更早的ATX波形因数一样，其得到所述主导产业制造商的广泛支持。不幸的是，所述BTX波形因数关于高性能GPU子系统甚至存在更多的问题。
所述BTX波形因数的问题在于，所述BTX设计规则设置了多个关于GPU子系统的型式和性能的约束。例如，BTX设计规则将所述台式机系统的CPU置于冷却气流的前入口点，而将所述GPU子系统(例如，图形卡)置于其下游气流中，并且对所述GPU子系统的物理尺寸(例如x-y-z大小)、可用气流、可用散热、以及功率输送加以限制。
类似的约束存在于膝上型计算机系统波形因数中。例如，用于膝上型计算机的GPU子系统的未来演进受到这样的事实的约束，即为了CPU及其相关芯片组的需要而优化膝上型机壳(例如，主板平台，外壳，气流等等)。该优化限制了对于任何图形子系统的实现的可用散热预算、功率输送、以及物理尺寸(例如x-y-z大小)。
通过一些最近出现的产业标准还将约束置于GPU子系统的未来性能演进上。PCI Express是一种这样的标准。一些版本的PCI Express标准规定了耦合器件(coupled device)的最大可用功率(例如，由用于PCI Express图形系统的PCI SIG规范所规定的150W)。当GPU子系统性能继续发展时，高端GPU的实现的需要可能大大超过规定的最大可用功率。除了功率不足，一些版本的PCI Express标准在所述GPU子系统和所述计算机系统平台的其余部分(例如，系统存储器，CPU等等)之间规定的带宽不够。所述不足的带宽通过阻塞在所述GPU子系统和所述计算机平台资源之间的数据通路，限制了所述GPU子系统性能的向上可扩展性。
发明内容
本发明的实施例提供了一种独立于计算机系统波形因数的独立图形的方法与系统。本发明的实施例应该消除限制了GPU子系统的向上可扩展性的数据传输带宽约束和波形因数约束。
在一个实施例中，本发明被实现为用于执行计算机系统的3D图形指令的分立的图形系统(discrete graphics system，DGS)。所述分立的图形系统包括用于执行3D图形指令的一个或多个GPU以及被配置以封装所述GPU的DGS系统机壳(system chassis)。串行总线连接器嵌入到所述DGS系统机壳并且被配置以连接到所述GPU。所述串行总线连接器被配置以将所述DGS和所述GPU可拆卸地连接到所述计算机系统。所述DGS的GPU经由所述串行总线连接器访问所述计算机系统以执行所述计算机系统的3D图形指令。在一个实施例中，然后所述被绘制的3D数据被传送回所述计算机系统，以在连接到所述计算机系统的显示器上显示。在另一个实施例中，所述被绘制的3D数据被发送到直接连接到所述DGS的用于向用户显示的显示器。在一个实施例中，所述DGS使用多个插卡式GPU。所述GPU能够被实现为单GPU内插式图形卡(例如，每个卡一个GPU)，多GPU内插式图形卡(例如，每个卡两个或多个GPU)。在一个实施例中，使用了多个内插式图形卡，其中每个卡具有两个或多个GPU。
在一个实施例中，本发明被实现为DGS(分立的图形系统)单元。所述DGS单元包括被配置以封装GPU的系统机壳，以及连接到所述系统机壳并且被配置以接纳所述GPU的GPU安装单元。串行总线连接器被连接到所述机壳并且被连接到所述GPU安装单元，其中，所述串行总线连接器被配置为将所述GPU可拆卸地连接到计算机系统，以使得所述GPU能够经由所述串行总线连接器访问所述计算机系统并执行所述计算机系统的3D图形指令。连接到所述系统机壳的电源用于向独立于所述计算机系统的所述GPU供电。在一个实施例中，所述DGS单元包括用于冷却所述GPU和所述电源的热管理系统。在另一个实施例中，所述DGS单元包括用于控制所述热管理系统和所述电源的操作以限制由所述DGS单元产生的噪声的声音管理系统。在一个实施例中，所述DGS使用多个插卡式GPU。所述GPU能够被实现为单GPU内插式图形卡(例如，每个卡一个GPU)，多GPU内插式图形卡(例如，每个卡两个或多个GPU)。在一个实施例中，使用了多个插卡式GPU，其中每个卡具有两个或更多GPU。
在一个实施例中，本发明被实现为可扩展的分立图形系统(DGS)。所述DGS包括串行总线桥(例如，PCI Express)，其被配置以将多个GPU连接到串行总线。串行总线连接器被连接到所述串行总线桥。系统机壳被连接到所述串行总线桥和所述串行总线连接器并且被配置以封装所述GPU。所述串行总线连接器被配置以可拆卸地连接到计算机系统。所述GPU经由所述串行总线桥和所述串行总线连接器访问所述计算机系统，以协同地执行来自所述计算机系统的3-D图形指令。在一个实施例中，所述串行总线桥被配置以通过将至少一个新的GPU与现有的GPU在功能上相连接，使得能够向上扩展所述计算机系统的3D绘制性能。所述新的GPU和现有的GPU协同地执行来自所述计算系统的图形指令。在一个实施例中，所述多GPU图形系统使用了多个插卡式GPU。所述GPU能够被实现为单GPU内插式图形卡(例如，每个卡一个GPU)，多GPU内插式图形卡(例如，每个卡两个或多个GPU)。在一个实施例中，使用了多个内插式图形卡，其中每个卡具有两个或多个GPU。
附图说明
作为举例，而不是限制，通过附图说明本发明，并且，在其中相似的参考数字指示相似的元件。
图1示出了依照本发明一个实施例的计算机系统；
图2示出了依照本发明一个实施例的DGS，其中所述DGS被连接以驱动显示器；
图3示出了依照本发明一个实施例的DGS，其中所述DGS被配置以利用所述直接连接到计算机系统的显示器；
图4示出了依照本发明一个实施例的计算机系统的某些组件和总线；
图5示出了依照本发明一个实施例的计算机系统的某些组件；
图6示出了用于描述依照本发明一个实施例的DGS经由PCI Express连接器连接到计算机系统的方式的图示；
图7示出了依照本发明一个实施例的DGS的内部组件；
图8示出了依照本发明一个实施例的所述DGS的所述内部组件的示例性结构；
图9示出了依照本发明一个实施例的可扩展的DGS；
图10示出了这样的示图，其说明了随着额外的GPU被加入到依照本发明一个实施例的DGS中，绘制性能得到提高；
图11示出了依照本发明一个实施例的基于AGP的卡式安装的GPU；
图12示出了依照本发明一个实施例的基于PCI Express的卡式安装的GPU；
图13示出了用于描述依照本发明一个实施例的多GPU(图形处理单元)图形系统的内部组件的框图；
图14示出了这样的示图，其描述了可用于依照本发明一个实施例的多GPU图形系统的操作范围；
图15示出了这样的示图，其描述了由所述GPU的每一个执行各自的图形指令工作量的方式；
图16示出了依照本发明一个实施例的DGS的侧视图；
图17示出了依照本发明一个实施例的DGS的正视图；
图18示出了依照本发明一个实施例的所述机壳盖被打开的DGS的视图；
图19示出了依照本发明一个实施例的DGS的机壳盖正被合上时的视图；
图20示出了依照本发明一个实施例的经由PCI Express电缆被连接到膝上型计算机系统的DGS的视图；
图21示出了依照本发明一个实施例的用于驱动所述膝上型计算机系统的显示器的DGS的视图。
具体实施方式
现在将详细地介绍本发明优选的实施例，在附图中对其中的例子进行说明。当结合所述优选实施例描述本发明时，应当理解的是，它们并不意在将本发明限制于这些实施例。相反，本发明意在覆盖替换、修改和等同，其可以被包括在由所附权利要求所定义的本发明的精神和范围内。此外，在本发明实施例的如下详细的描述中，为了提供对本发明的彻底理解，阐明了许多具体的细节。然而，本领域一般技术人员可以认识到，本发明可以被实施而无需这些具体的细节。在其他情况下，没有对众所周知的方法、程序、组件以及电路进行详细地描述，以不至于不必要地使得本发明实施例的特征不明显。
记法和名称
接下来，将依照对计算机存储器中的数据比特的操作的程序、步骤、逻辑块、处理、以及其他符号表示来提出所述详细描述的一些部分。这些描述和表示是数据处理领域的一般技术人员所常用的以最有效地将他们工作的主旨传达给本领域其他技术人员的方式。程序、计算机执行的步骤、逻辑块、处理等等，在这里，通常被设想为导出所要结果的自相一致的一系列步骤或指令。所述步骤是需要对物理量进行物理操作的步骤。通常，尽管不是必须地，这些量采取能够在计算机系统中被存储、传送、组合、比较，以及进行其它操作的电或磁信号的形式。已经证明，主要因为共同使用的原因，称这些信号为比特、值、元素、符号、字符、术语、数字等等有时是方便的。
应当记住的是，然而，所有这些以及类似的术语与适当的物理量有关，并且仅仅是应用于这些量的方便的标记。除非具体地声明，否则，从如下讨论中明显地，值得注意的是，贯穿本发明，诸如“处理”或“访问”或“执行”或“存储”或“绘制”等等的用于讨论的术语，指示计算机系统(例如，图1的计算机系统100)或类似的电子计算装置的动作或处理，所述动作或处理用于，将被表示为所述计算机系统的寄存器或存储器中的物理量的数据，操控或变换到相似地被表示为所述计算机系统存储器或寄存器或其他这种信息存储、传输、或显示装置中的物理量的其他数据。
计算机系统平台
现在参照图1，示出了依照本发明一个实施例的计算机系统100。依照本发明一个实施例的计算机系统100提供了用于实现本发明的某些基于软件的功能性的执行平台。如图1所描述的，计算机系统100包括CPU 101和系统存储器102。分立图形系统(例如，下文中的DGS)110被经由总线115和桥120连接到CPU 101和系统存储器102。在系统100的实施例中，系统存储器102存储用于CPU 101和DGS 110两者的指令和数据。DGS110经由桥120访问系统存储器102。桥120经由总线115与DGS 110通信并且起到对总线115和计算机系统100各自的数据格式进行桥接的功能。应当注意的是，计算机系统100包括任意类型的计算装置，包括而没有限制，台式计算机、服务器、工作站、膝上型计算机、基于计算机的仿真器、掌上计算机和其他诸如个人数字助理的便携式/手持装置、平板计算机、游戏控制台、蜂窝电话、智能手机、手持游戏系统等等。
如上所述，本发明的某些处理和步骤，在一个实施例中，被实现为驻留在计算机系统(例如，系统100)的计算机可读存储器(例如，系统存储器102)中，并且由系统100的CPU 101和DGS 110执行的一系列指令(例如，软件程序)。当其被执行时，所述指令使得计算机系统100实现如下所述的本发明的功能性。
图1的计算机系统100的实施例示出了被连接以利用DGS 100执行3D图形指令的计算机系统的基本组件。DGS 110包括至少一个用于执行3D图形指令的GPU。所述GPU被装入被配置以封装所述GPU并且提供用于其最佳操作的必要资源的DGS系统机壳。DGS 110包括连接到总线115的串行总线连接器，并由此将DGS 110连接到桥组件120。在一个实施例中，总线115是PCI Express串行总线。DGS 110的所述GPU经由串行总线115访问所述计算机系统，以执行所述计算机系统的3D图形指令。如此，DGS 110提供分离的并且独立于计算机系统100的约束/资源的分立图形系统。后面更详细地描述DGS 110的内部组件(例如，图7等等)。
图2示出了依照本发明一个实施例的DGS 110，其中DGS 110被连接以直接驱动显示器201(例如，LCD显示器，CRT显示器等等)。在这个实施例中，DGS 110包括驱动显示器201所必须的组件(例如，帧缓冲器，DAC等等)。显示器201经由，例如，显示适配器电缆202(例如，模拟视频电缆，数字视频电缆等等)，被连接到DGS 110。
图2的DGS 110实施例提供了这样的优点，即被绘制的视频数据(例如，被绘制的3D视频的帧)能够被直接发送到显示器201，所述数据被假设经过总线115发送到计算机系统100。这具有减少对总线115上的带宽的要求的效果。
图3示出了依照本发明一个实施例的DGS 310，其中所述DGS 310被配置以利用被直接连接到计算机系统300的显示器201(例如，与图2的实施例中显示器201被连接到所述DGS相对比)。DGS 310的实施例被配置以利用总线115的可用带宽将被绘制的视频数据传送回计算机系统300。DGS 310与计算机系统300的组件(例如，CPU 301、系统存储器302、桥320以及计算机系统GPU 330)一起起作用以在显示器201上呈现所述被绘制的视频数据。因而，在这种情况下，计算机系统GPU 330的资源(例如，帧缓冲器、DAC等等)被用于驱动显示器201。
图3的DGS 310实施例提供了这样的优点，即在典型台式计算机或膝上型计算机系统中的可用资源能够被用于驱动显示器201。这使得DGS 301可以被典型计算机系统更容易地连接和使用。例如，当需要强大的3D绘制系统的性能利益，DGS 301能够热插到计算机系统300并且立即开始驱动其显示器201，与其形成对比的是，迫使用户从计算机系统300断开显示器201并将所述显示器重新连接到DGS 310。
图4示出了依照本发明一个实施例的计算机系统400的某些组件和总线415。在本实施例中，总线415为PCI Express总线。PCI Express总线415将DGS 410连接到计算机系统400的PCI Express桥420。PCI Express桥420提供了在CPU 401、系统存储器402以及个人装置(例如，磁盘驱动器421、DVD驱动器422等等)之间的内部数据传输带宽。
PCI Express总线415的使用提供了多个优点。例如，PCI Express包括串行总线标准，其用于将数据串行化，以获得与较老的并行总线标准(例如，AGP等等)相比更有效率的传输。此外，所述PCI Express标准定义了增大的带宽传输模式，由此多个“通道(lane)”能够被结合以扩展数据传输带宽。例如，用于将图形子系统连接到系统存储器的典型的PCIExpress总线被指定为“16通道”的总线，由此16串行PCI Express数据路径被链接以提供相当于单通道PCI Express总线16倍的数据传输带宽。如果需要更多的带宽，可将额外数目的PCI Express通道用于实现总线415。
PCI Express总线415能够比较老的并行总线更长。例如，现有技术的AGP总线不冒数据偏斜和数据败坏的风险，则不能长于几个毫米。这有效地迫使所述GPU被直接设置于，或被插入到计算机系统的主板上。相反，PCI Express总线电缆能够长于一米，允许从计算机系统400的机壳上完全移开DGS 410(例如，置于某一距离之外)。
图5示出了依照本发明一个实施例的计算机系统500的某些组件。在计算机系统500的实施例中，PCI Express北桥424和PCI Express南桥425被用于替代图4计算机系统400中的单桥420。计算机系统500示出了典型的北桥/南桥结构，其中，北桥424提供了用于系统存储器402的存储器主控器/存储器控制器功能性，并且南桥425提供了用于外围装置(例如，磁盘驱动器421、DVD驱动器422等等)的数据传输带宽。
图6示出了用于描述依照本发明一个实施例的DGS经由PCI Express连接器601和602连接到计算机系统的方式的示图。所述PCI Express标准提供了热插拔能力，由此可以在保持开启时将装置从PCI Express总线连接和断开。这允许在请求时实际地将DGS 410插入计算机系统400。例如，当需要高性能3D绘制(例如，对于高保真实时3D绘制应用)时，能够将DGS 410简单地插入以提供必要的性能。另外，如上所述，PCI Express总线电缆415可以长于一米，使得能够从计算机系统500的机壳中完全移除DGS 410。
图7示出了依照本发明一个实施例的DGS 710的内部组件。如图7中所描述的，DGS 710包括与所述计算机系统机壳相分离的机壳。该机壳包括用于连接PCI Express总线415的DGS桥720、一个或多个GPU 730、电源721、热管理系统722，以及声音管理系统723。
如图7所描述的，DGS 710实施例包括一个或多个用于执行来自所连接的计算机系统(例如，计算机系统500等)的图形指令的GPU。如上所述，经由PCI Express总线415从所述计算机系统接收所述图形指令。
独立电源721用于独立于计算机系统的电源向DGS组件提供电力。因而，对于未来GPU性能提高的电源需求能够独立于任何工业标准计算机系统结构(例如，ATX波形因数标准，BTX波形因数标准等等)的任何外部约束而发展。
热管理系统722用于提供独立于计算机系统的冷却结构的冷却源。因而，对于未来GPU性能提高的冷却需求能够独立于任何外部约束(例如，BTX冷却标准等等)而发展。例如，热管理系统722可以包括散热风扇、热管机制、液冷机制等等。
相似地，声音管理系统723用于提供声音管理机制/算法，其独立于计算机系统的冷却、电力或操作约束起作用。例如，专门的声音吸收材料可以被用在DGS 710的机壳中。相似地，特殊的操作模式能够被用于控制DGS 710的电源721和DGS 710的热管理系统722的速度/操作以减小噪声。
图8示出了依照本发明一个实施例的DGS 710的内部组件的示例性结构。如图8中所描述的，DGS 710包括用于为GPU 730和电源721提供散热的散热风扇(HSF)801和电源风扇(PSF)802。在图8的实施例中，这些组件受到声音管理系统723的控制。在图8的实施例中，示出了分立的电源连接803(例如，AC电源)连接到电源721并且示出了用于显示器201的专用连接。
图9示出了依照本发明一个实施例的可扩展的DGS 910。如图9所描述的，DGS 910包括其功能是将多个GPU连接到PCI Express总线415的DGS桥720。示出了多个GPU被连接到桥720。这如GPU 1901、GPU2902以及GPU X 904所示。所述GPU(GPU 1到GPU X)的每一个具有各自的到DGS桥720的总线链路(如链路911-914所示)。
DGS 910的实施例示出了依照本发明一个实施例的DGS的可扩展性特征。DGS桥720的功能为在链路911-914中协同地共享PCI Express总线415的数据传输带宽。所述共享被配置为允许所述GPU协同地执行来自所连接的计算机系统(例如，计算机系统500)的3D图形指令。
如上所述，具有多通道PCI Express总线连接(例如，16通道PCIExpress总线)的可用数据传输带宽消除了存在于先有技术类型的并行总线连接中的关键的性能瓶颈。所述可用数据传输带宽使得图形子系统的性能能够迅速地扩展。本发明的实施例通过利用在协同的执行阵列中的GPU来运用这个增大的数据传输带宽。
可在可用的GPU中分配图形处理工作量，从而使得能够并行执行所述工作量。这种协同的执行使得图形子系统的绘制性能能够迅速扩展。另外，因为依照本发明实施例的DGS系统的特征，所述扩展不受任何所连接的计算机系统的约束(例如，电力约束，热约束等等)的限制。
例如，因为DGS系统910可以包括其自己的专用电源(例如，图8的电源721)，并且因为DGS系统910可以包括其自己的热管理系统(例如，图8的HSF 801和PSF 802)，整个图形子系统的性能可以不受约束地随技术变化而迅速发展。此外，这种计算机系统相关的约束的消除，允许如图9中所示包括多个GPU，这提供了图形子系统性能的快速向上扩展。
在一个实施例中，DGS桥720的功能为以循环的方式将PCI Express总线415的带宽顺序地分配给所述GPU的每一个。例如，当所述GPU工作于和完成所述整个图形执行工作量的部分时，能够将16通道PCIExpress总线415的全部带宽循环地分配给所述GPU。可选地，在一个实施例中，桥720能够实现仲裁机制，由此基于需要将总线415分配给所述GPU。
图10示出了这样的示图，其说明了随着额外的GPU被加入到依照本发明一个实施例的DGS 910中，绘制性能得到提高。如图10中所示，增加额外的GPU引起了DGS 910的绘制性能的快速提高。例如，从单GPUDGS转变到双GPU DGS产生了将近100％的绘制能力增加。应当注意的是，由于需要一些额外的开销以确保所述图形处理工作量的正确的协同执行，所述增加的绘制能力不完全是100％。
图11示出了依照本发明一个实施例的基于AGP的卡式安装的GPU1101。GPU 1101包括图形处理器1105、图形存储器1106、以及AGP边缘连接(AGP edge connect)1107。因而GPU 1101包括在典型的零售插口(retail outlet)中可用的典型的GPU。依照本发明实施例的DGS系统能够将这种GPU作为现货(off-the-shelf)利用。所述DGS的机壳将包括被配置为接受边缘连接GPU 1101的AGP边缘连接插口。
例如，用户可以购买GPU 1101以替换较老的GPU。通过简单地从所述DGS移去较老的GPU和简单地插入新的GPU 110可以完成所述升级。需要用户打开或进入所述计算机系统的机壳来完成所述移去和替换。
相似地，例如，用户可以购买GPU 1101以补充安装在所述DGS中的已有GPU。这允许用户通过利用如上所述的DGS的协同图形指令执行特征来立即扩展所述用户的图形子系统的性能。
图12示出了依照本发明一个实施例的基于PCI Express的卡式安装的GPU 1201。GPU 1201基本上类似于GPU 1101。相比于图11的AGP边缘连接，GPU 1201包括图形处理器1205、图形存储器1206以及PCIExpress连接1207。另外，GPU 1201具有一个或多个用于将电源直接连接到GPU 1201的分离的电源连接器1208。这种电源连接器1208对于现代高性能的GPU正变得日益普遍。除了PCI Express连接GPU 1201之外，所述DGS的机壳将包括被配置的PCI Express连接插口，并且还将包括用于电源连接器1208的适当的插口。
应当注意的是，在一个实施例中，DGS能够接受不同类型的卡式安装的GPU。例如，所述DGS的机壳能够包括用于接受基于AGP的GPU和/或基于PCI Express的GPU的供应品。
图13示出了用于描述依照本发明一个实施例的多GPU(图形处理器单元)图形系统1300的内部组件的框图。所述多GPU图形系统包括多个GPU 901-904，其被配置以执行来自计算机系统的图形指令。GPU输出多路复用器1302和控制器单元，包括帧同步主控器1301和各自的时钟控制单元1311-1313，被连接到GPU 901-904。多GPU图形系统1300可以被用于实现DGS的协同的GPU执行处理。
在本实施例中，帧同步主控器1301和各自的时钟控制单元1311-1313被配置以控制GPU 901-904和输出多路复用器1302，从而使得GPU901-904协同地执行来自所述计算机系统的图形指令。时钟控制单元1311-1313的功能为启用或禁用各自的GPU 901-904。帧同步主控器1301的功能为使得由各GPU 901-904产生的被绘制的3D图形帧同步。通过输出多路复用器1302来结合各GPU 901-904的输出，以产生得到的GPU输出流1330。存储器主控器1320(例如，图4的桥420)控制到存储器1321(例如，图4的系统存储器402)的访问。
因而，多GPU图形系统1300说明了依照本发明一个实施例的示例性结构，在其中能够实现和控制在多个GPU(例如，GPU 901-904)之间的协同执行。应当注意的是，尽管系统1300示出了一种示例性结构，但用于在多个GPU之间的密切地协同执行的其他结构是可能的。
图14示出了用于描述可用于依照本发明一个实施例的多GPU图形系统1300的操作范围的示图。图形系统1300能够采用低功率模式和高功率模式。例如，为了实现低功率模式，所述控制单元关闭GPU 901-904中的一个或多个。这节省了功率同时也降低了图形系统1300的最佳性能。为了实现高功率模式，所述控制器单元开启额外的GPU以送出额外的绘制性能。这提高了最佳绘制性能同时也增加了功率消耗。
这种实现关于功率和性能的不同工作模式的能力，使得多GPU图形系统1300能够在多个不同的功率/性能点工作。该特征在图14中图示说明，GPU图形系统1300的工作范围1401如图所示远大于标称的现有技术GPU架构的范围1402。
图15示出了用于描述由所述GPU 901-904的每一个执行各自的图形指令工作量的方式的图示。例如，在一个实施例中，绘制工作量的顺序的帧被分配给GPU 901-904(例如，帧1，帧2等等到帧N+N)。所述顺序的帧能够被以关于时间的交错方式分配给GPU 901-904，从而使得所述帧基本上被并行执行并且能够被所述输出多路复用器结合成不中断的GPU输出流，如线1501所示。如此，GPU 901-904的每一个各自的图形指令工作量由所述GPU并行执行。
应当注意的是，尽管多GPU图形系统1300能够被用于实现连接到所述计算机系统的DGS的功能性，多GPU图形系统1300也能被直接嵌入到计算机系统的机壳中(例如，被直接并入到台式计算机系统中)。
在一个实施例中，GPU 901-903的每一个具有其自己的时钟，从而使得围绕所述芯片或系统的时钟分布和GPU到GPU的时滞不像在其他设计中一样关键。这能够显著地减小芯片或电路板布图的成本和复杂性。每一个GPU与其相邻GPU一起，负责生成输出流1330的一部分(例如，帧、系列帧等等)。在一个实施例中，GPU 901-903整体上以比应用(例如，3D绘制应用)所需的帧速率略微快的帧速率运行，以消除合成图像序列的不流畅。如图13中所示，通过输出多路复用器1302对这些帧进行结合，以最终的每秒N帧进行输送。这显著地扩大了系统1300的填充率和帧速率性能，而不必重新设计GPU内核或使用“尖端(bleeding edge)”半导体制造工艺和超高频。在一个实施例中，GPU阵列共享存储器，从而使得整个系统成本远少于其他架构。所述GPU到GPU的时滞、帧分布以及输出多路复用器1302由帧同步主控器1301进行管理。
如此，系统1300架构提供了很多好处。例如，对于受到AC约束的超高性能的图形实现，诸如工作站和桌面应用，通过再使用GPU内核的超级扩展的(super-scaled)芯片级设计或利用PCB上芯片(chip-on-PCB)方案，能够获得非常高的性能。相似地，对于来自相同的基本的可重定目标之GPU构件块(例如，对于诸如移动电话、PDA和移动PC的便携式应用)的超低功率的图形方案，能够提供图形性能。在发布每一代具有极限性能和极限移动图形方案的GPU产品时，这个特征产生了快速上市和NRE(非复现工程)的成本优势。能够以显著降低的时钟频率，提供相当的填充率和帧速率，因此以极低的功率送出了性能。例如，如上所述，所述每GPU时钟(clock-per-GPU)的特性使得未使用的GPU可以如应用所指示的动态地开启和关闭。简单的2D界面和DVD或mgeg再现只需要整个系统1300的一小部分进行活动，由此显著地减小了所使用的功率。
应当注意的是，尽管已经在基于DGS机壳的系统的语境下描述了图形系统1300，图形系统1300的架构能够在多种计算机系统平台，包括，例如，台式机、工作站、移动PC、移动电话、PDA、芯片组等等中实现。
参照图16至图21，示出了依照本发明一个实施例的DGS的多个视图。图16示出了依照本发明一个实施例的DGS的侧视图。图17示出了所述DGS的正视图。图18示出了机壳盖被拆开的DGS的视图。该视图示出了两个连接到所述DGS的机壳的内部GPU卡。图19示出了所述DGS的机壳盖正被合上时的视图。图20示出了经由PCI Express电缆被连接到膝上型计算机系统的DGS的视图。图21示出了用于驱动所述膝上型计算机系统的显示器的DGS的视图。
为了说明和描述的目的，已经提出了对本发明具体实施例的前述描述。它们的目的不在于将本发明穷尽或限制到所公开的精确形式，并且明显地，根据以上讲解，许多修改和变型是可能的。为了最好地解释本发明的原理及其实际应用，选择和描述了所述实施例，以由此使得本领域其他技术人员能够最好地利用本发明以及具有适合于预期的特定用途的各种修改的各种实施例。其意在使得本发明的范围由所附权利要求及其等同所定义。
包括，例如，台式机、工作站、移动PC、移动电话、PDA、芯片组等等。
参照图16至图21，示出了依照本发明一个实施例的DGS的多个视图。图16示出了依照本发明一个实施例的DGS的侧视图。图17示出了所述DGS的正视图。图18示出了机壳盖被拆开的DGS的视图。该视图示出了两个连接到所述DGS的机壳的内部GPU卡。图19示出了所述DGS的机壳盖正被合上时的视图。图20示出了经由PCI Express电缆被连接到膝上型计算机系统的DGS的视图。图21示出了用于驱动所述膝上型计算机系统的显示器的DGS的视图。
宽泛地，本文讲解了以下内容。公开了用于执行计算机系统的3D图形指令的分立的图形系统(DGS)，DGS单元，以及可扩展的DGS。所述分立的图形系统包括用于执行3D图形指令的GPU以及被配置以封装所述GPU的DGS系统机壳。串行总线连接器被连接到所述GPU和所述DGS机壳。所述串行总线连接器被配置以将所述DGS和所述GPU可拆卸地连接到所述计算机系统。所述DGS的所述GPU经由所述总线连接器访问所述计算机系统以执行所述计算机系统的3D图形指令。
宽泛地，本文公开了一种可扩展的分立的图形系统(DGS)。所述DGS包括被配置以将多个GPU连接到串行总线的串行总线桥。串行总线连接器被连接到所述串行总线桥。系统机壳被连接到所述串行总线桥和所述串行总线连接器，并被配置以封装所述GPU。所述串行总线连接器被配置以可拆卸地连接到所述计算机系统。所述GPU经由所述串行总线桥和所述串行总线连接器访问所述计算机系统，以协同地执行来自所述计算机系统的3-D图形指令。
宽泛地，本文公开了一种DGS(分立的图形系统)单元。所述DGS单元包括：被配置以封装GPU的系统机壳，用于执行3-D图形指令的GPU，以及被连接到所述系统机壳并被配置以接纳所述GPU的GPU安装单元。串行总线连接器被连接到所述机壳并且被连接到所述GPU安装单元，其中所述串行总线连接器被配置以将所述GPU可拆卸地连接到计算机系统，从而使得所述GPU能够经由所述串行总线连接器访问所述计算机系统并且执行所述计算机系统的3-D图形指令。被连接到所述系统机壳的电源用于向独立于所述计算机系统的所述GPU供电。
宽泛地，本文公开了一种用于执行计算机系统的3D图形指令的分立的图形系统(DGS)。所述分立的图形系统包括用于执行3D图形指令的GPU和被配置以封装所述GPU的DGS系统机壳。串行总线连接器被连接到所述GPU和所述GDS机壳。所述串行总线连接器被配置以将所述DGS和所述GPU可拆卸地连接到所述计算机系统。所述DGS的所述GPU经由所述总线连接器访问所述计算机系统以执行所述计算机系统的3D图形指令。
为了说明和描述的目的，已经提出了对本发明具体实施例的前述描述。它们的目的不在于将本发明穷尽或限制到所公开的精确形式，并且明显地，根据以上讲解，许多修改和变型是可能的。为了最好地解释本发明的原理及其实际应用，选择和描述了所述实施例，以由此使得本领域其他技术人员能够最好地利用本发明以及具有适合于预期的特定用途的各种修改的各种实施例。其意在使得本发明的范围由所附权利要求及其等同所定义。

Claims (57)

1.一种分立的图形系统，包括：
用于执行3D图形指令的GPU；
被配置以封装所述GPU的系统机壳；以及
被连接到所述GPU和所述机壳的串行总线连接器，其中，所述串行总线连接器被配置以将所述GPU可拆卸地连接到计算机系统，并且其中，所述GPU经由所述串行总线连接器访问所述计算机系统以执行所述计算机系统的所述3D图形指令。
2.根据权利要求1的系统，其中，所述系统是为分立的图形绘制系统配置的计算机系统，进一步包括：
计算机系统。
3.根据权利要求1的分立的图形系统，其中，所述串行总线连接器为PCI Express连接器。
4.根据权利要求1的分立的图形系统，其中，所述GPU被可拆卸地连接到所述串行总线连接器和所述系统机壳。
5.根据权利要求1的分立的图形系统，其中，所述GPU是被连接到所述串行总线连接器的卡式安装的GPU。
6.根据权利要求1或2的分立的图形系统，其中，所述GPU被配置以执行所述计算机系统的所述3D图形指令，从而驱动被连接到所述计算机系统的显示器。
7.根据权利要求1或2的分立的图形系统，其中，所述GPU被配置以执行来自所述计算机系统的所述3D图形指令，从而驱动被连接到所述GPU的显示器。
8.根据权利要求1或2的分立的图形系统，进一步包括：
多个GPU，其被连接到所述系统机壳和所述串行总线连接器，并且被配置以协同地执行来自所述计算机系统的所述3D图形指令。
9.根据权利要求1的分立的图形系统，进一步包括：
电源，其被连接到所述系统机壳以向独立于所述计算机系统的所述GPU供电。
10.一种用于分立的图形系统的方法，包括以下步骤：
利用GPU执行3D图形指令；
将所述GPU封装在系统机壳中；以及
通过使用所述GPU经由串行总线连接器访问计算机系统以执行所述计算机系统的所述3D图形指令，其中，所述串行总线连接器被连接到所述GPU和所述机壳，并且其中，所述串行总线连接器被配置以将所述GPU可拆卸地连接到所述计算机系统。
11.根据权利要求10的方法，其中，所述串行总线连接器为PCIExpress连接器。
12.根据权利要求10的方法，其中，所述GPU被可拆卸地连接到所述串行总线连接器和所述系统机壳。
13.根据权利要求10的方法，其中，所述GPU是被连接到所述串行总线连接器的卡式安装的GPU。
14.根据权利要求10的方法，其中，所述GPU被配置以执行所述计算机系统的所述3D图形指令，从而驱动被连接到所述计算机系统的显示器。
15.根据权利要求10的方法，其中，所述GPU被配置以执行来自所述计算机系统的所述3D图形指令，从而驱动被连接到所述GPU的显示器。
16.根据权利要求10的方法，进一步包括：
通过利用被连接到所述系统机壳和所述串行总线连接器的多个GPU，协同地执行来自所述计算机系统的所述3D图形指令。
17.根据权利要求10的方法，进一步包括：
通过利用被连接到所述系统机壳的电源，向独立于所述计算机系统的所述GPU供电。
18.一种DGS(分立的图形系统)单元，包括：
被配置以封装GPU的系统机壳，用于执行所述3-D图形指令的所述GPU；
被连接到所述系统机壳并被配置以接纳所述GPU的GPU安装单元；
被连接到所述机壳并且被连接到所述GPU安装单元的串行总线连接器，其中所述串行总线连接器被配置为将所述GPU可拆卸地连接到计算机系统，以使得所述GPU能够经由所述串行总线连接器访问所述计算机系统并执行所述计算机系统的3-D图形指令；以及
被连接到所述系统机壳用于向独立于所述计算机系统的所述GPU供电的电源。
19.根据权利要求18的DGS单元，其中，所述系统机壳包括适合于包含所述GPU并使得能够访问所述GPU的可拆卸的外壳。
20.根据权利要求18的DGS单元，进一步包括：被连接到所述机壳用于冷却所述GPU的散热单元，其中，独立于所述计算机系统提供所述冷却。
21.根据权利要求18的DGS，其中，所述串行总线连接器是适合于经由PCI Express电缆连接到所述计算机系统的PCI Express连接器。
22.根据权利要求18的DGS，其中，所述GPU安装单元被配置以可拆卸地连接到所述GPU并将所述GPU连接到所述串行总线连接器和所述系统机壳。
23.根据权利要求22的DGS，其中，所述GPU安装单元被配置为接受基于AGP的卡式安装的GPU。
24.根据权利要求22的DGS，其中，所述GPU安装单元被配置以接受基于PCI-express的卡式安装的GPU。
25.根据权利要求22的DGS，其中，所述GPU安装单元被配置以热插拔卡式安装的GPU。
26.根据权利要求18的分立的图形系统，其中，所述GPU被配置以执行来自所述计算机系统的所述3-D图形指令，从而驱动被连接到所述计算机系统的显示器。
27.根据权利要求18的分立的图形系统，进一步包括：
显示器连接器，其被配置以被连接到显示器并且使得所述GPU能够执行来自所述计算机系统的所述3-D图形指令以驱动所述显示器。
28.根据权利要求18的独立的图形系统，其中，所述GPU安装单元被配置以接纳多个GPU并且将所述GPU连接到所述串行总线连接器，使得所述GPU能够协同地执行来自所述计算机系统的所述3-D图形指令。
29.一种DGS(分立的图形系统)外壳，包括：
具有被配置以封装GPU的上半部分和下半部分的铰接的系统机壳，用于执行3-D图形指令的所述GPU；
被连接到所述系统机壳并被配置以接纳所述GPU的GPU连接器；
被连接到所述机壳并且被连接到所述GPU连接器的串行总线连接器，其中，所述串行总线连接器被配置为将所述GPU可拆卸地连接到计算机系统，以使得所述GPU能够经由所述串行总线连接器访问所述计算机系统并执行所述计算机系统的所述3-D图形指令；
被连接到所述系统机壳用于向独立于所述计算机系统的所述GPU供电的电源；以及
被连接到所述机壳用于冷却所述GPU的散热单元，其中，独立于所述计算机系统提供所述冷却。
30.根据权利要求29的DGS外壳，其中，所述系统机壳包括适合于包含所述GPU并使得能够访问所述GPU的可拆卸的外壳。
31.根据权利要求29的DGS外壳，其中，所述串行总线连接器是适合于经由PCI Express电缆连接到所述计算机系统的PCI Express连接器。
32.根据权利要求29的DGS外壳，其中，所述GPU安装单元被配置以可拆卸地连接到所述GPU并将所述GPU连接到所述串行总线连接器和所述系统机壳。
33.根据权利要求32的DGS外壳，其中，所述GPU安装单元被配置以热插拔卡式安装的GPU。
34.根据权利要求29的DGS外壳，其中，所述GPU被配置以执行来自所述计算机系统的所述3-D图形指令，从而驱动被连接到所述计算机系统的显示器。
35.根据权利要求29的DGS外壳，进一步包括：
显示器连接器，其被配置以被连接到显示器并且使得所述GPU能够执行来自所述计算机系统的所述3-D图形指令以驱动所述显示器。
36.根据权利要求29的DGS外壳，其中，所述GPU安装单元被配置以接纳多个GPU并且将所述GPU连接到所述串行总线连接器，使得所述GPU能够协同地执行来自所述计算机系统的所述3-D图形指令。
37.一种DGS(分立的图形系统)单元，包括：
被配置以封装GPU的系统机壳，用于执行3-D图形指令的所述GPU；
被连接到所述系统机壳并被配置以接纳所述GPU的GPU连接器；
被连接到所述机壳并且被连接到所述GPU连接器的PCI Express连接器，其中，所述PCI Express连接器被配置为将所述GPU可拆卸地连接到计算机系统，以使得所述GPU能够经由串行总线连接器访问所述计算机系统并执行所述计算机系统的所述3-D图形指令；
被连接到所述系统机壳用于向独立于所述计算机系统的所述GPU供电的电源；
被连接到所述机壳用于冷却所述GPU的散热单元，其中，独立于所述计算机系统提供所述冷却；以及
其中，GPU安装单元被配置以接纳多个GPU并且将所述GPU连接到所述PCI Express连接器，使得所述GPU能够协同地执行来自所述计算机系统的所述3-D图形指令。
38.一种可扩展的分立的图形系统，包括：
被配置以将多个GPU连接到串行总线的串行总线桥；
被连接到所述串行总线桥的串行总线连接器；以及
被连接到所述串行总线桥和串行总线连接器，并且被配置以封装所述GPU的系统机壳，其中，所述串行总线连接器被配置以可拆卸地连接到计算机系统，并且其中，所述GPU经由所述串行总线桥和所述串行总线连接器访问所述计算机系统，以执行来自所述计算机系统的3-D图形指令。
39.根据权利要求38的可扩展的分立的图形系统，其中，所述串行总线桥被配置以经由PCI Express总线连接到所述计算机系统，并且经由所述PCI Express总线将多个GPU的每一个连接到所述计算机系统。
40.根据权利要求39的可扩展的分立的图形系统，其中，在所述串行总线桥和所述计算机系统之间的所述PCI Express总线是至少16通道的PCI Express总线连接。
41.根据权利要求39的可扩展的分立的图形系统，其中，所述串行总线桥经由至少16通道的PCI Express总线连接被连接到所述多个GPU的每一个。
42.根据权利要求38的可扩展的分立的图形系统，其中，所述串行总线桥被配置以通过连接至少一个新的GPU和至少一个被连接到所述串行总线桥的现有的GPU，使得所述计算机系统的3-D绘制性能能够向上扩展，其中，所述新的GPU和所述现有的GPU协同地执行来自所述计算机系统的图形指令。
43.根据权利要求42的可扩展的分立的图形系统，其中，所述新的GPU和所述现有的GPU为卡式安装的GPU。
44.根据权利要求38的可扩展的分立的图形系统，其中，所述GPU被配置以执行所述计算机系统的所述3-D图形指令，从而驱动被连接到所述计算机系统的显示器。
45.根据权利要求38的可扩展的分立的图形系统，进一步包括：
被连接到所述系统机壳用于向独立于所述计算机系统的所述GPU供电的电源。
46.一种用于可扩展的分立的图形系统的方法，包括：
经由串行总线并且通过利用串行总线桥来访问多个GPU；
访问被连接到所述串行总线桥的串行总线连接器；以及
执行来自计算机系统的3-D图形指令，其中，所述GPU经由所述串行总线桥和所述串行总线连接器访问所述计算机系统，并且其中，所述串行总线连接器被配置以可拆卸地连接到所述计算机系统。
47.根据权利要求46的方法，其中，所述串行总线桥被配置以经由PCI Express总线连接到所述计算机系统，并且经由所述PCI Express总线将所述多个GPU的每一个连接到所述计算机系统。
48.根据权利要求47的方法，其中，在所述串行总线桥和所述计算机系统之间的所述PCI Express总线是至少16通道的PCI Express总线连接。
49.根据权利要求47的方法，其中，所述串行总线桥经由至少16通道的PCI Express总线连接被连接到所述多个GPU的每一个。
50.根据权利要求46的可扩展的分立的图形系统，其中，所述串行总线桥被配置以通过连接至少一个新的GPU和至少一个被连接到所述串行总线桥的现有的GPU，使得所述计算机系统的3-D绘制性能能够向上扩展，其中，所述新的GPU和所述现有的GPU协同地执行来自所述计算机系统的图形指令。
51.根据权利要求50的方法，其中，所述新的GPU和所述现有的GPU为卡式安装的GPU。
52.根据权利要求46的方法，其中，所述GPU被配置以执行所述计算机系统的所述3-D图形指令，从而驱动被连接到所述计算机系统的显示器。
53.根据权利要求46的方法，进一步包括：
通过利用被连接到所述系统机壳的电源，向独立于所述计算机系统的所述GPU供电。
54.一种用于实现可扩展的分立图形的系统，进一步包括：
计算机系统；
被配置以将多个GPU连接到PCI Express总线的PCI Express桥；
被连接到PCI Express桥的PCI Express连接器；以及
被连接到所述PCI Express桥和PCI Express连接器，并且被配置以封装所述GPU的系统机壳，其中，所述PCI Express连接器被配置以可拆卸地连接到所述计算机系统，并且其中，所述GPU经由所述PCI Express桥和所述PCI Express连接器访问所述计算机系统，以执行来自所述计算机系统的3-D图形指令。
55.根据权利要求54的系统，其中，所述PCI Express桥被配置以经由PCI Express总线连接到所述计算机系统，并且经由所述PCI Express总线将所述多个GPU的每一个连接到所述计算机系统。
56.根据权利要求54的系统，其中，所述PCI Express桥被配置以通过连接至少一个新的GPU和至少一个被连接到所述PCI Express桥的现有的GPU，使得所述计算机系统的3-D绘制性能能够向上扩展，其中，所述新的GPU和所述现有的GPU协同地执行来自所述计算机系统的图形指令。
57.根据权利要求54的系统，进一步包括：
被连接到所述系统机壳用于向独立于所述计算机系统的所述GPU供电的电源。
CN2005800011787A 2004-06-25 2005-06-24 分立的图形系统与方法 Active CN1922596B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US10/877,724 US8446417B2 (en) 2004-06-25 2004-06-25 Discrete graphics system unit for housing a GPU
US10/877,642 2004-06-25
US10/877,723 US8941668B2 (en) 2004-06-25 2004-06-25 Method and system for a scalable discrete graphics system
US10/877,724 2004-06-25
US10/877,642 US8411093B2 (en) 2004-06-25 2004-06-25 Method and system for stand alone graphics independent of computer system form factor
US10/877,723 2004-06-25
PCT/US2005/022790 WO2006004682A2 (en) 2004-06-25 2005-06-24 Discrete graphics system and method

Publications (2)

Publication Number Publication Date
CN1922596A true CN1922596A (zh) 2007-02-28
CN1922596B CN1922596B (zh) 2011-10-26

Family

ID=35505178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800011787A Active CN1922596B (zh) 2004-06-25 2005-06-24 分立的图形系统与方法

Country Status (2)

Country Link
US (1) US8446417B2 (zh)
CN (1) CN1922596B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101965610A (zh) * 2007-11-30 2011-02-02 Ati技术无限责任公司 跨越高速外围互连总线的视频渲染
CN102193589A (zh) * 2010-03-15 2011-09-21 英业达股份有限公司 服务器辅助运算系统
CN102236628A (zh) * 2010-05-05 2011-11-09 英业达股份有限公司 支持多个图形处理单元的图形处理装置
CN102253918A (zh) * 2010-05-05 2011-11-23 英业达股份有限公司 计算机系统
CN103605404A (zh) * 2013-11-22 2014-02-26 曙光信息产业(北京)有限公司 一种外置扩展gpu卡的系统
US8868945B2 (en) 2006-05-30 2014-10-21 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
CN104657317A (zh) * 2015-03-06 2015-05-27 北京百度网讯科技有限公司 服务器
CN101953030B (zh) * 2007-12-13 2015-09-02 Ati技术无限责任公司 使用分离式多连接器元件差分总线连接器的电子设备
CN104991958A (zh) * 2015-07-21 2015-10-21 山东鲁能软件技术有限公司 一种电力设备监控数据的分析系统及其方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8775112B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for increasing die yield
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
US7246191B2 (en) * 2005-03-31 2007-07-17 Intel Corporation Method and apparatus for memory interface
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US8412872B1 (en) * 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8417838B2 (en) 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8555099B2 (en) * 2006-05-30 2013-10-08 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
TW200802175A (en) * 2006-06-28 2008-01-01 Giga Byte Tech Co Ltd Hot-pluggable video display card and computer system using the same
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8681159B2 (en) * 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8209673B1 (en) * 2007-09-25 2012-06-26 Nvidia Corporation SLI approval policy database
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8259119B1 (en) 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8233000B1 (en) * 2007-11-08 2012-07-31 Nvidia Corporation System and method for switching between graphical processing units
JP5427187B2 (ja) * 2007-12-13 2014-02-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 複数のグラフィックサブシステムおよび低電力消費モードを有するコンピューティングデバイス用ドライバアーキテクチャ、ソフトウェアおよび方法
US7861013B2 (en) * 2007-12-13 2010-12-28 Ati Technologies Ulc Display system with frame reuse using divided multi-connector element differential bus connector
US8890876B1 (en) * 2007-12-21 2014-11-18 Oracle America, Inc. Microprocessor including a display interface in the microprocessor
US9336752B1 (en) * 2007-12-21 2016-05-10 Oracle America, Inc. Microprocessor including a display interface in the microprocessor
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8797334B2 (en) * 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8648868B2 (en) * 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US9331869B2 (en) 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
DE102010019783A1 (de) * 2010-05-06 2011-11-10 Dieter Weiler Verfahren zum Durchführen eines Programmes zur Verarbeitung von Daten und entsprechendes System
US8730251B2 (en) 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
US10345876B2 (en) 2016-10-13 2019-07-09 Microsoft Technology Licensing, Llc Computing device with removable power module
US11455011B2 (en) 2016-10-13 2022-09-27 Microsoft Technology Licensing, Llc Modular computing device with common AC power
TWM542184U (zh) * 2017-01-16 2017-05-21 Evga Corp 顯示卡之延伸控制裝置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870406A (en) 1987-02-12 1989-09-26 International Business Machines Corporation High resolution graphics display adapter
JPS6459568A (en) * 1987-08-31 1989-03-07 Nippon Denki Home Electronics Image information synthesizing system
US5251295A (en) * 1988-07-11 1993-10-05 Minolta Camera Kabushiki Kaisha Image processing system having slave processors for controlling standard and optional modules
JP2770598B2 (ja) * 1990-06-13 1998-07-02 株式会社日立製作所 図形表示方法およびその装置
USRE44628E1 (en) * 1995-03-07 2013-12-03 Intellectual Ventures I Llc System and method for expansion of a computer
JP3160495B2 (ja) 1995-05-31 2001-04-25 株式会社キンキクレスコ 硬軟球の選別装置
US5781747A (en) * 1995-11-14 1998-07-14 Mesa Ridge Technologies, Inc. Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
US6022274A (en) 1995-11-22 2000-02-08 Nintendo Co., Ltd. Video game system using memory module
US5794016A (en) 1995-12-11 1998-08-11 Dynamic Pictures, Inc. Parallel-processor graphics architecture
US6359624B1 (en) * 1996-02-02 2002-03-19 Kabushiki Kaisha Toshiba Apparatus having graphic processor for high speed performance
JP3681026B2 (ja) * 1997-03-27 2005-08-10 株式会社ソニー・コンピュータエンタテインメント 情報処理装置および方法
US6109340A (en) * 1997-04-30 2000-08-29 Nidec Corporation Heat sink fan
US6141021A (en) 1997-12-12 2000-10-31 Intel Corporation Method and apparatus for eliminating contention on an accelerated graphics port
US5956046A (en) 1997-12-17 1999-09-21 Sun Microsystems, Inc. Scene synchronization of multiple computer displays
US6476816B1 (en) 1998-07-17 2002-11-05 3Dlabs Inc. Ltd. Multi-processor graphics accelerator
US6167476A (en) * 1998-09-24 2000-12-26 Compaq Computer Corporation Apparatus, method and system for accelerated graphics port bus bridges
JP2000222590A (ja) 1999-01-27 2000-08-11 Nec Corp 画像処理方法及び装置
FI107866B (fi) * 1999-02-19 2001-10-15 Nokia Networks Oy Koodin allokointi pehmeän solunvaihdon yhteydessä CDMA-järjestelmässä
US6397343B1 (en) * 1999-03-19 2002-05-28 Microsoft Corporation Method and system for dynamic clock frequency adjustment for a graphics subsystem in a computer
US6282596B1 (en) * 1999-03-25 2001-08-28 International Business Machines Corporation Method and system for hot-plugging a processor into a data processing system
US6711691B1 (en) * 1999-05-13 2004-03-23 Apple Computer, Inc. Power management for computer systems
JP2001005574A (ja) 1999-06-22 2001-01-12 Toshiba Corp コンピュータシステム
US6624816B1 (en) 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
KR100462591B1 (ko) 1999-11-10 2004-12-20 삼성전자주식회사 휴대형 컴퓨터의 도킹 시스템
US6473086B1 (en) 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6760031B1 (en) 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
KR100367479B1 (ko) 2000-04-03 2003-01-10 탑헤드 주식회사 화면 이외 부분에 보조 모니터가 설치된 모니터 구동 장치
JP2001290754A (ja) 2000-04-05 2001-10-19 Nec Corp コンピュータシステム
US6670958B1 (en) 2000-05-26 2003-12-30 Ati International, Srl Method and apparatus for routing data to multiple graphics devices
JP2002032324A (ja) 2000-07-17 2002-01-31 Hitachi Ltd Ｐｃｉバスデバイス接続制御方式
US6630936B1 (en) * 2000-09-28 2003-10-07 Intel Corporation Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel
US6772265B2 (en) * 2000-12-11 2004-08-03 International Business Machines Corporation Docking station for a laptop computer
US6657632B2 (en) 2001-01-24 2003-12-02 Hewlett-Packard Development Company, L.P. Unified memory distributed across multiple nodes in a computer graphics system
DE10110358B4 (de) * 2001-02-27 2006-05-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung und Verfahren zur räumlichen Visualisierung
US6845008B2 (en) * 2001-03-30 2005-01-18 Intel Corporation Docking station to cool a notebook computer
AU2002338475A1 (en) 2001-04-23 2002-11-05 Quantum 3D, Inc. System and method for synchronization of video display outputs from multiple pc graphics subsystems
US7079149B2 (en) * 2001-10-09 2006-07-18 Texas Instruments Incorporated System, method, and device for accelerated graphics port linking
US6832269B2 (en) * 2002-01-04 2004-12-14 Silicon Integrated Systems Corp. Apparatus and method for supporting multiple graphics adapters in a computer system
JP2003216943A (ja) 2002-01-22 2003-07-31 Toshiba Corp 画像処理装置、この装置に用いられるコンパイラおよび画像処理方法
US6864891B2 (en) * 2002-01-31 2005-03-08 Hewlett-Packard Development Company L.P. Switching between internal and external display adapters in a portable computer system
US6914779B2 (en) * 2002-02-15 2005-07-05 Microsoft Corporation Controlling thermal, acoustic, and/or electromagnetic properties of a computing device
KR100959470B1 (ko) 2002-03-22 2010-05-25 마이클 에프. 디어링 확장가능한 고성능 3ｄ 그래픽
US20020097220A1 (en) 2002-03-28 2002-07-25 Compaq Information Technologies Group, L.P. Method of supporting audio for KVM extension in a server platform
WO2003100588A1 (en) 2002-05-20 2003-12-04 Sun Microsystems, Inc. Modular computer system and method
US7065597B2 (en) 2002-06-28 2006-06-20 Intel Corporation Method and apparatus for in-band signaling of runtime general purpose events
US6952214B2 (en) * 2002-07-12 2005-10-04 Sun Microsystems, Inc. Method for context switching a graphics accelerator comprising multiple rendering pipelines
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
EP1416356A1 (en) * 2002-10-31 2004-05-06 Elitegroup Computer Systems Co.,Ltd. Portable computer comprising an upgrading apparatus
US7203788B2 (en) * 2002-12-11 2007-04-10 Magic Control Technology Corporation USB-to-VGA converter
US6885376B2 (en) * 2002-12-30 2005-04-26 Silicon Graphics, Inc. System, method, and computer program product for near-real time load balancing across multiple rendering pipelines
US6874042B2 (en) 2003-03-11 2005-03-29 Dell Products L.P. System and method for using a switch to route peripheral and graphics data on an interconnect
US7024510B2 (en) 2003-03-17 2006-04-04 Hewlett-Packard Development Company, L.P. Supporting a host-to-input/output (I/O) bridge
US7019752B1 (en) 2003-06-04 2006-03-28 Apple Computer, Inc. Method and apparatus for frame buffer management
US7080181B2 (en) * 2003-06-13 2006-07-18 International Business Machines Corporation Hot-pluggable video architecture
GB0314760D0 (en) * 2003-06-25 2003-07-30 Westland Helicopters Display system
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
US7356713B2 (en) * 2003-07-31 2008-04-08 International Business Machines Corporation Method and apparatus for managing the power consumption of a data processing system
US6956579B1 (en) * 2003-08-18 2005-10-18 Nvidia Corporation Private addressing in a multi-processor graphics processing system
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US6835070B1 (en) * 2003-11-14 2004-12-28 Cray Canada Inc. Cooling arrangement for electronic systems
US20080094404A1 (en) * 2003-11-19 2008-04-24 Reuven Bakalash Computing system having multi-mode parallel graphics rendering subsystem including multiple graphics processing pipelines (GPPLS) and supporting automated division of graphics commands and data during automatic mode control
US20050190536A1 (en) * 2004-02-26 2005-09-01 Microsoft Corporation Method for expanding PC functionality while maintaining reliability and stability
US7289125B2 (en) * 2004-02-27 2007-10-30 Nvidia Corporation Graphics device clustering with PCI-express
US6985152B2 (en) * 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
US20050270298A1 (en) * 2004-05-14 2005-12-08 Mercury Computer Systems, Inc. Daughter card approach to employing multiple graphics cards within a system

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8868945B2 (en) 2006-05-30 2014-10-21 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
CN101965610A (zh) * 2007-11-30 2011-02-02 Ati技术无限责任公司 跨越高速外围互连总线的视频渲染
CN101953030B (zh) * 2007-12-13 2015-09-02 Ati技术无限责任公司 使用分离式多连接器元件差分总线连接器的电子设备
CN102193589A (zh) * 2010-03-15 2011-09-21 英业达股份有限公司 服务器辅助运算系统
CN102236628A (zh) * 2010-05-05 2011-11-09 英业达股份有限公司 支持多个图形处理单元的图形处理装置
CN102253918A (zh) * 2010-05-05 2011-11-23 英业达股份有限公司 计算机系统
CN102236628B (zh) * 2010-05-05 2013-11-13 英业达股份有限公司 支持多个图形处理单元的图形处理装置
CN102253918B (zh) * 2010-05-05 2014-04-23 英业达股份有限公司 计算机系统
CN103605404A (zh) * 2013-11-22 2014-02-26 曙光信息产业(北京)有限公司 一种外置扩展gpu卡的系统
CN104657317A (zh) * 2015-03-06 2015-05-27 北京百度网讯科技有限公司 服务器
CN104657317B (zh) * 2015-03-06 2017-12-26 北京百度网讯科技有限公司 服务器
CN104991958A (zh) * 2015-07-21 2015-10-21 山东鲁能软件技术有限公司 一种电力设备监控数据的分析系统及其方法

Also Published As

Publication number Publication date
US20050285863A1 (en) 2005-12-29
US8446417B2 (en) 2013-05-21
CN1922596B (zh) 2011-10-26

Similar Documents

Publication Publication Date Title
CN1922596A (zh) 分立的图形系统与方法
US7663633B1 (en) Multiple GPU graphics system for implementing cooperative graphics instruction execution
US10504203B2 (en) Virtual graphics device driver
US9087161B1 (en) Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution
US8941668B2 (en) Method and system for a scalable discrete graphics system
CN1107287C (zh) 信息处理装置和信息处理方法
US8006106B2 (en) Method and system for flexibly supplying power to a high-end graphics card using an off-card voltage converter module
CN1328662A (zh) 显示器的节电方法和装置
CN101030861A (zh) 认证处理装置及认证处理方法
CN1393001A (zh) 数据通信系统和方法、计算机程序以及记录介质
CN1645344A (zh) 共享一台电脑主机的终端和电脑主机及其使用方法
CN1892534A (zh) 信息处理装置以及用来让计算机执行功率控制方法的程序
JP2007102758A (ja) パソコン本体体積を最小限に決める方法及びその方法を応用するパソコン本体
CN1685363A (zh) 任意形状图像的基于块的旋转
CN1969299A (zh) 图像生成装置及图像生成方法
JP4912299B2 (ja) 個別グラフィックスシステムおよび方法
CN107463224B (zh) 显卡扩展板及应用其的主机、计算设备
US8411093B2 (en) Method and system for stand alone graphics independent of computer system form factor
CN1866165A (zh) 具有节电功能的电脑系统及电脑系统节电模式的实现方法
CN1236401C (zh) 数据处理系统和方法、计算机程序和记录介质
TWM338463U (en) Display card module
CN1639668A (zh) 信息处理设备和方法
US20140281603A1 (en) System, method, and computer program product for allowing a head to enter a reduced power mode
CN1517871A (zh) 多计算机切换器
CN2622757Y (zh) 多计算机切换器的主从切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant