CN102231907A - 传输系统中的时钟同步方法和装置 - Google Patents

Abstract

本发明提供了一种传输系统中的时钟同步方法和装置，其中，该方法包括：计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；根据t、进位值的和以及系统主时钟周期的整数部分计算得到校正延迟补偿值；使用校正延迟补偿值对系统从时钟进行同步校正。本发明解决了现有技术中系统时钟同步精度较低的问题，从而提高系统的时钟同步精度。

Description

传输系统中的时钟同步方法和装置

技术领域

本发明涉及通信领域，具体而言，涉及一种传输系统中的时钟同步方法和装置。

背景技术

在移动通讯网络中，各基站之间需要保持严格同步，以保证用户在移动过程中基站的切换不会出现掉线等故障，目前只有GPS和IEEE 1588可以满足这一需求。GPS的时间同步方案需要在每个基站安装接收系统，成本相当高，对安装条件要求苛刻，同时由于GPS由美国掌握，非常时期无法保证系统的安全性。IEEE 1588仅需要高精度时钟源输入承载网，就可以将时钟信息传送给各个基站，实现全网同步，整个方案不需要任何额外的硬件设备即可达到亚微秒级时间精度，减少了对GPS的依赖，增强了通信网络的安全性和稳定性。基于这些考虑，目前1588技术在传输领域正被广泛采用。

IEEE1588通常称为Precision Time Protocol，即PTP协议，其全称是：网络测量和控制系统的精密时钟同步协议标准(a Precision Clock Synchronization Protocol for NetworkedMeasurement and Control Systems)。其主要用途是：通过硬件和软件将网络设备的时钟与主控机的主时钟实现同步，提供同步时间精度小于亚微秒的运用，与未执行IEEE1588协议的以太网延迟时间1000微秒相比，整个网络的定时同步指标有显著的改善。

IEEE 1588在技术规范定义了一套基于消息的同步协议，通过周期性地发布带有时间戳的数据包，使各个节点的时钟得到校正，从而实现整个系统的同步运行，其实现原理如图1所示。首先，主时钟节点周期性地向整个系统发送同步消息，接着将同步消息时间戳打包再发送同步跟随消息。当各从时钟节点收到主时钟节点发来的同步消息和同步跟随消息后，依据各自时间戳、接收同步消息时间戳和解析同步跟随消息的时间戳，计算主从时钟差值，并用这个差值调整自身时钟，直到与主时钟同步为止。支持IEEE 1588的设备模型如图2所示，由图中可以看出对时消息的处理基于一个本地时间计数器，该计数器的精度直接影响到整个系统的对时精度。

现有的高精度时间计数器实现方法如下：假设某个系统主时钟频率为155.52MHz×(255/236)，155.52MHz的时钟是一个精确的基准时钟，对于1秒的时间正好是155.52MHz时钟计数155520000个时钟周期。一个155.52MHz时钟的时钟周期为：T155.52M＝(3125/486)ns＝6+(209/486)ns.由此可以计算出系统时钟周期Tsys＝(236/255)×(3125/486)ns＝5+(11785/12393)ns。可以看到系统时钟周期是由整数部分和分数部分组成的。因此在设置精确时间计数器时可以将计数器分成整数计数和分数计数两部分计数器。

根据1588协议，时间戳是一个80位的时间偏差值，以1970年1月1日0时0分0秒为基准时间，给出当前时间和基准时间的时间偏差，单位为ns。在80位计数器中，高64位为整数部分，即1ns的整数部分，而低16位为分数的分子部分，即小于1ns的分数的分子部分，如图3所示。另外，还需要一个16位的常量寄存器，这个寄存器用来保存精确计数器分数部分的分母，对于一个固定的时钟频率这个分母的数值是固定不变的。

在主从节点间传递的时戳信息并未包含分数部分，因此在对本地时间计数器进行校正的时候只能保证整数部分的精度，由于小数部分自由运行，在校正过程中会引入误差，因此从节点的时间计数器并不能严格地同步到主节点上，通过多个网络设备级联后这种误差有可能会被放大，从而降低了整个系统的对时精度。

另外，由于从节点的时钟与主节点的时钟存在频偏，因此从节点在两次校时中与主节点的时间会存在偏移，目前还缺乏有效的频偏补偿的方法。

发明内容

本发明的主要目的在于提供一种传输系统中的时钟同步方法和装置，以至少解决现有技术中系统时钟同步精度较低的问题。

根据本发明的一个方面，提供了一种传输系统中的时钟同步方法，其包括：计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；根据t、进位值的和以及系统主时钟周期的整数部分计算得到校正延迟补偿值；使用校正延迟补偿值对系统从时钟进行同步校正。

当小数部分表示为N/M时，计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和的步骤包括：在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M。

根据t、进位值以及系统主时钟周期的整数部分计算得到校正延迟补偿值的步骤包括：T_c＝t×T_s+C_sum，其中，T_c为校正延迟补偿值；T_s为系统主时钟周期的整数部分，C_sum为进位值的和。

使用校正延迟补偿值对系统从时钟进行同步校正的步骤包括：根据系统主时钟向系统从时钟发送同步消息的发送时刻以及系统从时钟接收到同步消息的接收时刻之间的差值来获得主从时钟差值；使用主从时钟差值以及校正延迟补偿值对系统从时钟进行同步校正。

计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和时，传输系统中的时钟同步方法还包括：根据系统从时钟与系统主时钟之间的频偏值对进位值的和进行控制。

根据系统从时钟与系统主时钟之间的频偏值对进位值的和进行控制的步骤包括：λ＝p×T_offset×T_m，其中，λ为频偏调整因子，用于对频偏补偿窗口内进位值为1的个数进行调整，其中，λ为正数表示增加，为负数表示减少；p表示频偏补偿窗口对应的主时钟周期的个数；T_offset为系统从时钟与系统主时钟之间的频偏值；T_m为系统主时钟周期。

根据本发明的另一方面，提供了一种传输系统中的时钟同步装置，其包括：计算单元，用于计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；根据t、进位值的和以及系统主时钟周期的整数部分计算得到校正延迟补偿值；同步单元，用于使用校正延迟补偿值对系统从时钟进行同步校正。

计算单元包括：第一计算模块，用于在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M，其中，小数部分表示为N/M；第二计算模块，用于通过以下公式来计算校正延迟补偿值：T_c＝t×T_s+C_sum，其中，T_c为校正延迟补偿值；T_s为系统主时钟周期的整数部分，C_sum为进位值的和。

同步单元包括：第三计算模块，用于根据系统主时钟向系统从时钟发送同步消息的发送时刻以及系统从时钟接收到同步消息的接收时刻之间的差值来获得主从时钟差值；校正模块，用于使用主从时钟差值以及校正延迟补偿值对系统从时钟进行同步校正。

传输系统中的时钟同步装置还包括：频偏补偿单元，用于根据系统从时钟与系统主时钟之间的频偏值对进位值的和进行控制。

在本发明中，采用t、进位值的和以及系统主时钟周期的整数部分计算得到的校正延迟补偿值对系统从时钟进行同步校正，解决了现有技术中系统时钟同步精度较低的问题，从而提高系统的时钟同步精度。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据现有技术的IEEE 1588时间同步的原理图；

图2是根据现有技术的支持IEEE 1588的设备模型的框图；

图3是根据本发明实施例的传输系统中的时钟同步方法的一种优选流程图；

图4是根据本发明实施例的精确时间计数器的格式示意图；

图5是根据本发明实施例的精确时间计数器的校准过程的示意图；

图6是根据本发明实施例的频偏补偿插值法的优选流程图；

图7是根据本发明实施例的传输系统中的时钟同步方法的另一种优选流程图；

图8是根据本发明实施例的传输系统中的时钟同步装置的一种优选结构图；

图9是根据本发明实施例的传输系统中的时钟同步装置的另一种优选结构图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例1

图3是根据本发明实施例的传输系统中的时钟同步方法的优选流程图，其包括如下步骤：

S302，计算系统主时钟周期(即，主节点上的时钟周期)的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；

S304，根据t、进位值的和以及系统主时钟周期的整数部分计算得到校正延迟补偿值；

S306，使用校正延迟补偿值对系统从时钟(即，从节点上的时钟)进行同步校正。

在本实施例中，将系统主时钟周期的小数部分的进位值作为补偿值的一部分，从而能够实现对整数部分的精确补偿从而能够在校正过程中对从时钟的小数进位部分进行精确的补偿。

当所述小数部分表示为N/M时，计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和的步骤包括：在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M。在本实施例中，通过累计计算进位值的和，可以准确获得所需的进位值。

根据所述t、所述进位值以及所述系统主时钟周期的整数部分计算得到校正延迟补偿值的步骤包括：T_c＝t×T_s+C_sum，其中，T_c为所述校正延迟补偿值；T_s为所述系统主时钟周期的整数部分，C_sum为进位值的和。在本实施例中，根据上述补偿公式，可以得到准确地校正延迟补偿值。

使用所述校正延迟补偿值对系统从时钟进行同步校正的步骤包括：根据所述系统主时钟向所述系统从时钟发送同步消息的发送时刻以及所述系统从时钟接收到所述同步消息的接收时刻之间的差值来获得主从时钟差值；使用所述主从时钟差值以及所述校正延迟补偿值对所述系统从时钟进行同步校正。在本实施例中，通过主从时钟差值和校正延迟补偿值可以准确地实现主时钟和从时钟之间的同步。

下面以图4中为例说明高精度时间设计数器计数过程。

在80位计数器中，高64位为整数部分，即1ns的整数倍部分，而低16位为分数的分子部分，即小于1ns的分数的分子部分。另外，还需要一个16位的常量寄存器，这个寄存器用来保存精确计数器分数部分的分母，对于一个固定的时钟频率这个分母的数值是固定不变的，例如对于155.52MHz×(255/236)的系统时钟，其时钟周期的分数部分的分母是12393，用16进制表示就是0x3069。一个时钟周期由整数部分和分数部分组成，因此每来一个时钟周期，精确计数器的整数部分除了要以5ns为单位计数还要考虑分数部分完成计算后的进位。

下面以图5中为例说明高精度时间设计数器校正过程。

用一个64位的寄存器来表示从设备与主设备之间的时间计数器的偏差值，可以通过在该寄存器中写入偏差时间信息来实现对从设备时间计数器的校准。该寄存器为带符号64bit整数，单位为ns，最高位表示调整的方向为增加还是减少。需要进行时间计数器校准时，直接将该数与时间计数器相加，然后再将时间计数器的值跟新为相加后的结果。

t0时刻校时开始，校时控制模块先将从设备中的高精度时间计数器的整数部分锁存，与时间偏差值和校正延迟补偿值相加，存在加法器延迟，在t1时刻得到校正值，然后再对整数部分进行校正，同样也会存在校正更新延迟，最终在t2时刻完成整数部分的校正。由于校正过程中存在这两种延迟，因此校正寄存器的值应该包含时间偏差值和校正过程的延迟补偿。

优选的，精确时间校正方法可以包括如下步骤：

假设校正过程的总延迟为t个时钟周期，系统主时钟周期的整数部分为T_s，校正延迟补偿值为T_c，从设备的时间计数器的小数部分表示为N/M，N为分子，M为分母。由于分母M的值不会发生变化，因此时间计数器只需要记录分子值N。分子的值每次都累加N，当累加值大于分母M时，产生进位，并用当前分子N减去分母M的值更新分子N。

N_i表示当前的分子值，K＝[M，N]/N，[M，N]表示M与N的最小公倍数，分子值是以K为周期的一个序列，且N_i≠N_j(i≠j，1≤i，j≤K)，分子N每个时钟周期变化1次，因此可以很容易找到分子值为N_i后的t个周期内分数部分产生进位值的和

从而得到校正延迟补偿值T_c＝t×T_s+C_sum。

下面结合图9所示的时钟同步装置来描述时钟同步过程，当需要计数器的整数部分进行校时时，校时控制模块908先发送一个校时请求，然后整数累加模块906根据当前的分子值和进位值，寻找一个在接下来t个时钟周期内进位值的和C_sum固定的时刻，然后发送校时响应给校时控制模块908，这时校时控制模块将预先考虑校正延迟补偿值T_c＝t×T_s+C_sum，这样不会产生补偿的误差。

例如，子节点系统时钟周期T_s＝(5+11785/12393)ns，则N₁＝0，N₂＝11785，N₃＝11177，…，假设整个校正过程的加法器延迟和更新延迟的和为delay_sum＝8个时钟周期，例如可以找到一个N₃＝11177，容易计算出

可以得到校正延迟补偿值T_c＝delay_sum×T_s+C_sum＝48ns。

此外，本发明还提供了一种频偏补偿插值法，该频偏补偿方法通过对频偏补偿窗口内的小数进位次数进行控制，达到频偏补偿的目的。为了达到上述目的，计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和时，传输系统中的时钟同步方法还包括：根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制。

根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制的步骤包括：

λ＝p×T_offset×T_m

其中，λ为频偏调整因子，用于对频偏补偿窗口内进位值为1的个数进行调整，其中，λ为正数表示增加，为负数表示减少；

p表示频偏补偿窗口对应的主时钟周期的个数；

T_offset为所述系统从时钟与所述系统主时钟之间的频偏值；

T_m为所述系统主时钟周期。

在本实施例中，根据从节点与主节点之间存在的频偏对频偏补偿窗口内的小数进位次数进行控制，达到频偏补偿的目的，从而提高系统的精度。

下面结合附图来详细描述本实施例中提供的频偏补偿插值法。

假设从节点与主节点的时钟存在频偏为T_offset，主节点的时钟周期为T_m。每次校时完成之后，如果T_offset≠0，从节点的时间计数器值会随着时间的改变与主节点的时间计数器产生误差。

可以根据从节点的频偏值T_offset，通过对分子累加模块的进位进行控制，从而达减少从设备与主设备时间计数器的误差。参照图6，为了方便说明定义2个符号：

1)p表示频偏补偿窗口的步长，虚线框内表示一个频偏补偿窗口，步长表示包含的周期数；

2)λ表示频偏调整因子，将频偏补偿窗口内Ci值为1的个数进行调整，其中λ为正数表示增加，为负数则表示减少。

λ＝p×T_offset×T_m

例如，主节点的时钟周期T_m＝(5+11785/12393)ns，从节点与主节点的基准时钟源的频偏T_offset＝+10ppm，窗口步长p与调整因子λ之间满足下面的等式：

p＝16804×λ

若取λ＝1，可得：p＝16804。

当从节点保持频偏稳定的情况下，从节点时间计数器，运行每运行p个时钟周期将都会产生λ的误差，而且误差会一直累积，如果采用窗口插值频偏补偿方法，误差不会随时间出现累积，而且能够将误差限制在λ。

当然，本发明还可以结合上述实施例中所涉及的校正延迟补偿值以及频偏补偿值来对主从时钟进行同步，如图7所示，其包括如下步骤：

S702，发送校时请求；

S704，接收校时响应，锁存高精度时间计数器整数部分；

S706，根据时间偏差和校时延迟补偿值，计算校正值；

S708，对高精度时间计数器的整数部分进行校正；

S710，频偏补偿；

S712，判断是否进行下一次校时，若是，则转至S702，否则，转至S710。

实施例2

图8是根据本发明实施例的传输系统中的时钟同步装置的优选结构图，其包括：计算单元802，用于计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；根据所述t、所述进位值的和以及所述系统主时钟周期的整数部分计算得到校正延迟补偿值；同步单元804，用于使用所述校正延迟补偿值对系统从时钟进行同步校正。

在本实施例中，将系统主时钟周期的小数部分的进位值作为补偿值的一部分，从而能够实现对整数部分的精确补偿从而能够在校正过程中对从时钟的小数进位部分进行精确的补偿。

所述计算单元802包括：第一计算模块8021，用于在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M，其中，所述小数部分表示为N/M；第二计算模块8022，用于通过以下公式来计算所述校正延迟补偿值：T_c＝t×T_s+C_sum，其中，T_c为所述校正延迟补偿值；T_s为所述系统主时钟周期的整数部分，C_sum为进位值的和。在本实施例中，通过累计计算进位值的和，可以准确获得所需的进位值；同时，根据上述补偿公式，可以得到准确地校正延迟补偿值。

所述同步单元804包括：第三计算模块8041，用于根据所述系统主时钟向所述系统从时钟发送同步消息的发送时刻以及所述系统从时钟接收到所述同步消息的接收时刻之间的差值来获得主从时钟差值；校正模块，用于使用所述主从时钟差值以及所述校正延迟补偿值对所述系统从时钟进行同步校正。在本实施例中，通过主从时钟差值和校正延迟补偿值可以准确地实现主时钟和从时钟之间的同步。

传输系统中的时钟同步装置还包括：频偏补偿单元806，用于根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制。

频偏补偿单元806可以通过以下公式对所述进位值的和进行控制：

λ＝p×T_offset×T_m

其中，λ为频偏调整因子，用于对频偏补偿窗口内进位值为1的个数进行调整，其中，λ为正数表示增加，为负数表示减少；

p表示频偏补偿窗口对应的主时钟周期的个数；

T_offset为所述系统从时钟与所述系统主时钟之间的频偏值；

T_m为所述系统主时钟周期。

在本实施例中，根据从节点与主节点之间存在的频偏对频偏补偿窗口内的小数进位次数进行控制，达到频偏补偿的功能，从而提高系统的精度。

优选的，本发明还提供了一种传输系统中的时钟同步装置，如图9所示，包括：频率偏差补偿模块902，分子累加模块904，整数累加模块906，以及校时控制模块908。在时钟同步的过程中，校时控制模块908先发送一个校时请求，然后整数累加模块906根据当前的分子值和进位值，寻找一个在接下来t个时钟周期内进位值的和C_sum固定的时刻，然后发送校时响应给校时控制模块908，这时校时控制模块将预先考虑校正延迟补偿值T_c＝t×T_s+C_sum，这样不会产生补偿的误差。此外，频率偏差补偿模块902还可以根据图6所涉及的频率补偿方法来对频偏补偿窗口内的小数进位次数进行控制，根据从节点与主节点之间存在的频偏对频偏补偿窗口内的小数进位次数进行控制，达到频偏补偿的功能，从而提高系统的精度。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种传输系统中的时钟同步方法，其特征在于，包括：

计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；

根据所述t、所述进位值的和以及所述系统主时钟周期的整数部分计算得到校正延迟补偿值；

使用所述校正延迟补偿值对系统从时钟进行同步校正。

2.根据权利要求1所述的方法，其特征在于，当所述小数部分表示为N/M时，计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和的步骤包括：

在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M。

3.根据权利要求1或2所述的方法，其特征在于，根据所述t、所述进位值以及所述系统主时钟周期的整数部分计算得到校正延迟补偿值的步骤包括：

T_c＝t×T_s+C_sum

其中，T_c为所述校正延迟补偿值；T_s为所述系统主时钟周期的整数部分，C_sum为进位值的和。

4.根据权利要求1所述的方法，其特征在于，使用所述校正延迟补偿值对系统从时钟进行同步校正的步骤包括：

根据所述系统主时钟向所述系统从时钟发送同步消息的发送时刻以及所述系统从时钟接收到所述同步消息的接收时刻之间的差值来获得主从时钟差值；

使用所述主从时钟差值以及所述校正延迟补偿值对所述系统从时钟进行同步校正。

5.根据权利要求1所述的方法，其特征在于，计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和时，还包括：

根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制。

6.根据权利要求5所述的方法，其特征在于，根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制的步骤包括：

λ＝p×T_offset×T_m

其中，λ为频偏调整因子，用于对频偏补偿窗口内进位值为1的个数进行调整，其中，λ为正数表示增加，为负数表示减少；

p表示频偏补偿窗口对应的主时钟周期的个数；

T_offset为所述系统从时钟与所述系统主时钟之间的频偏值；

T_m为所述系统主时钟周期。

7.一种传输系统中的时钟同步装置，其特征在于，包括：

计算单元，用于计算系统主时钟周期的小数部分在t个时钟周期内产生的进位值的和，其中，t为时钟校正的总延迟；根据所述t、所述进位值的和以及所述系统主时钟周期的整数部分计算得到校正延迟补偿值；

同步单元，用于使用所述校正延迟补偿值对系统从时钟进行同步校正。

8.根据权利要求7所述的装置，其特征在于，所述计算单元包括：

第一计算模块，用于在t个时钟周期中的每一个时钟周期内，令N＝N+N，若N≥M，则令进位值的和C_sum＝C_sum+1，N＝N-M，其中，所述小数部分表示为N/M；

第二计算模块，用于通过以下公式来计算所述校正延迟补偿值：T_c＝t×T_s+C_sum，其中，T_c为所述校正延迟补偿值；T_s为所述系统主时钟周期的整数部分，C_sum为进位值的和。

9.根据权利要求7所述的装置，其特征在于，所述同步单元包括：

第三计算模块，用于根据所述系统主时钟向所述系统从时钟发送同步消息的发送时刻以及所述系统从时钟接收到所述同步消息的接收时刻之间的差值来获得主从时钟差值；

校正模块，用于使用所述主从时钟差值以及所述校正延迟补偿值对所述系统从时钟进行同步校正。

10.根据权利要求7所述的装置，其特征在于，还包括：

频偏补偿单元，用于根据所述系统从时钟与所述系统主时钟之间的频偏值对所述进位值的和进行控制。

Images