CN102769505A - 一种实现时钟同步的方法及装置 - Google Patents

Abstract

一种实现时钟同步的方法及装置，包括根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟；根据总线路延迟获取时间差，并利用该时间差进行时钟同步。本发明充分考虑了报文传递的线路延迟，以及主从时钟的频率差，使得总线路延迟的获得更加准确，进而保证了时间差的准确性，最终有效提高了IEEE1588时间同步的精度。

Description

一种实现时钟同步的方法及装置

技术领域

本发明涉及IEEE1588时钟同步技术，尤指一种IEEE1588标准的P2P模式下的精密时钟协议(PTP，Precision Timing Protocol)链路，实现时钟同步的方法及装置。

背景技术

1588IEEE的全称是网络测量和控制系统的精密时钟同步协议标准，简称为PTP。图1(a)是现有IEEE1588的P2P模式下计算链路延迟的基本原理示意图，图中t1、t2、t3和t4为IEEE1588基本时间戳；图1(b)是现有进行时钟同步的时间差的表示示意图，其中T1’为主时钟端发送同步报文的时间，T2’为从时钟端接收同步报文的时间。公式(1a)是现有进行时钟同步时，获取线路延迟Pdelay的计算方法；公式(1b)是根据计算得到的线路延迟获取用于进行时钟同步的时间差offset。

Pdelay＝((t2-t1)+(t4-t3))/2                            (1a)

offset＝T2′-T1′-Pdelay                               (1b)

从上述计算方法可见，按照公式(1a)和公式(1b)获得的时间差offset，虽然计算简单，但是没有考虑频率偏移对时间同步的影响，利用计算得到的时间差offset进行时钟同步，必然影响时间同步的精度。

因此，在P2P模式下，现有按照IEEE158标准进行时钟同步时，仅仅考虑了线路延迟，方法虽然简单，但是严重影响了时间同步的精度。

发明内容

有鉴于此，本发明的主要目的在于提供一种实现时钟同步的方法及装置，能够有效提IEEE1588标准时间同步的精度。

为达到上述目的，本发明的技术方案是这样实现的：

一种实现时钟同步的方法，包括：根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟；根据总线路延迟获取时间差，并利用该时间差进行时钟同步。

上述方案中，所述获取总线路延迟D_k为：

$D_k=\frac{{t2}_k-{t2}_{k-1}}{4({t2}_k-{t2}_{k-1})-2({t1}_k-{t1}_{k-1})}\×\{({t2}_k-{t3}_k)-({t1}_k-{t4}_k)-\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{{t2}_k-{t2}_{k-1}}\},$

其中，t1、t2、t3和t4为IEEE1588基本时间戳，k表示某一时刻，(k-1)表示k时刻的前一时刻。

所述IEEE1588基本时间戳t1、t2、t3和t4的关系为： $\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}2\\ t3=t4-D2+\mathrm{offset}3\end{array}\right.;$

其中，D1为线路延迟请求Pdelay_req报文传递给延迟响应端Responder的线路延迟；D2为线路延迟响应Pdelay_resp报文传递给延迟请求端Requestor的线路延迟；offset2为t2时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；offset3为t3时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset。

所述IEEE1588基本时间戳t1、t2、t3和t4的关系进一步为： $\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}1+\mathrm{Drift}\×D1\\ t3=t4-D2+\mathrm{offset}1+\mathrm{Drift}\×(t4-D2-t1)\end{array}\right.;$

其中，offset1为t1时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；Drift为频率差。

所述频率差Drift为：

$\mathrm{Drift}=\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{({t2}_k-{t2}_{k-1})};$ 其中，假设D1和D2都为D。

所述获取时间差offset的方法为：offset＝T2′-T1′-Pdelay；

其中，T1’为主时钟端发送同步报文的时间，T2’为从时钟端接收同步报文的时间；Pdelay为所述总线路延迟。

一种实现时钟同步的装置，包括：总线路延迟获取模块、时间差获取模块以及同步模块，其中，

总线路延迟获取模块，用于根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟，输出给时间差获取模块；

时间差获取模块，用于根据来自总线路延迟获取模块的总线路延迟获取时间差，输出给同步模块；

同步模块，用于利用来自时间差获取模块的时间差进行时钟同步。

从上述本发明提供的技术方案可以看出，本发明充分考虑了报文传递的线路延迟，以及主从时钟的频率差，使得总线路延迟的获得更加准确，进而保证了时间差的准确性，最终有效提高了IEEE1588时间同步的精度。

附图说明

图1(a)为现有IEEE1588的P2P模式下，计算链路延迟的基本原理示意图；

图1(b)为现有进行时钟同步的时间差的表示示意图；

图2为本发明实现时钟同步的方法的流程图；

图3为本发明IEEE1588的P2P模式下，计算链路延迟的基本原理示意图；

图4为本发明实现时钟同步的装置的组成结构示意图。

具体实施方式

图2为本发明实现时钟同步的方法的流程图，如图2所示，包括以下步骤：

步骤200：根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟。本步骤中，如图3所示，t1、t2、t3和t4为IEEE1588基本时间戳；D1为线路延迟请求Pdelay_req报文传递给延迟响应端Responder的线路延迟；D2为线路延迟响应Pdelay_resp报文传递给延迟请求端Requestor的线路延迟；offset1为t1时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；offset2为t2时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；offset3为t3时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；

如图3所示，存在三个时间差offset过程，而且，由于主时钟slave端和从时钟master端之间频率不可能完全同步，因此，在IEEE1588报文交互的过程中，时间差offset是一个变化的过程，受频率差的影响，假设其频率差为Drift。

本步骤中，如图3所示，首先建立时间轴的变量对应关系：

$\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}2\\ t3=t4-D2+\mathrm{offset}3\end{array}\right.---\left(2\right)$

将频率差Drift带入公式(2)可得：

$\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}1+\mathrm{Drift}\×D1\\ t3=t4-D2+\mathrm{offset}1+\mathrm{Drift}\×(t4-D2-t1)\end{array}\right.---\left(3\right)$

将公式(3)中量计算式相减：

t2-t3＝t1-t4+(D1+D2)+Drift×(D1+D2-t4+t1)                (4)

假设D1和D2非常接近，都为D，可得公式(5)。这里，通过物理实现可以保证D1和D2非常接近，比如使用相同的光纤等；也可以通过测量得到D1和D2，具体测量方法属于现有技术，这里不再赘述。

(t2-t3)-(t1-t4)＝2×D+Drift×(2×D-t4+t1)                (5)

使用递归的Drift表达式如公式(6)所示：

$\mathrm{Drift}=\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{({t2}_k-{t2}_{k-1})}---\left(6\right)$

公式中，k表示某一时刻，(k-1)表示k时刻的前一时刻。其中，递归的具体实现属于本领域技术人员的惯用技术手段，具体实现方法不用于限制本发明的保护范围，这里不再赘述。

接着，对公式(5)进行线性化，同时带入公式(6)可得：

$[({t2}_k-{t3}_k)-({t1}_k-{t4}_k)]=2\×D_k+\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{({t2}_k-{t2}_{k-1})}\×(2\×D_k-{t4}_k+{t1}_k)---\left(7\right)$

其中，线性化的方法属于本领域技术人员的惯用技术手段，具体实现方法不用于限制本发明的保护范围，这里不再赘述。

最后，总结递归收敛公式获得k时刻的总线路延迟D_k如公式(8)所示：

$D_k=\frac{{t2}_k-{t2}_{k-1}}{4({t2}_k-{t2}_{k-1})-2({t1}_k-{t1}_{k-1})}\×\{({t2}_k-{t3}_k)-({t1}_k-{t4}_k)-\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{{t2}_k-{t2}_{k-1}}\}---\left(8\right)$

步骤201：根据总线路延迟获取时间差，并利用该时间差进行时钟同步。

将公式(8)所得总线路延迟带入公式(1b)获取时间差，并根据按照本发明方法获得的时间差对从时钟端进行时钟同步，其中，对从时钟端进行时钟同步的具体实现方法属于现有技术，不属于本发明的保护范围，这里不再赘述。

从本发明方法可见，充分考虑了报文传递的线路延迟，以及主从时钟的频率差，使得总线路延迟的获得更加准确，进而保证了时间差的准确性，最终有效提高了IEEE1588时间同步的精度。

图4为本发明实现时钟同步的装置的组成结构示意图，如图4所示，主要包括总线路延迟获取模块、时间差获取模块以及同步模块，其中，

总线路延迟获取模块，用于根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟，输出给时间差获取模块。

时间差获取模块，用于根据来自总线路延迟获取模块的总线路延迟获取时间差，输出给同步模块。

同步模块，用于利用来自时间差获取模块的时间差进行时钟同步。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (7)

1.一种实现时钟同步的方法，其特征在于，包括：

根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟；

根据总线路延迟获取时间差，并利用该时间差进行时钟同步。

2.根据权利要求1所述的方法，其特征在于，所述获取总线路延迟D_k为：

$D_k=\frac{{t2}_k-{t2}_{k-1}}{4({t2}_k-{t2}_{k-1})-2({t1}_k-{t1}_{k-1})}\×\{({t2}_k-{t3}_k)-({t1}_k-{t4}_k)-\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{{t2}_k-{t2}_{k-1}}\},$

其中，t1、t2、t3和t4为IEEE1588基本时间戳，k表示某一时刻，(k-1)表示k时刻的前一时刻。

3.根据权利要求2所述的方法，其特征在于，所述IEEE1588基本时间戳t1、t2、t3和t4的关系为： $\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}2\\ t3=t4-D2+\mathrm{offset}3\end{array}\right.;$

其中，D1为线路延迟请求Pdelay_req报文传递给延迟响应端Responder的线路延迟；D2为线路延迟响应Pdelay_resp报文传递给延迟请求端Requestor的线路延迟；offset2为t2时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；offset3为t3时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset。

4.根据权利要求3所述的方法，其特征在于，所述IEEE1588基本时间戳t1、t2、t3和t4的关系进一步为： $\left\{\begin{array}{c}t2=t1+D1+\mathrm{offset}1+\mathrm{Drift}\×D1\\ t3=t4-D2+\mathrm{offset}1+\mathrm{Drift}\×(t4-D2-t1)\end{array}\right.;$

其中，offset1为t1时刻点，延迟请求端Requestor和延迟响应端Responder之间的时间差offset；Drift为频率差。

5.根据权利要求4所述的方法，其特征在于，所述频率差Drift为：

$\mathrm{Drift}=\frac{({t2}_k-{t2}_{k-1})-({t1}_k-{t1}_{k-1})}{({t2}_k-{t2}_{k-1})};$ 其中，假设D1和D2都为D。

6.根据权利要求1～5任一项所述的方法，其特征在于，所述获取时间差offset的方法为：offset＝T2′-T1′-Pdelay；

其中，T1’为主时钟端发送同步报文的时间，T2’为从时钟端接收同步报文的时间；Pdelay为所述总线路延迟。

7.一种实现时钟同步的装置，其特征在于，包括：总线路延迟获取模块、时间差获取模块以及同步模块，其中，

总线路延迟获取模块，用于根据报文传递的线路延迟及主从时钟的频率差，获取总线路延迟，输出给时间差获取模块；

时间差获取模块，用于根据来自总线路延迟获取模块的总线路延迟获取时间差，输出给同步模块；

同步模块，用于利用来自时间差获取模块的时间差进行时钟同步。

Images