CN102222122A - 电路布局的合并与评分方法及应用其的可读取记录媒体 - Google Patents
电路布局的合并与评分方法及应用其的可读取记录媒体 Download PDFInfo
- Publication number
- CN102222122A CN102222122A CN2010101519065A CN201010151906A CN102222122A CN 102222122 A CN102222122 A CN 102222122A CN 2010101519065 A CN2010101519065 A CN 2010101519065A CN 201010151906 A CN201010151906 A CN 201010151906A CN 102222122 A CN102222122 A CN 102222122A
- Authority
- CN
- China
- Prior art keywords
- data
- person
- circuit layout
- responsible
- merging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
一种电路布局的合并与评分方法及应用其的可读取记录媒体，该方法包括，根据一电路布局图的一区域内的多个组件属性决定此区域的一处理困难度。接着，根据处理困难度显示一负责人选数据。然后，当接收到一对应于一走线群组的选择信号时，根据选择信号撷取对应于走线群组的多个走线名称的多个坐标数据。然后，显示坐标数据于电路布局图中。接着，接收且储存一分数数据于一人员数据库中，分数对应于该负责人选数据。本发明揭露的可读取记录媒体，内储一数字数据，当一电子装置加载该数字数据并执行时，该电子装置执行上述的电路布局的合并与评分方法。本发明通过将分工布线的成果合并与评分的机制来提高布线时的效率，使得工艺时间及成本有效地缩减。
Description
技术领域
本发明涉及一种电路布局的合并与评分方法及应用其的可读取记录媒体，且特别涉及一种印刷电路板的电路布局的合并与评分方法及应用其的可读取记录媒体。
背景技术
一般来说，印刷电路板(Printed Circuit Board，PCB)的设计可分为两个阶段。一个阶段为对每个走线进行属性及衔接的接脚的设定。另一个阶段为根据先前的设定来进行布线作业，以取得最终的电路布局图。因此，电路布局图的布线作业往往为印刷电路板是否可提供预定的功能的重要关键。
为了让电路布局图可快速地完成，电路布局图的布线作业往往是采多人分工的方式来进行。当每个部分经由分工的方式完成后，各个完成的部分尚需通过人工的方式来整合在一起，以取得最终的电路布局图。
然而，在进行布线作业的分工时，往往需考虑布线人员的能力以作适当的分配，因此，浪费了不少的时间。另外，在整合的步骤中，通常易因人为的疏失而面临出错的情况。如此一来，整合的步骤需反复地执行而耗费了大量的时间。因此，如何提供一种可快速完成电路布局的方法，以有效地缩减工艺时间及减少成本，乃为相关业者努力的课题的一。
发明内容
本发明主要的目的在于提供一种电路布局的合并与评分方法及应用其的可读取记录媒体，其通过将分工布线的成果合并与评分的机制来提高布线时的效率，使得工艺时间及成本可有效地缩减。
根据本发明的一方面，提出一种电路布局的合并与评分方法，包括以下的步骤。根据一电路布局图的一区域内的多个组件属性决定此区域的一处理困难度。接着，根据处理困难度显示一负责人选数据。然后，当接收到一对应于一走线群组的选择信号时，根据选择信号撷取对应于走线群组的多个走线名称的多个坐标数据。然后，显示坐标数据于电路布局图中。接着，接收且储存一分数数据于一人员数据库中，分数对应于该负责人选数据。
根据本发明的另一方面，还提出一种可读取记录媒体，内储一数字数据，当一电子装置加载数字数据并执行时，电子装置执行一电路布局的合并与评分方法。电路布局的合并与评分方法包括以下的步骤。根据一电路布局图的一区域内的多个组件属性决定区域的一处理困难度。接着，根据处理困难度显示一负责人选数据。然后，当接收到一对应于一走线群组的选择信号时，根据选择信号撷取对应于走线群组的多个走线名称的多个坐标数据。然后，显示坐标数据于电路布局图中。接着，接收且储存一分数数据于一人员数据库中，分数对应于该负责人选数据。
本发明的功效在于，电路布局的合并与评分方法可借由程序语言写作成一数字数据，并储存于可读取记录媒体中。可读取记录媒体例如是光盘片、磁带、硬盘机或闪存。如此一来，当一电子装置加载此数字数据并执行时，本实施例的电路布局的合并与评分方法即可执行。
本发明揭露的电路布局的合并与评分方法及应用其的可读取记录媒体，其通过将分工布线的成果合并与评分的机制来提高布线时的效率，使得工艺时间及成本可有效地缩减。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1根据本发明一较佳实施例的电路布局的合并与评分方法的流程图；
图2为图1中的显示负责人选的步骤(步骤S103)的流程图。
其中，附图标记
S101～S109、S103a～103e：流程步骤
具体实施方式
以下举出实施例，配合图式详细说明本发明的电路布局的合并与评分方法及应用其的可读取记录媒体。然而，本领域技术人员当可明了，此些图式与文字仅为说明之用，并不会对本发明的欲保护范围造成限缩。
请参照图1，其为根据本发明一较佳实施例的电路布局的合并与评分方法的流程图。电路布局的合并与评分方法包括以下的步骤。
于图1中的步骤S101中，根据电路布局图的一区域内的多个组件属性决定此区域的处理困难度。此处的区域的范围大小例如是可由分派人力的人员决定。一般来说，在布线人员进行布线之前，电路布局图中预定设置的组件的位置、数目及关系是已先行规划。因此，当区域的范围决定时，位于此区域中的组件的组件属性往往影响着布线人员进行布线的困难度。举例来说，当组件为中央处理器时，具有多个接脚的中央处理器的布线难度往往大大地提高。相较之下，当组件为具有两个接脚的发光二极管时，发光二极管的布线难度是相对地降低。因此，选定的区域的处理困难度例如是可根据组件属性来决定，例如是组件种类、线段属性及接脚数目。
接着，于图1中的步骤S103中，根据处理困难度显示负责人选数据。请参照图2，其为图1中的显示负责人选的步骤(步骤S103)的流程图。于图2中的步骤S103a中，根据处理困难度于人员数据库中撷取出建议人选数据。本实施例的人员数据库例如是包括数笔对应于各个处理困难度的人员数据。因此，步骤S103a是根据决定出来的处理困难度来找出适合的人员数据，以作为建议人选数据。接着，于图2中的步骤S103b中，显示建议人选数据。然后，若分派人力的人员认可此建议人选数据所对应的人选时，可输入确认信号；另外，若分派人力的人员并不认可此建议人选数据所对应的建议人选时，分派人力的人员可输入更替人选数据。此时，本方法是进行图2中的步骤S103c，以判断接收到确认信号或更替人选数据。当判断出接收到确认信号时，本方法执行步骤S103d，以利用建议人选数据作为负责人选数据来显示出来。当判断出接收到更替人选数据时，本方法执行步骤S103e，以利用更替人选数据作为负责人选数据来显示出来。
然后，于图1中的步骤S105中，当接收到对应于走线群组的选择信号时，根据选择信号撷取对应于走线群组的多个走线名称的多个坐标数据。此处的走线群组可例如是高速线走线群组。
接着，于图1中的步骤S107中，显示此些坐标数据于电路布局图中。也就是说，经过此步骤的执行后，包括于走线群组中的所有走线的布线情况汇入且合并到电路布局图中。如此一来，相较于借由人工的方式来进行合并的情况，本实施例的方法可较有效率，且减低人为疏失的情况。
然后，于图1中的步骤S109中，接收且储存分数数据于人员数据库中，分数数据对应于负责人选数据。
上述的实施例虽以一个区域为例说明电路布局的合并与评分方法，然而，此技术领域中普通技术人员应明了，当电路布局图在步骤S101中是区分为多个区域，且对此些区域进行布线的负责人选是通过人员数据库中的数据建议时，电路布局图可借由此些负责人选来一同进行布线。如此一来，各个负责人选所完成的布线成果可通过本实施例的电路布局的合并与评分方法来进行整合，以完成最后的电路布局图。
此外，于步骤S109中所储存的对应到负责人选数据的分数数据是可作为往后再度执行步骤S103时的参考，以让显示的负责人选数据可更符合实际的情况与需求。
本发明的实施例所揭露的电路布局的合并与评分方法可借由程序语言写作成一数字数据，并储存于可读取记录媒体中。可读取记录媒体例如是光盘片、磁带、硬盘机或闪存。如此一来，当一电子装置加载此数字数据并执行时，本实施例的电路布局的合并与评分方法即可执行。
本发明上述实施例所揭露的电路布局的合并与评分方法及应用其的可读取记录媒体，其通过将分工布线的成果合并与评分的机制来提高布线时的效率，使得工艺时间及成本可有效地缩减。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (8)
1.一种电路布局的合并与评分方法，其特征在于，包括：
(a)根据一电路布局图的一区域内的多个组件属性决定该区域的一处理困难度；
(b)根据该处理困难度显示一负责人选数据；
(c)当接收到一对应于一走线群组的选择信号时，根据该选择信号撷取对应于该走线群组的多个走线名称的多个坐标数据；
(d)显示该些坐标数据于该电路布局图中；以及
(e)接收且储存一分数数据于一人员数据库中，该分数对应于该负责人选数据。
2.根据权利要求1所述的电路布局的合并与评分方法，其特征在于，该步骤(b)包括：
根据该处理困难度于该人员数据库中撷取出一建议人选数据；
显示该建议人选数据；
当接收到一确认信号时，利用该建议人选数据作为该负责人选数据；以及
当接收到一更替人选数据时，利用该更替人选数据作为该负责人选数据。
3.根据权利要求1所述的电路布局的合并与评分方法，其特征在于，该些组件属性包括一组件种类、一线段属性及一接脚数目。
4.根据权利要求1所述的电路布局的合并与评分方法，其特征在于，该走线群组为一高速线走线群组。
5.一种可读取记录媒体，内储一数字数据，当一电子装置加载该数字数据并执行时，该电子装置执行一电路布局的合并与评分方法，其特征在于，该电路布局的合并与评分方法包括：
(a)根据一电路布局图的一区域内的多个组件属性决定该区域的一处理困难度；
(b)根据该处理困难度显示一负责人选数据；
(c)当接收到一对应于一走线群组的选择信号时，根据该选择信号撷取对应于该走线群组的多个走线名称的多个坐标数据；
(d)显示该些坐标数据于该电路布局图中；以及
(e)接收且储存一分数数据于一人员数据库中，该分数对应于该负责人选数据。
6.根据权利要求5所述的可读取记录媒体，其特征在于，该步骤(b)包括：
根据该处理困难度于该人员数据库中撷取出一建议人选数据；
显示该建议人选数据；
当接收到一确认信号时，利用该建议人选数据作为该负责人选数据；以及
当接收到一更替人选数据时，利用该更替人选数据作为该负责人选数据。
7.根据权利要求5所述的可读取记录媒体，其特征在于，该些组件属性包括一组件种类、一线段属性及一接脚数目。
8.根据权利要求5所述的可读取记录媒体，其特征在于，该走线群组为一高速线走线群组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101519065A CN102222122A (zh) | 2010-04-19 | 2010-04-19 | 电路布局的合并与评分方法及应用其的可读取记录媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101519065A CN102222122A (zh) | 2010-04-19 | 2010-04-19 | 电路布局的合并与评分方法及应用其的可读取记录媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102222122A true CN102222122A (zh) | 2011-10-19 |
Family
ID=44778674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101519065A Pending CN102222122A (zh) | 2010-04-19 | 2010-04-19 | 电路布局的合并与评分方法及应用其的可读取记录媒体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102222122A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808022A (zh) * | 2016-09-08 | 2018-03-16 | 台湾积体电路制造股份有限公司 | 设计布局的方法 |
| CN110737684A (zh) * | 2019-04-22 | 2020-01-31 | 北京瀚方伟业工程技术有限公司 | 一种装配式机电管线布局检测的信息处理装置 |
| CN117910423A (zh) * | 2024-03-19 | 2024-04-19 | 上海合见工业软件集团有限公司 | Pcb自动布线方法、装置、设备及介质 |
-
2010
- 2010-04-19 CN CN2010101519065A patent/CN102222122A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808022A (zh) * | 2016-09-08 | 2018-03-16 | 台湾积体电路制造股份有限公司 | 设计布局的方法 |
| CN110737684A (zh) * | 2019-04-22 | 2020-01-31 | 北京瀚方伟业工程技术有限公司 | 一种装配式机电管线布局检测的信息处理装置 |
| CN110737684B (zh) * | 2019-04-22 | 2022-03-18 | 北京瀚方伟业工程技术有限公司 | 一种装配式机电管线布局检测的信息处理装置 |
| CN117910423A (zh) * | 2024-03-19 | 2024-04-19 | 上海合见工业软件集团有限公司 | Pcb自动布线方法、装置、设备及介质 |
| CN117910423B (zh) * | 2024-03-19 | 2024-06-07 | 上海合见工业软件集团有限公司 | Pcb自动布线方法、装置、设备及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101178750A (zh) | 一种具有检错功能的pcb仿真系统及其实现方法 | |
| JP2009259256A (ja) | 設計、調達及び製造の協働のためのシステム及び方法 | |
| CN101196958A (zh) | 设计印刷电路板的计算机辅助设计装置和方法 | |
| US20120148158A1 (en) | Place-based image organization | |
| CN111859830A (zh) | 一种验证计划及报告的生成方法、装置、设备及存储介质 | |
| US7243314B2 (en) | Window operation interface for graphically revising electrical constraint set and method of using the same | |
| KR100952882B1 (ko) | 결합 체크 지원 장치 및 결합 체크 지원 프로그램을 기록한컴퓨터로 판독가능한 기록 매체 | |
| CN102222122A (zh) | 电路布局的合并与评分方法及应用其的可读取记录媒体 | |
| US8645902B1 (en) | Methods, systems, and computer program products for implementing interactive coloring of physical design components in a physical electronic design with multiple-patterning techniques awareness | |
| CN105279089A (zh) | 一种获取页面元素的方法及装置 | |
| Huang | The hardware hacker: Adventures in making and breaking hardware | |
| CN109766139A (zh) | 配置文件的配置方法及装置 | |
| US20080114640A1 (en) | Method for planning parts demand coverage based on variable percentage of substitution parts | |
| CN101673233A (zh) | 测试项目的排程方法及其排程系统 | |
| WO2017103996A1 (ja) | 生産計画立案装置、及び生産計画立案方法 | |
| US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
| CN102799597A (zh) | 内容提取方法 | |
| JP3790594B2 (ja) | 部品表生成装置及び部品表生成方法 | |
| CN101201861A (zh) | 自动检查测试点的方法与电脑可读取存储媒介 | |
| JP2008123125A (ja) | 計算結果比較装置および計算結果比較方法 | |
| CN110852035A (zh) | 可自主学习的pcb设计平台 | |
| CN101739480A (zh) | 元件标示方法 | |
| JPH0816640A (ja) | 部品データ管理処理装置 | |
| JP2003099111A (ja) | ロット管理装置 | |
| JP7055911B1 (ja) | 工事情報表示装置、工事情報表示方法及び工事情報表示プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111019 |