CN102176096A - 边缘电场转换型像素结构 - Google Patents
边缘电场转换型像素结构 Download PDFInfo
- Publication number
- CN102176096A CN102176096A CN2011100509766A CN201110050976A CN102176096A CN 102176096 A CN102176096 A CN 102176096A CN 2011100509766 A CN2011100509766 A CN 2011100509766A CN 201110050976 A CN201110050976 A CN 201110050976A CN 102176096 A CN102176096 A CN 102176096A
- Authority
- CN
- China
- Prior art keywords
- electrode
- data line
- active component
- fringe field
- dot structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 208000012839 conversion disease Diseases 0.000 claims description 89
- 230000008878 coupling Effects 0.000 description 42
- 238000010168 coupling process Methods 0.000 description 42
- 238000005859 coupling reaction Methods 0.000 description 42
- 230000001808 coupling effect Effects 0.000 description 30
- 230000000694 effects Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 102100023457 Chloride channel protein 1 Human genes 0.000 description 2
- 101000906651 Homo sapiens Chloride channel protein 1 Proteins 0.000 description 2
- 101000906633 Homo sapiens Chloride channel protein 2 Proteins 0.000 description 2
- 101000620620 Homo sapiens Placental protein 13-like Proteins 0.000 description 2
- 101100108853 Mus musculus Anp32e gene Proteins 0.000 description 2
- 102100022336 Placental protein 13-like Human genes 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035800 maturation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种边缘电场转换型像素结构,包括一第一有源元件、一第二有源元件、一第一电极组以及一第二电极组。第一有源元件与一扫描线以及一第一数据线电性连接,而第二有源元件与扫描线以及一第二数据线电性连接。第一电极组包括第一像素电极与第一共通电极。第一像素电极位于第一共通电极下方。第二电极组包括一第二像素电极与一第二共通电极。第二像素电极位于第二共通电极上方,其中第一像素电极以及第二像素电极与第一有源元件电性连接,而第一共通电极以及第二共通电极与第二有源元件电性连接。
Description
技术领域
本发明是有关于一种像素结构,且特别是有关于一种边缘电场转换型像素结构。
背景技术
近年来随着光电技术与半导体制造技术的成熟,带动了平面显示器(FlatPanel Display)的蓬勃发展。液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体积小等优点更逐渐取代传统的阴极射线管显示器,而成为近年来显示器产品的主流。然而,液晶显示器仍存在视角受限的问题。目前,能够达成广视角要求的技术包括了扭转向列型(twisted nematic,TN)液晶加上广视角膜(wide viewing film)、共平面切换式(in-plane switching,IPS)液晶显示器、边缘电场转换型(Fringe Field Switching,FFS)液晶显示器与多域垂直配向式(Multi-domain vertically alignment,MVA)液晶显示器等。在此,针对公知边缘电场切换式液晶显示器进行说明。
在公知边缘电场切换式液晶显示器中,各个像素由一扫描线、一数据线、一有源元件以及两层电极所组成。两层电极中有一者连接于有源元件以构成一像素电极,另一者则连接至一共用电压以构成一共用电极。另外,有源元件还连接于扫描线以及数据线,其中扫描线用以控制有源元件的开启与关闭以将数据线所传递的信号输入于像素电极中。
一般来说,扫描线传递一开启电压或是一关闭电压以控制有源元件的开启与关闭。在扫描线的电压由开启电压改变为关闭电压时,像素电极被输入的电压可能受到扫描线与像素电极之间的电容耦合效应(Cgs)而发生浮动。不过,共用电极由于具有较大的电容值而不易因而发生浮动。如此一来,像素即可能发生馈通效应(feed through effect)。当整个显示器中所有像素受到的馈通效应不一致时,显示器的显示效果将会发生不良的闪烁现象。
因此,一种使用两数据线与一扫描线来驱动像素的技术曾被提出,其中像素电极与共用电极分别藉由不同的有源元件驱动以接收不同数据线上的电压。如此一来,扫描线与像素电极之间的电容耦合效应(Cgs1)以及扫描线与共用电极之间的电容耦合效应(Cgs2)可以相互补偿而减缓馈通效应。换言之,闪烁现象可被改善。不过,此一设计对于两层电极与数据线之间的耦合效应(Cdp)仍旧无法改善,因而仍有显示品质不够理想的缺点。
发明内容
本发明提供一种边缘电场转换型像素结构,可以补偿像素结构中的电容耦合效应以提供理想的显示品质。
本发明提出一种边缘电场转换型像素结构,适于与一扫描线、一第一数据线以及一第二数据线电性连接。边缘电场转换型像素结构包括一第一有源元件、一第二有源元件、一第一电极组以及一第二电极组。第一有源元件与扫描线以及第一数据线电性连接,而第二有源元件与扫描线以及第二数据线电性连接。第一电极组包括第一像素电极与第一共通电极(common electrode)。第一像素电极位于第一共通电极下方。第二电极组包括一第二像素电极与一第二共通电极。第二像素电极位于第二共通电极上方,其中第一像素电极以及第二像素电极与第一有源元件电性连接,而第一共通电极以及第二共通电极与第二有源元件电性连接。
该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的两对侧。该第一像素电极以及该第二像素电极分别与该第一有源元件电性连接,而该第一共通电极以及该第二共通电极分别与该第二有源元件电性连接。该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的同一侧。该第一像素电极是透过该第二像素电极与该第一有源元件电性连接,而该第一共通电极是透过该第二共通电极与该第二有源元件电性连接。该第二电极组位于该第一电极组与该扫描线之间。该第一电极组位于该第二电极组与该第一数据线之间,而该第二电极组位于该第一电极组于该第二数据线之间。
本发明另提出一种边缘电场转换型像素结构,适于与一扫描线、一第一数据线以及一第二数据线电性连接。边缘电场转换型像素结构包括一第一有源元件、一第二有源元件、一第三有源元件、一第四有源元件、一第一电极组以及一第二电极组。第一有源元件与第二有源元件皆电性连接扫描线以及第一数据线。第三有源元件与第四有源元件皆电性连接扫描线以及第二数据线。第一电极组包括一第一像素电极与一第一共通电极。第一像素电极位于第一共通电极下方。第二电极组包括一第二像素电极与一第二共通电极。第二像素电极位于第二共通电极上方,其中第一像素电极与第一有源元件电性连接,第二像素电极与第二有源元件电性连接,而第一共通电极与第三有源元件电性连接,且第二共通电极与第四有源元件电性连接。该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的两对侧。
本发明又提出一种边缘电场转换型像素结构,适于与一扫描线、一第一数据线以及一第二数据线电性连接。边缘电场转换型像素结构包括一第一有源元件、一第二有源元件、一第一电极组以及一第二电极组。第一有源元件与扫描线以及第一数据线电性连接。第二有源元件与扫描线以及第二数据线电性连接。第一电极组包括一第一电极与一第二电极,且第一电极位于第二电极上方。第二电极组包括一第三电极与一第四电极,且第三电极位于第四电极上方,其中第一电极以及第二电极与第一有源元件电性连接,而第三电极以及第四电极与第二有源元件电性连接。
基于上述,本发明在像素结构中设置两组电极组并利用两个有源元件驱动各电极组中不同膜层的两个电极。如此一来,两电极组的四个电极都可与周边的元件,例如扫描线、第一数据线、第二数据线等,产生电容耦合效应,藉此实现耦合效应的补偿以达到理想的显示效果。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是本发明第一实施例的边缘电场转换型像素结构示意图。
图2是图1的边缘电场转换型像素结构的等效电路示意图,其中省略了部份的寄生电容。
图3是图1的边缘电场转换型像素结构在工艺对位误差下所呈现的结构示意图。
图4是本发明第二实施例的边缘电场转换型像素结构的示意图。
图5是图4剖线I-I’所示的剖面示意图。
图6是图5的剖面在工艺误差下的一种态样。
图7是本发明第三实施例的边缘电场转换型像素结构的示意图。
图8是本发明第四实施例的边缘电场转换型像素结构的示意图。
图9是本发明第五实施例的边缘电场转换型像素结构的示意图。
图10是本发明第六实施例的边缘电场转换型像素结构。
【主要元件符号说明】
10:扫描线 20:第一数据线
30:第二数据线
100、200、300、400、500、600:边缘电场转换型像素结构
110、512、612:第一有源元件
120、514、614:第二有源元件
130、230、330、430、530:第一电极组
132、132’、332、432、532:第一像素电极
134、334、434、534:第一共通电极
140、240、340、440、540:第二电极组
142、342、444、542:第二像素电极
144、144’、344、442、544:第二共通电极
232、232’:第一电极 234:第二电极
242、242’:第三电极 244:第四电极
522、622:第三有源元件 524、624:第四有源元件
CD1~CD8、CG1~CG4:耦合电容 CLC1、CLC2:液晶电容
d1、d2:距离 I-I’:剖线
I1、I2:绝缘层 S1、S2:狭缝
具体实施方式
图1绘示为本发明第一实施例的边缘电场转换型像素结构示意图。请参照图1,边缘电场转换型像素结构100适于与一扫描线10、一第一数据线20以及一第二数据线30电性连接。边缘电场转换型像素结构100包括一第一有源元件110、一第二有源元件120、一第一电极组130以及一第二电极组140。第一有源元件110与扫描线10以及第一数据线20电性连接,而第二有源元件120与扫描线10以及第二数据线30电性连接。第一电极组130包括第一像素电极132与第一共通电极134。第一像素电极132位于第一共通电极134下方。第二电极组140包括一第二像素电极142与一第二共通电极144。第二像素电极142位于第二共通电极144上方,其中第一像素电极132以及第二像素电极142与第一有源元件110电性连接,而第一共通电极144以及第二共通电极134与第二有源元件120电性连接。
具体而言,第一电极组130例如由两层电极层所组成,其中位于上方的一层为第一共通电极134,位于下方的一层为第一像素电极132。并且,为了实现边缘电场效应以进行显示,位于上方的第一共通电极134具有多个狭缝S1以暴露出部分的第一像素电极132。当然,在像素结构100中还可包括一绝缘层(未绘示)配置于第一共通电极134与第一像素电极132之间以确保两电极的电性独立。相似地,在第二电极组140中,位于上方的电极层为第二像素电极142,其具有多个狭缝S2以暴露出底下的第二共通电极144。并且,上述的绝缘层(未绘示)也配置于第二像素电极142与第二共通电极144之间以确保两者的电性独立。
值得一提的是,第一数据线20以及第二数据线30分别与扫描线10交错,第一电极组130与第二电极组140位于第一数据线20与第二数据线30之间,且第一电极组130与第二电极组140分别位于扫描线10的两对侧。另外,第一像素电极132以及第二共通电极144分别与第一有源元件110电性连接,而第一共通电极134以及第二像素电极142分别与第二有源元件120电性连接。亦即,第一有源元件110中漏极的两端可以分别连接第一像素电极132以及第二共通电极144。或是,在一实施例中,第一有源元件110可以为双漏极的设计以分别地连接第一像素电极132以及第二共通电极144。当然,第二有源元件120的设计也可以与第一有源元件110类似,以使第一共通电极134以及第二像素电极142分别与第二有源元件120电性连接。
具体而言,图2绘示为图1的边缘电场转换型像素结构的等效电路示意图,其中省略了部份的寄生电容。请同时参照图1与图2,第一像素电极132与第一共通电极134之间例如构成一液晶电容CLC1,而第二像素电极142与第二共通电极144之间例如构成一液晶电容CLC2。另外,本实施例更绘出了第一数据线20对于第一电极组130与第二电极组140所产生的电容耦合效应,其中第一数据线20与第一像素电极132之间构成一耦合电容CD1、第一数据线20与第一共通电极134之间构成一耦合电容CD2、第一数据线20与第二像素电极142之间构成一耦合电容CD3而第一数据线20与第二共通电极144之间构成一耦合电容CD4。另外,像素结构100与第二数据线30之间所构成的寄生电容例如分别为第二数据线30与第一像素电极132之间构成一耦合电容CD5、第二数据线30与第一共通电极134之间构成一耦合电容CD6、第二数据线30与第二像素电极142之间构成一耦合电容CD7而第二数据线30与第二共通电极144之间构成一耦合电容CD8。
在本实施例中,第一数据线20与第二数据线30所传递的电压写入第一电极组130与第二电极组140后,第一有源元件110与第二有源元件120会随即关闭。第一数据线20与第二数据线30则会继续传送其他的电压给与其它的像素结构。因此,耦合电容CD1~CD8会发生浮动而影响第一像素电极132、第一共通电极134、第二像素电极142以及第二共通电极144所呈现的电压。以下将以第一数据线20所产生的电容耦合效应为例而进行说明。
在本实施例中,第一像素电极132、第一共通电极134、第二像素电极142以及第二共通电极144相距第一数据线20一距离d1。因此,耦合电容CD1、CD2、CD3以及CD4的浮动程度实质上相等。假设耦合电容CD1的浮动使得第一像素电极132产生一压降,则耦合电容CD2的浮动也会使得第一共通电极134产生实质上相同程度的压降。同样地,第二像素电极142与第二共通电极144也会发生同样幅度的压降。所以,第一像素电极132与第一共通电极134之间的压差仍维持不变,且第二像素电极142与第二共通电极144之间的压差也维持不变。整体而言,边缘电场转换型像素结构100的显示灰阶不会受到第一数据线20上的信号影响而发生改变。因此,边缘电场转换型像素结构100具有理想的显示品质。
此外,第一电极组130中的第一像素电极132与第二电极组140中的第二共通电极144可以由相同的膜层图案化而成。同时,第一电极组130中的第一共通电极134与第二电极组140中的第二像素电极142可以由相同的膜层所图案化而成。因此,制作边缘电场转换型像素结构100的过程中,无论是否有工艺上的对位误差发生,第一像素电极132与第二共通电极144的位移应会相等,而第一共通电极134与第二像素电极142的位移应会相等。
如此一来,因为对位误差而使第一像素电极132所受到的电容耦合效应改变时,第二共通电极144所受到的电容耦合效应也会随之改变,藉此使第一电极组130与第二电极组140所受到的电容耦合效应获得补偿而改善边缘电场转换型像素结构100的显示效果。举例而言,图3绘示为图1的边缘电场转换型像素结构在工艺对位误差下所呈现的结构示意图。请参照图3,边缘电场转换型像素结构100’实质上包括了边缘电场转换型像素结构100的所有构件。图3与图1的差异在于,边缘电场转换型像素结构100’在制作过程中发生了对位上的误差。因此,边缘电场转换型像素结构100’的其中一个电极层(第一像素电极132’与第二共通电极144’)相对地朝向第一数据线20偏移。
也就是说,本实施例的第一像素电极132’与第一数据线20之间相隔距离d2,而图1的实施例中第一像素电极132与第一数据线20之间相隔距离d1,其中距离d2小于距离d1。因此,在边缘电场转换型像素结构100’中,第一数据线20对于第一像素电极132’所产生的电容耦合作用较为显著。当边缘电场转换型像素结构100’进行显示时,第一像素电极132’上的电压将容易受到第一数据线20所传输的信号所影响。也就是说,搭配图2所绘示的等效电路示意图来看,耦合电容CD1的作用将会增加,而使第一像素电极132’的电压变化程度大于第一共通电极134的电压变化程度。
不过,本实施例的第二共通电极144’与第一像素电极132’为相同膜层,因此第二共通电极144’与第一数据线20之间也相隔距离d2。所以,当边缘电场转换型像素结构100’进行显示时,耦合电容CD4对第二共通电极144’的影响也会相对大于耦合电容CD3对第二像素电极142的影响。因此,第二共通电极144’的电压变化程度也会大于第二像素电极142的电压变化程度。同时,耦合电容CD4对第二共通电极144’的影响实质上与耦合电容CD1对第一像素电极132’的影响相同。
边缘电场转换型像素结构100’的电荷变化实质上可由下列公式所表示。
ΔQ=(CD1+CD3)×ΔV-(CD2+CD4)×ΔV
其中ΔQ为电荷变化,而ΔV为第一数据线20所传输电压的压差。
在工艺误差发生时,CD1与CD4所产生的电容耦合作用大致呈现相同变化,而CD2与CD3所产生的电容耦合作用大致呈现相同的变化。因此,第一像素电极132’与第一共通电极134之间的压差(CD1+CD3)×ΔV以及第二像素电极142与第二共通电极144’之间的压差(CD2+CD4)×ΔV将会彼此补偿。也就是说,即使工艺上发生了对位的误差,第一电极组130与第二电极组140之间所产生的边缘电场效应都不容易受到第一数据线20传输的信号所影响(串音效应)而有助于边缘电场转换型像素结构100’维持稳定的显示品质。
图4绘示为本发明第二实施例的边缘电场转换型像素结构的示意图。请参照图4,边缘电场转换型像素结构200适于与一扫描线10、一第一数据线20以及一第二数据线30电性连接。边缘电场转换型像素结构200包括一第一有源元件110、一第二有源元件120、一第一电极组230以及一第二电极组240。第一有源元件110与扫描线10以及第一数据线20电性连接。第二有源元件120与扫描线10以及第二数据线30电性连接。第一电极组230包括一第一电极232与一第二电极234,且第一电极232位于第二电极234上方。第二电极组240包括一第三电极242与一第四电极244,且第三电极242位于第四电极244上方,其中第一电极232以及第三电极242与第一有源元件110电性连接,而第二电极234以及第四电极244与第二有源元件120电性连接。
在本实施例中,第一电极232与第三电极242例如由同一膜层所构成,并且同样地连接至第一有源元件110。第二电极234与第四电极244由同一膜层所构成并且同样连接至第二有源元件120。因此,第一电极232与第三电极242视为像素电极时第二电极234与第四电极244可视为共通电极,反之亦然。另外,位于上方的第一电极232与三电极242分别具有多个狭缝S1与S2以暴露出第二电极234与第四电极244而提供边缘电场效应以进行显示。
图5为图4剖线I-I’所示的剖面示意图。请同时参照图4与图5,为了维持各元件的电性独立,边缘电场转换型像素结构200例如更包括至少两绝缘层I1与I2。因此,第一电极232与扫描线10之间构成一耦合电容CG1,第二电极234与扫描线10之间构成一耦合电容CG2,第三电极242与扫描线10之间构成一耦合电容CG3,而第四电极244与扫描线10之间构成一耦合电容CG4。
一般而言,边缘电场转换型像素结构200中耦合电容CG1、耦合电容CG2、耦合电容CG3以及耦合电容CG4分别会影响第一电极232、第二电极234、第三电极242以及第四电极244所呈现的电压。因此,一但有对位误差发生,耦合电容CG1、耦合电容CG2、耦合电容CG3以及耦合电容CG4可能有不同程度的改变而使得边缘电场转换型像素结构200的显示品质不符合理想。不过,本实施例将边缘电场转换型像素结构200分成两个电极组230与240即可补偿耦合电容CG1、耦合电容CG2、耦合电容CG3以及耦合电容CG4的影响而使边缘电场转换型像素结构200具有理想的品质。
详言之,图6为图5的剖面在工艺误差下的一种态样。请同时参照图5与图6,假设工艺上的对位误差使得第一电极232’相对接近于扫描线10偏移,则同一膜层所构成的第三电极242’会相对远离扫描线10偏移。如此一来,第一电极232’与扫描线10之间没有第二电极234的遮蔽(shielding),而使耦合电容CG1’的作用增大。另一方面,第三电极242’与扫描线10之间反而有第四电极244遮蔽,而使得耦合电容CG3’的作用减小。整体而言,第一电极232’所受到的电容耦合效应增加,而第三电极242’所受到的电容耦合效应减轻。在本实施例中,第一电极232’与第三电极242’彼此电性连接,因此两者所受到的电容耦合效应实质上可以相互抵销。亦即,工艺上的位移误差不容易使第一电极232’与第三电极242’所呈现的电压受到影响,而进一步可维持边缘电场转换型像素结构200的显示品质。
一般的像素结构中,当有源元件开启时,扫描线的电压为Vgh,且像素电压为Von。此时,像素电极所充入的电荷量为:
当有源元件关闭时,扫描线的电压为Vgl,且像素电压为Voff。此时,像素电极上所充入的电荷量为:
在有源元件由开启到关闭瞬间,电荷可视为守恒。亦即,
Qon=Qoff
因此,将上两式互减(式1减式2)可得:
其中
dV=Von-Voff
将上述式3加入零项并重整方程式
其中
ΔVg=Vgh-Vgl,且
由此可知,馈通电压(Feed-Through Voltage)为:
本实施例中,假设两条数据线20、30分别充入V1及V2两电压,则因有源元件110及120开关过程所造成的压降为:
其中,
有源元件110关闭时,其源/漏极与栅极之间的电容。
Clc:液晶电容
ΔVg=Vgh-Vgl
因此,第一电极组230与第二电极组240的电压变化可由以下公式得知:
由于,边缘电场转换型像素结构200在理想的设计下,第一电极组230与第二电极组240所受到的电容耦合作用大致相同。亦即,
因此,第一电极组230与第二电极组240的电压变化实质上为0。也就是说,边缘电场转换型像素结构200不易有画面闪烁的现象发生。此外,本实施例更透过结构的设计使得无论是否发生的工艺上的误差,第一电极组230与第二电极组240所受到的电容耦合作用都大致相同。因此,即使发生工艺上的误差,边缘电场转换型像素结构200仍不易有画面闪烁的现象发生。简言之,边缘电场转换型像素结构200具有理想的显示品质。
图7绘示为本发明第三实施例的边缘电场转换型像素结构的示意图。请参照图7,边缘电场转换型像素结构300适于与一扫描线10、一第一数据线20以及一第二数据线30电性连接。边缘电场转换型像素结构100包括一第一有源元件110、一第二有源元件120、一第一电极组330以及一第二电极组340。第一有源元件110与扫描线10以及第一数据线20电性连接,而第二有源元件120与扫描线10以及第二数据线30电性连接。第一电极组330包括第一像素电极332与第一共通电极334。第一像素电极332位于第一共通电极334下方。第二电极组340包括一第二像素电极342与一第二共通电极344。第二像素电极342位于第二共通电极344上方,其中第一像素电极332以及第二像素电极342与第一有源元件110电性连接,而第一共通电极344以及第二共通电极334与第二有源元件120电性连接。
在本实施例中,第一数据线20以及第二数据线30分别与扫描线10交错,第一电极组330与第二电极组340位于第一数据线20与第二数据线30之间,且第一电极组330与第二电极组340分别位于扫描线10的同一侧。更具体而言,第一像素电极332是透过第二像素电极342与第一有源元件110电性连接,而第一共通电极334是透过第二共通电极344与第二有源元件120电性连接。另外,本实施例是将第二电极组340设置于第一电极组330与扫描线10之间。
由于第一电极组330中的第一像素电极332与第二电极组340中的第二共通电极344为相同膜层,而第一像素电极332电性连接于第二像素电极342。因此,制作边缘电场转换型像素结构300的过程中若发生了对位误差,两数据线20、30对于第一电极组330与第二电极组340所产生的电容耦合效应可以获得补偿(即如前述实施例所述)。边缘电场转换型像素结构300的显示效果不容易因第一电极组330与第二电极组340相对于数据线20、30有位移而被影响,亦即,边缘电场转换型像素结构300具有理想的显示效果。
图8绘示为本发明第四实施例的边缘电场转换型像素结构的示意图。请参照图8,边缘电场转换型像素结构400适于与一扫描线10、一第一数据线20以及一第二数据线30电性连接。边缘电场转换型像素结构400包括一第一有源元件110、一第二有源元件120、一第一电极组430以及一第二电极组440。第一有源元件110与扫描线10以及第一数据线20电性连接,而第二有源元件120与扫描线10以及第二数据线30电性连接。第一电极组430包括第一像素电极432与第一共通电极434。第一像素电极432位于第一共通电极434下方。第二电极组440包括一第二像素电极444与一第二共通电极442。第二像素电极444位于第二共通电极442上方,其中第一像素电极432以及第二像素电极444与第一有源元件110电性连接,而第一共通电极434以及第二共通电极442与第二有源元件120电性连接。
具体而言,第一数据线20以及第二数据线30分别与扫描线10交错,第一电极组430与第二电极组440位于第一数据线20与第二数据线30之间。第二像素电极444是透第一像素电极432过与第一有源元件110电性连接,而第一共通电极434是透过第二共通电极442与第二有源元件120电性连接。也就是说,本实施例是将第一电极组430配置于第二电极组440与第一数据线20之间,而第二电极组440位于第一电极组430于第二数据线30之间。
由以上实施例的说明可知,制作边缘电场转换型像素结构400时发生了对位的误差可能使得同样位于下方的第一像素电极432与第二共通电极442相对于扫描线10偏移。此时,扫描线10对于第一电极组430与第二电极组440所产生的电容耦合效应可以获得补偿,而不容易影响边缘电场转换型像素结构400的显示效果。因此,边缘电场转换型像素结构400具有理想的显示品质。
图9绘示为本发明第五实施例的边缘电场转换型像素结构的示意图。请参照图9,边缘电场转换型像素结构500适于与一扫描线10、一第一数据线20以及一第二数据线30电性连接。边缘电场转换型像素结构500包括一第一有源元件512、一第二有源元件514、一第三有源元件522、一第四有源元件524、一第一电极组530以及一第二电极组540。第一有源元件512与第二有源元件514皆电性连接扫描线10以及第一数据线20。第三有源元件522与第四有源元件524皆电性连接扫描线10以及第二数据线30。
此外,第一电极组530包括一第一像素电极532与一第一共通电极534。第一像素电极532位于第一共通电极534下方。第二电极组540包括一第二像素电极542与一第二共通电极544。第二像素电极542位于第二共通电极544上方。在本实施例中,第一像素电极532与第一有源元件512电性连接,第二像素电极542与第二有源元件514电性连接,而第一共通电极534与第三有源元件522电性连接,且第二共通电极544与第四有源元件524电性连接。
也就是说,边缘电场转换型像素结构500的各元件在电性上的连接关系大致上等同于第一实施例所述的边缘电场转换型像素结构100。不过,本实施例采用四个有源元件512、514、522、524来驱动第一电极组530与第二电极组540。第一电极组530与第二电极组540在结构上的配置位置与第一实施例的第一电极组130、第二电极组140相同。所以,本实施例的设计可以对于数据线20与30所产生的电容耦合效应提供补偿的作用以维持边缘电场转换型像素结构500的显示品质。
详细而言,第一电极组530在第一数据线20的耦合作用下,所受到的电荷变化可由以下公式所示:
ΔQ1=Cpd1×ΔV-Cpd2×ΔV
其中ΔQ1为电荷变化,ΔV为第一数据线20上所传输电压的压差,Cpd1为第一像素电极532与第一数据线20之间的耦合电容,而Cpd2为第一共通电极534与第一数据线20之间的耦合电容。
第二电极组540在第一数据线20的耦合作用下,所受到的电荷变化可由以下公式所示:
ΔQ2=Cpd3×ΔV-Cpd4×ΔV其中ΔQ2为电荷变化,ΔV为第一数据线20上所传输电压的压差,Cpd3为第二像素电极542与第一数据线20之间的耦合电容,而Cpd4为第二共通电极544与第一数据线20之间的耦合电容。
在本实施例中,第一像素电极532与第二共通电极544为相同膜层。所以,在有工艺误差的情形下,Cpd1的电容耦合作用实质上与Cpd4的电容耦合作用呈现相同的变化趋势。同时,第一共通电极534与第二像素电极542为相同膜层。因此,在有工艺误差的情形下,Cpd2的电容耦合作用实质上与Cpd3的电容耦合作用呈现相同的变化趋势。当第一像素电极532的电压因为第一数据线20的电容耦合作用而上升时,第二共通电极544的电压也将因第一数据线20的电容耦合作用而上升。若像素电极(532与542)的电压大于共通电极(534与544)的电压,则第一电极组530的压差将会提高,而第二电极组540的压差将会降低。反之亦然。如此一来,第一电极组530与第二电极组540所呈现的显示灰阶将可相互补偿而使边缘电场转换型像素结构500所呈现的灰阶将维持不变,进一步达到稳定的显示效果。
不过,本发明不限于以上所描述的实施态样。图10绘示为本发明第六实施例的边缘电场转换型像素结构。请参照图10,边缘电场转换型像素结构600实质上与图4的边缘电场转换型像素结构200大致相同,因此,图4与图10中相同的元件将以相同的元件符号标示。具体而言,两者的主要差异在于边缘电场转换型像素结构200设置有四个有源元件612、614、622以及624,其分别连接至第一电极232、第三电极242、第二电极234以及第四电极244。
在本实施例中,第一电极232与第三电极242同样可接收第一数据线20的电压,且例如由相同膜层所构成。相似地,第二电极234与第四电极244同样可接收第二数据线30的电压,且例如由相同膜层所构成。因此工艺误差使得其中一个电极层相对于扫描线10发生位移时,第一电极232与第二电极234之间的电压差以及第三电极242与第四电极244之间的电压差不容易受到影响。也就是说,边缘电场转换型像素结构600具有理想且稳定的显示品质。
综上所述,本发明本发明利用两条数据线驱动边缘电场转换型像素结构,并且设置了两组电极组。各电极组中两层电极分别连接这两条数据线。工艺误差造成任何一电极层相对数据线或是扫描线发生位移时,两电极组所受到的电容耦合效应可以获得补偿而不容易影响到显示的效果。因此,本发明的边缘电场转换型像素结构具有理想且稳定的显示品质。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明之精神和范围内,当可作些许之更动与润饰,故本发明之保护范围当视后附之申请专利范围所界定者为准。
Claims (10)
1.一种边缘电场转换型像素结构,与一扫描线、一第一数据线以及一第二数据线电性连接,该边缘电场转换型像素结构包括:
一第一有源元件,与该扫描线以及该第一数据线电性连接;
一第二有源元件,与该扫描线以及该第二数据线电性连接;
一第一电极组,包括一第一像素电极与一第一共通电极,该第一像素电极位于该第一共通电极下方;以及
一第二电极组,包括一第二像素电极与一第二共通电极,该第二像素电极位于该第二共通电极上方,其中该第一像素电极以及该第二像素电极与该第一有源元件电性连接,而该第一共通电极以及该第二共通电极与该第二有源元件电性连接。
2.如权利要求1所述的边缘电场转换型像素结构,其特征在于:该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的两对侧。
3.如权利要求2所述的边缘电场转换型像素结构,其特征在于:该第一像素电极以及该第二像素电极分别与该第一有源元件电性连接,而该第一共通电极以及该第二共通电极分别与该第二有源元件电性连接。
4.如权利要求1所述的边缘电场转换型像素结构,其特征在于:该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的同一侧。
5.如权利要求4所述的边缘电场转换型像素结构,其特征在于:该第一像素电极是透过该第二像素电极与该第一有源元件电性连接,而该第一共通电极是透过该第二共通电极与该第二有源元件电性连接。
6.如权利要求4所述的边缘电场转换型像素结构,其特征在于:该第二电极组位于该第一电极组与该扫描线之间。
7.如权利要求1所述的边缘电场转换型像素结构,其特征在于:该第一电极组位于该第二电极组与该第一数据线之间,而该第二电极组位于该第一电极组于该第二数据线之间。
8.一种边缘电场转换型像素结构,与一扫描线、一第一数据线以及一第二数据线电性连接,该边缘电场转换型像素结构包括:
一第一有源元件,与该扫描线以及该第一数据线电性连接;
一第二有源元件,与该扫描线以及该第一数据线电性连接;
一第三有源元件,与该扫描线以及该第二数据线电性连接;
一第四有源元件,与该扫描线以及该第二数据线电性连接;
一第一电极组,包括一第一像素电极与一第一共通电极,该第一像素电极位于该第一共通电极下方;以及
一第二电极组,包括一第二像素电极与一第二共通电极,该第二像素电极位于该第二共通电极上方,其中该第一像素电极与该第一有源元件电性连接,该第二像素电极与该第二有源元件电性连接,而该第一共通电极与该第三有源元件电性连接,且该第二共通电极与该第四有源元件电性连接。
9.如权利要求8所述的边缘电场转换型像素结构,其特征在于:该第一数据线以及该第二数据线分别与该扫描线交错,该第一电极组与该第二电极组位于该第一数据线与该第二数据线之间,且该第一电极组与该第二电极组分别位于该扫描线的两对侧。
10.一种边缘电场转换型像素结构,与一扫描线、一第一数据线以及一第二数据线电性连接,该边缘电场转换型像素结构包括:
一第一有源元件,与该扫描线以及该第一数据线电性连接;
一第二有源元件,与该扫描线以及该第二数据线电性连接;
一第一电极组,包括一第一电极与一第二电极,该第一电极位于该第二电极上方;以及
一第二电极组,包括一第三电极与一第四电极,该第三电极位于该第四电极上方,其中该第一电极以及该第三电极与该第一有源元件电性连接,而该第二电极以及该第四电极与该第二有源元件电性连接。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146759 | 2010-12-30 | ||
TW99146759A TWI411859B (zh) | 2010-12-30 | 2010-12-30 | 邊緣電場轉換型畫素結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102176096A true CN102176096A (zh) | 2011-09-07 |
CN102176096B CN102176096B (zh) | 2013-06-19 |
Family
ID=44519291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110050976 Expired - Fee Related CN102176096B (zh) | 2010-12-30 | 2011-02-25 | 边缘电场转换型像素结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102176096B (zh) |
TW (1) | TWI411859B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013075518A1 (zh) * | 2011-11-25 | 2013-05-30 | 北京京东方光电科技有限公司 | 阵列基板及液晶面板 |
CN105870099A (zh) * | 2016-02-05 | 2016-08-17 | 友达光电股份有限公司 | 自发光型显示器及其修补方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010217484A (ja) * | 2009-03-17 | 2010-09-30 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3231261B2 (ja) * | 1997-03-26 | 2001-11-19 | 株式会社アドバンスト・ディスプレイ | 液晶表示素子及びこれを用いた液晶表示装置 |
TW594169B (en) * | 2003-04-17 | 2004-06-21 | Au Optronics Corp | In-plane switching mode liquid crystal display |
CN101398581B (zh) * | 2007-09-28 | 2010-09-29 | 群康科技(深圳)有限公司 | 液晶显示面板 |
-
2010
- 2010-12-30 TW TW99146759A patent/TWI411859B/zh not_active IP Right Cessation
-
2011
- 2011-02-25 CN CN 201110050976 patent/CN102176096B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010217484A (ja) * | 2009-03-17 | 2010-09-30 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013075518A1 (zh) * | 2011-11-25 | 2013-05-30 | 北京京东方光电科技有限公司 | 阵列基板及液晶面板 |
CN105870099A (zh) * | 2016-02-05 | 2016-08-17 | 友达光电股份有限公司 | 自发光型显示器及其修补方法 |
CN105870099B (zh) * | 2016-02-05 | 2018-05-08 | 友达光电股份有限公司 | 自发光型显示器及其修补方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201227118A (en) | 2012-07-01 |
TWI411859B (zh) | 2013-10-11 |
CN102176096B (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101379538B (zh) | 有源矩阵基板、显示装置和电视接收机 | |
CN109523963B (zh) | 一种显示装置的驱动电路和显示装置 | |
CN102169264B (zh) | 可补偿馈通电压的液晶显示面板 | |
CN1967334B (zh) | 液晶显示器及其制造方法 | |
KR101595817B1 (ko) | 액정 표시 장치 | |
CN101149548B (zh) | 垂直取向模式液晶显示装置的像素电路 | |
CN108983517A (zh) | 像素电路及液晶显示面板 | |
TWI407222B (zh) | 畫素陣列、聚合物穩定配向液晶顯示面板以及畫素陣列的驅動方法 | |
KR20100070663A (ko) | 액정 표시 장치 | |
KR20170105067A (ko) | 용량성 전압 분할식 색 왜곡 감소 픽셀 회로 | |
CN107728352B (zh) | 一种像素驱动电路及液晶显示面板 | |
CN100573293C (zh) | 液晶显示器的像素阵列 | |
CN102356352A (zh) | Tft基板和使用该tft基板的液晶显示装置 | |
CN101916017B (zh) | 像素阵列、液晶显示面板以及像素阵列的驱动方法 | |
JP2004012730A (ja) | 液晶表示装置 | |
CN102054459B (zh) | 液晶显示装置的驱动方法 | |
CN113284413A (zh) | 显示设备 | |
CN101493623B (zh) | 垂直取向模式液晶显示装置的像素电路 | |
CN101908539B (zh) | 像素阵列、聚合物稳定配向液晶显示面板以及光电装置 | |
CN102176096A (zh) | 边缘电场转换型像素结构 | |
CN100444241C (zh) | 液晶显示面板驱动电路和采用该驱动电路的液晶显示面板 | |
CN106773402B (zh) | 阵列基板和液晶显示面板 | |
US20090135358A1 (en) | Display device | |
CN108520723A (zh) | 液晶显示面板及液晶显示器 | |
CN101776825A (zh) | 液晶显示器及其像素单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130619 Termination date: 20210225 |