CN102168309A - 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法 - Google Patents

利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法 Download PDF

Info

Publication number
CN102168309A
CN102168309A CN 201110087016 CN201110087016A CN102168309A CN 102168309 A CN102168309 A CN 102168309A CN 201110087016 CN201110087016 CN 201110087016 CN 201110087016 A CN201110087016 A CN 201110087016A CN 102168309 A CN102168309 A CN 102168309A
Authority
CN
China
Prior art keywords
iib
family
via family
doped
horizontal pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110087016
Other languages
English (en)
Other versions
CN102168309B (zh
Inventor
揭建胜
张希威
彭强
王莉
于永强
吴春艳
朱志峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN 201110087016 priority Critical patent/CN102168309B/zh
Publication of CN102168309A publication Critical patent/CN102168309A/zh
Application granted granted Critical
Publication of CN102168309B publication Critical patent/CN102168309B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，包括蒸发、冷却和退火，首先将纯度≥99.9％的IIB-VIA族材料置于水平管式炉的中部，将纯度≥99.9％的VA族掺杂元素置于水平管式炉的前部，金膜厚度为1-100nm的蒸金硅片置于水平管式炉的后部，引入氩氢保护气并使炉内压力保持在5000-20000Pa，升温至700-1100℃并保温1-2小时后降至室温，然后在氩气气氛下退火即得p型掺杂IIB-VIA族准一维纳米材料。本方法工艺简单，可控性高，可用于合成大量均匀的p型掺杂IIB-VIA族纳米材料，为IIB-VIA族纳米光电子器件应用奠定了重要的基础。

Description

利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法
一、技术领域
本发明涉及一种制备p型掺杂IIB-VIA族准一维半导体纳米材料的方法，具体地说是一种利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法。
二、背景技术
II-VI族宽禁带半导体纳米材料因其在纳米光电子等方面的巨大潜力成为了当前的研究热点。II-VI族准一维半导体纳米材料，包括ZnO、ZnS、ZnSe、ZnTe和CdS纳米线、纳米棒和纳米带等，具有量子尺寸效应、表面效应等诸多低维效应，由他们制成的纳米光电子器件，不但能够突破目前电路小型化与光电集成上碰到的困难，而且由于其本身的优良特性，相应纳米器件也将具有更高的性能。为实现II-VI族纳米材料在纳米光电子中的应用，首先必须要实现互补式的掺杂，即能同时获得n型与p型掺杂。对于多数II-VI族材料，如ZnS、ZnSe来说，其n型掺杂较为容易，所以目前关于II-VI族半导体材料掺杂的研究也集中在其n型掺杂上。但是对于p型掺杂来说，由于II-VI族材料中存在因为自然形成的本征缺陷所带来的自补偿效应、某些杂质本身所具有的双掺杂特性、由杂质原子引起的晶格弛豫和杂质的溶解度等原因，使得已实现的p型掺杂中的空穴浓度较低(＜1017cm-3)，而高浓度(＞1017cm-3)的p型掺杂却非常困难。这成为实现互补式掺杂的重要障碍，也成为制约II-VI族半导体纳米材料应用的关键因素之一。
目前，II-VI族准一维半导体纳米材料的合成工艺已相当成熟，Jiang等利用金催化VALS机理合成ZnS纳米线(Yang Jiang，Xiang-Min Meng，Ji Liu，Zhi-Ro Hong，ChunSing Lee，and Shuit-Tong Lee*，Adv.Mater.2003，15(14)，1195-1198)；新疆大学简基康等利用Bi做催化剂利用热蒸发方法合成ZnSe单晶纳米线(简基康，杨林钰，吴荣，孙言飞，李锦，郑毓峰，200910113486.9，CN101693528 A)。对于常规ZnS、ZnSe、CdTe材料的p型掺杂也进行了相关研究，Shen等研究了激光脉冲沉积方法制备硅衬底沉积的铋掺杂硒化锌薄膜[Yi-qun Shen，Ning Xu，Wei Hu，Xiao-feng Xu，Jian Sun，Zhi-feng Ying，Jia-da Wu，Solid.State.Electron.2008，52，1833-1836.]；Butkhuzi等研究了银掺杂的p型硫化锌晶体[T.V.Butkhuzi，T.G.Tchelidze，E.G.Chikoidze，and N.P.Kekelidze，Phys.Stat.sol.2002，229(1)，365-370]。目前已有的技术中要么是仅仅介绍了本征的II-VI族准一维半导体纳米材料的合成，要么局限于其n型掺杂和应用，又或者只实现了普通材料(体材料和薄膜材料)的p型掺杂。高掺杂浓度p型II-VI族准一维半导体纳米材料目前鲜有报道。
三、发明内容
本发明旨在提供一种利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，以得到掺杂浓度高、结构均一、形貌良好的p型IIB-VIA族准一维半导体纳米材料。
本发明解决技术问题采用如下技术方案：
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，包括蒸发、冷却和退火，特点在于：采用固态掺杂元素，将纯度≥99.9％的VA族掺杂元素置于水平管式炉的前部，将纯度≥99.9％的IIB-VIA族材料置于水平管式炉的中部，其中所述IIB-VIA族材料和所述VA族掺杂元素的质量比为3∶2-6∶1；金膜厚度为1-100nm的蒸金硅片置于水平管式炉的后部，以50-100SCCM的气体流量引入氩氢保护气并使炉内压力保持在5000-20000Pa，升温至700-1100℃并保温1-2小时后降至室温，然后在氩气气氛下于550-650℃退火5-15分钟即得p型掺杂IIB-VIA族准一维纳米材料。
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法的特点也在于：所述的IIB-VIA族材料为ZnSe、ZnS或CdTe。
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法的特点也在于：所述的VA族掺杂元素为P、Sb或Bi。
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，包括蒸发、冷却和退火，特点在于：采用气态掺杂元素，将纯度≥99.9％的IIB-VIA族材料置于水平管式炉的中部，金膜厚度为1-100nm的蒸金硅片置于水平管式炉的后部，以50-100SCCM的气体流量引入氩氢保护气，并在引入氩氢保护气的同时引入纯度≥99.9％的VA族掺杂元素，氩氢保护气和掺杂气源流量比为1∶50-8∶50，炉内压力保持在5000-20000Pa，升温至700-1100℃并保温1-2小时后降至室温，然后在氩气气氛下于550-650℃退火5-15分钟即得p型掺杂IIB-VIA族准一维纳米材料。
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法的特点也在于：所述的IIB-VIA族材料为ZnSe、ZnS或CdTe。
本发明利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法的特点也在于：所述的VA族掺杂元素为N。
与已有技术相比，本发明的有益效果体现在：
1、本发明制备的p型IIB-VIA族准一维纳米材料结晶质量高，结构均一，形貌良好。
2、本发明制备的p型IIB-VIA族准一维纳米材料工艺简单、杂质有效掺杂浓度高。
四、说明书附图
图1为实施例1制备得到的p型掺杂IIB-VIA族准一维纳米材料的扫描电镜照片。
图2为用实施例1制备的p型掺杂IIB-VIA族准一维纳米材料样品所制作的底栅器件的输出特性曲线，图3为其转移特性曲线。
图4为实施例2制备的p型掺杂IIB-VIA族准一维纳米材料样品扫描电镜照片。
图5为用实施例2制备的p型掺杂IIB-VIA族准一维纳米材料样品所制作的底栅器件的输出特性曲线，图6为其转移特性曲线。
图7为实施例3制备得到的p型掺杂IIB-VIA族准一维纳米材料的扫描电镜照片。
图8为实施例3制备的p型掺杂IIB-VIA族准一维纳米材料样品所制作的底栅器件的输出特性曲线，图9为其转移特性曲线。
图10为实施例4制备的p型掺杂IIB-VIA族准一维纳米材料样品扫描电镜照片。
图11为用实施例4制备的p型掺杂IIB-VIA族准一维纳米材料样品所制作的底栅器件的输出特性曲线，图12为其转移特性曲线。
图13为实施例5制备的p型掺杂IIB-VIA族准一维纳米材料样品扫描电镜照片。
图14为用实施例5制备的p型掺杂IIB-VIA族准一维纳米材料样品所制作的底栅器件的输出特性曲线，图15为其转移特性曲线。
五、具体实施方式
实施例1：
将0.15g纯度99.9％的Bi粉盛入瓷舟内放置在水平管式炉的前部(距加热源5cm)，将盛有0.3g纯度99.9％的ZnSe粉末的瓷舟放置于水平管式炉内的加热源处即水平管式炉的中部，将用作沉积衬底的蒸金硅片放在水平管式炉的后部(距加热源12.5cm)，以氩氢保护气气流的进口处作为水平管式炉的前部；密闭炉体，将其抽至真空度为3.0×10-3Pa后，以50SCCM的速率通入氩氢保护气使炉体内气压至20000Pa，其中氩气和氢气的气体体积比为90-95∶10-5。然后升温至1000℃，保持1.5h后炉体自然降温至室温，用快速退火炉(RTP)在氩气气氛下580℃退火5分钟即可激活Bi掺杂源得到黄色p型掺杂IIB-VIA族准一维纳米材料，退火可以破坏在掺杂过程中引入的H原子和杂质原子形成的键从而提高有效掺杂，空穴浓度为4.1×1018cm-3。
本实施例合成的纳米材料的结构为纳米线，如图1所示，所合成纳米线结构单一、形貌良好。用本实例制得的p型掺杂IIB-VIA族准一维纳米材料制作的底栅器件的输出特性曲线如图2所示，图3为其转移特性曲线，从图中可知，随着栅压Vgs的增加，源漏电流Ids减小，符合场效应器件中p沟道的导电特性，因而证实纳米线的p型掺杂。
实施例2：
将0.2g纯度99.9％的Sb粉盛入瓷舟内放置在水平管式炉的前部(距加热源5cm)，将盛有0.3g纯度99.9％的ZnS粉末的瓷舟放置于水平管式炉内的加热源处即水平管式炉的中部，将用作沉积衬底的蒸金硅片放在水平管式炉的后部(距加热源15cm)，以氩氢保护气气流的进口处作为水平管式炉的前部；密闭炉体，将其抽至真空度为3.0×10-3Pa后，以90SCCM的速率通入氩氢保护气使炉体内气压至20000Pa，其中氩气和氢气的气体体积比为90-95∶10-5。然后升温至1100℃，保持1.5h后炉体自然降温至室温，用快速退火炉(RTP)在氩气气氛下650℃退火15分钟即可激活Sb掺杂源得到白色p型掺杂IIB-VIA族准一维纳米材料，退火可以破坏在掺杂过程中引入的H原子和杂质原子形成的键从而提高有效掺杂，空穴浓度为6.5×1018cm-3。
本实施例合成的纳米材料的结构为纳米带，如图4所示，所合成纳米线结构单一、形貌良好。用本实例制得的p型掺杂IIB-VIA族准一维纳米材料制作的底栅器件的输出特性曲线如图5所示，图6为其转移特性曲线，从图中可知，随着栅压Vgs的增加，源漏电流Ids减小，符合场效应器件中p沟道的导电特性，因而证实纳米带的p型掺杂。
实施例3：
将盛有0.3g纯度99.9％的ZnSe粉末的瓷舟放置于水平管式炉内的加热源处即水平管式炉的中部，将用作沉积衬底的蒸金硅片放在水平管式炉的后部(距加热源10cm)，以氩氢保护气气流的进口处作为水平管式炉的前部；密闭炉体，将其抽至真空度为3.0×10-3Pa后，以100SCCM的速率通入氩氢保护气，同时以8SCCM的速率通入氨气(氩氢保护气和掺杂气源流量比为4∶50)，使炉体内气压至20000Pa，其中氩气和氢气的气体体积比为90-95∶10-5。然后升温至1040℃，保持1.5h后炉体自然降温至室温，用快速退火炉(RTP)在氩气气氛下560℃退火5分钟即可激活N掺杂源得到黄色p型掺杂IIB-VIA族准一维纳米材料，退火可以破坏在掺杂过程中引入的H原子和杂质原子形成的键从而提高有效掺杂，空穴浓度为3.9×1018cm-3。
本实施例合成的纳米材料的结构为纳米线，如扫描电镜图7所示，所合成纳米线结构单一、形貌良好。用本实例制得的p型掺杂IIB-VIA族准一维纳米材料制作的底栅器件的输出特性曲线如图8所示，图9为其转移特性曲线，从图中可知，随着栅压Vgs的增加，源漏电流Ids减小，符合场效应器件中p沟道的导电特性，因而证实纳米线的p型掺杂。
实施例4：
将0.1g纯度99.9％的P粉盛入瓷舟内放置在水平管式炉的前部(距加热源8cm)，将盛有0.4g纯度99.9％的ZnSe粉末的瓷舟放置于水平管式炉内的加热源处即水平管式炉的中部，将用作沉积衬底的蒸金硅片放在水平管式炉的后部(距加热源12.5cm)，以氩氢保护气气流的进口处作为水平管式炉的前部；密闭炉体，将其抽至真空度为3.0×10-3Pa后，以100SCCM的速率通入氩氢保护气，使炉体内气压至5000Pa，其中氩气和氢气的气体体积比为90-95∶10-5。然后升温至1000℃，保持2h后炉体自然降温至室温，用快速退火炉(RTP)在氩气气氛下600℃退火5分钟即可激活P掺杂源得到黄色p型掺杂IIB-VIA族准一维纳米材料，退火可以破坏在掺杂过程中引入的H原子和杂质原子形成的键从而提高有效掺杂，空穴浓度为6.3×1018cm-3。
本实施例合成的纳米材料的结构为纳米线，如扫描电镜图10所示，所合成纳米线结构单一、形貌良好。用本实例制得的p型掺杂IIB-VIA族准一维纳米材料制作的底栅器件的输出特性曲线如图11所示，图12为其转移特性曲线，从图中可知，随着栅压Vgs的增加，源漏电流Ids减小，符合场效应器件中p沟道的导电特性，因而证实纳米线的p型掺杂。
实施例5：
将0.15g纯度99.9％的Sb粉盛入瓷舟内放置在水平管式炉的前部(距加热源6cm)，将盛有0.9g纯度99.9％的CdTe粉末的瓷舟放置于水平管式炉内的加热源处即水平管式炉的中部，将用作沉积衬底的蒸金硅片放在水平管式炉的后部(距加热源10cm)，以氩氢保护气气流的进口处作为水平管式炉的前部；密闭炉体，将其抽至真空度为3.9×10-3Pa后，以60SCCM的速率通入氩氢保护气，使炉体内气压至10000Pa，其中氩气和氢气的气体体积比为90-95∶10-5。然后升温至700℃，保持2h后炉体自然降温至室温，用快速退火炉(RTP)在氩气气氛下550℃退火5分钟即可激活Sb掺杂源得到黑色p型掺杂IIB-VIA族准一维纳米材料，退火可以破坏在掺杂过程中引入的H原子和杂质原子形成的键从而提高有效掺杂，空穴浓度为7.9×1017cm-3。
本实施例合成的纳米材料的结构为纳米带，如扫描电镜图13所示。用本实例制得的p型掺杂IIB-VIA族准一维纳米材料制作的底栅器件的输出特性曲线如图14所示，图15为其转移特性曲线，从图中可知，随着栅压Vgs的增加，源漏电流Ids减小，符合场效应器件中p沟道的导电特性，因而证实纳米带的p型掺杂。

Claims (6)

1.利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，包括蒸发、冷却和退火，其特征在于：采用固态掺杂元素，将纯度≥99.9％的VA族掺杂元素置于水平管式炉的前部，将纯度≥99.9％的IIB-VIA族材料置于水平管式炉的中部，其中所述IIB-VIA族材料和所述VA族掺杂元素的质量比为3∶2-6∶1；金膜厚度为1-100nm的蒸金硅片置于水平管式炉的后部，以50-100SCCM的气体流量引入氩氢保护气并使炉内压力保持在5000-20000Pa，升温至700-1100℃并保温1-2小时后降至室温，然后在氩气气氛下于550-650℃退火5-15分钟即得p型掺杂IIB-VIA族准一维纳米材料。
2.根据权利要求1所述的方法，其特征在于：所述的IIB-VIA族材料为ZnSe、ZnS或CdTe。
3.根据权利要求1所述的方法，其特征在于：所述的VA族掺杂元素为P、Sb或Bi。
4.利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法，包括蒸发、冷却和退火，其特征在于：采用气态掺杂元素，将纯度≥99.9％的IIB-VIA族材料置于水平管式炉的中部，金膜厚度为1-100nm的蒸金硅片置于水平管式炉的后部，以50-100SCCM的气体流量引入氩氢保护气，并在引入氩氢保护气的同时引入纯度≥99.9％的VA族掺杂元素，氩氢保护气和掺杂气源流量比为1∶50-8∶50，炉内压力保持在5000-20000Pa，升温至700-1100℃并保温1-2小时后降至室温，然后在氩气气氛下于550-650℃退火5-15分钟即得p型掺杂IIB-VIA族准一维纳米材料。
5.根据权利要求4所述的方法，其特征在于：所述的IIB-VIA族材料为ZnSe、ZnS或CdTe。
6.根据权利要求4所述的方法，其特征在于：所述的VA族掺杂元素为N。
CN 201110087016 2011-04-07 2011-04-07 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法 Expired - Fee Related CN102168309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110087016 CN102168309B (zh) 2011-04-07 2011-04-07 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110087016 CN102168309B (zh) 2011-04-07 2011-04-07 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法

Publications (2)

Publication Number Publication Date
CN102168309A true CN102168309A (zh) 2011-08-31
CN102168309B CN102168309B (zh) 2013-02-13

Family

ID=44489616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110087016 Expired - Fee Related CN102168309B (zh) 2011-04-07 2011-04-07 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法

Country Status (1)

Country Link
CN (1) CN102168309B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102602984A (zh) * 2012-03-22 2012-07-25 合肥工业大学 一种P型掺杂ZnSxSe1-x纳米材料及其制备方法
CN102751374A (zh) * 2012-07-13 2012-10-24 合肥工业大学 基于p-型ZnSe纳米线/n-型Si异质结的光电探测器及其制备方法
CN103540999A (zh) * 2013-10-18 2014-01-29 中国科学院苏州纳米技术与纳米仿生研究所 一种成分可调的三元(Sb1-xBix)2Se3纳米线的制备方法
CN104775092A (zh) * 2014-12-24 2015-07-15 安阳师范学院 铋同步催化生长和掺杂p-型硒化锌纳米线的方法
CN112095150A (zh) * 2020-09-28 2020-12-18 广东先导先进材料股份有限公司 硒化锌的生长方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
《APPLIED PHYSICS LETTERS》 20110325 Qiang Peng等 Nano-Schottky barrier diodes based on Sb-doped ZnS nanoribbons with controlled p-type conductivity 123117 第98卷, *
《J.Mater.Chem.》 20110331 Xiwei Zhang等 Surface induced negative photoconductivity in p-type ZnSe:Bi nanowires and their nano-optoelectronic applications 6736-6741 第21卷, *
《J.Phys.Chem.C》 20100408 Shanying Li等 Enhanced p-Type Conductivity of ZnTe Nanoribbons by Nitrogen Doping 第114卷, *
《Nanoscience and Nanotechnology》 20101231 Yi Wang等 Field Effect Properties of Phosphorus Doped CdS Single-Crystal Nanoribbon via Co-Thermal-Evaporation 第10卷, 第1期 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102602984A (zh) * 2012-03-22 2012-07-25 合肥工业大学 一种P型掺杂ZnSxSe1-x纳米材料及其制备方法
CN102602984B (zh) * 2012-03-22 2013-07-31 合肥工业大学 一种P型掺杂ZnSxSe1-x纳米材料及其制备方法
CN102751374A (zh) * 2012-07-13 2012-10-24 合肥工业大学 基于p-型ZnSe纳米线/n-型Si异质结的光电探测器及其制备方法
CN102751374B (zh) * 2012-07-13 2014-10-08 合肥工业大学 基于p-型ZnSe纳米线/n-型Si异质结的光电探测器及其制备方法
CN103540999A (zh) * 2013-10-18 2014-01-29 中国科学院苏州纳米技术与纳米仿生研究所 一种成分可调的三元(Sb1-xBix)2Se3纳米线的制备方法
CN103540999B (zh) * 2013-10-18 2016-04-27 中国科学院苏州纳米技术与纳米仿生研究所 一种成分可调的三元(Sb1-xBix)2Se3纳米线的制备方法
CN104775092A (zh) * 2014-12-24 2015-07-15 安阳师范学院 铋同步催化生长和掺杂p-型硒化锌纳米线的方法
CN112095150A (zh) * 2020-09-28 2020-12-18 广东先导先进材料股份有限公司 硒化锌的生长方法
CN112095150B (zh) * 2020-09-28 2022-02-22 安徽中飞科技有限公司 硒化锌的生长方法

Also Published As

Publication number Publication date
CN102168309B (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
EP2754738B1 (en) Schottky-barrier diode
Li et al. p-Type conductivity and stability of Ag–N codoped ZnO thin films
Chand et al. Structural, morphological and optical study of Li doped ZnO thin films on Si (100) substrate deposited by pulsed laser deposition
CN102168309B (zh) 利用化学气相沉积原位掺杂制备p型IIB-VIA族准一维半导体纳米材料的方法
Matsuzaki et al. Controlled bipolar doping in Cu3N (100) thin films
Saito et al. Fabrication of n+-BaSi2/p+-Si tunnel junction on Si (111) surface by molecular beam epitaxy for photovoltaic applications
Kuo et al. Effect of post-deposition annealing on the performance of DC sputtered Cu2SnSe3 thin films
Shirakata et al. Properties of Cu (In, Ga) Se2 thin films prepared by chemical spray pyrolysis
CN102751318B (zh) 一种ZnO同质pn结及其制备方法
Sun et al. Ultraviolet electroluminescence from ZnO-based light-emitting diode with p-ZnO: N/n-GaN: Si heterojunction structure
Lu et al. A boron and gallium co-doped ZnO intermediate layer for ZnO/Si heterojunction diodes
Sathyamoorthy et al. Fabrication of p-n junction diode using SnO/SnO 2 thin films and its device characteristics
Zaman et al. Effect of annealing temperature on thermoelectric properties of zinc nitride thin films grown by thermal evaporation method
JP6712798B2 (ja) 窒化銅半導体およびその製造方法
Xiang et al. Investigation of sputtering pressure on physical properties of CuO films and the electrical properties-temperature relationship of CuO films and p-CuO/n-GaN heterojunction
Wang et al. Heteroepitaxial growth of Cu2O films on Nb-SrTiO3 substrates and their photovoltaic properties
Chang et al. A Novel Fabrication of p–n Diode Based on ZnO Nanowire/p-NiO Heterojunction
CN102602984B (zh) 一种P型掺杂ZnSxSe1-x纳米材料及其制备方法
Friedman et al. Comparison of hydrazine, dimethylhydrazine, and t-butylamine nitrogen sources for MOVPE growth of GaInNAs for solar cells
CN103695866B (zh) 采用简单化学气相沉积法制备Sb掺杂p型ZnO薄膜的方法
Rogozin Nitrogen-doped p-type ZnO thin films and ZnO/ZnSe pn heterojunctions grown on ZnSe substrate by radical beam gettering epitaxy
Balakrishnan et al. Fabrication of tridoped p-ZnO thin film and homojunction by RF magnetron sputtering
Yan et al. Research progress of solar-blind UV photodetectors based on amorphous gallium oxide
CN103031597A (zh) Na-Be共掺生长p-ZnO薄膜的方法
CN102605340B (zh) 一种P型掺杂ZnxCd1-xS纳米材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20160407