CN102165695A

CN102165695A - 信号校准方法及装置

Info

Publication number: CN102165695A
Application number: CN2009801384519A
Authority: CN
Inventors: F·韦尔; R·纳维德; J·W·波尔顿
Original assignee: Rambus Inc
Current assignee: Rambus Inc
Priority date: 2008-09-30
Filing date: 2009-08-27
Publication date: 2011-08-24
Also published as: US8339895B2; EP2335354A1; US20110158031A1; JP2012504369A; WO2010039365A1

Abstract

在信号校准方案中，在信号集之间保持期望的相位关系。例如，在某些方面中，可以通过检测低速参考时钟信号和与时钟树的不同相位相关联的低速时钟信号之间的相位差来保持从高速参考时钟信号生成的时钟树的期望相位。在某些方面中，可以通过检测在使用时钟树期间发生的成帧偏移来保持时钟树的期望相位。

Description

信号校准方法及装置

优先权要求

本申请要求2008年9月30日提交的共同拥有的第61/101,342号美国临时专利申请的优先权及权益，在此通过参考引入该申请的公开内容。

技术领域

本发明总体上涉及信号处理，更具体地但不排他地涉及时序信号的校准。

背景技术

电子设备可以包括由信号控制或利用信号的电路，该信号彼此之间具有确定的相位关系。例如，电子设备可以包括以不同速度操作的不同电路。在这种情况下，可以向设备提供时钟信号集(例如，时钟树)，用于控制这些不同电路的操作。另外，可以针对这些时钟信号限定特定的相位关系，使得电路以指定的方式彼此交互。

在某些情况下，电子设备可能无法随着时间推移保持针对信号集的期望的相位关系。例如，电子设备加电之后存在的时钟树的不同信号之间的相位关系可以不同于该电子设备断电之前存在的相位关系。

为了随着时间推移保持这种相位关系，电子设备的时序电路可以保持加电，并且该电子设备可以采用相对复杂的时序控制机制(诸如，锁相环)。然而，诸如此类的时序控制方案即便在电子设备不处理数据时也可能消耗相对大量的功率。

附图说明

本公开的各例子特征、方面和优势将在以下的详细描述和随附权利要求书以及附图中进行描述，在附图中：

图1是根据此处教导构建的信号处理系统的一个实施方式的简化框图；

图2是根据此处教导构建的信号处理系统的一个实施方式的简化框图；

图3是根据此处教导构建的时钟生成器电路的一个实施方式的简化框图；

图4是根据此处教导的、可以被执行以生成时钟信号的操作的一个实施方式的流程图；

图5是根据此处教导构建的数据处理系统的一个实施方式的简化框图；

图6是根据此处教导的、可以被执行以处理数据的操作的一个实施方式的流程图；

图7是根据此处教导构建的数据处理和时钟生成器电路的一个实施方式的简化框图；

图8是可以用来调整时钟信号集相位的时序操作的一个实施方式的简化图；

图9是根据此处教导构建的数据处理和时钟生成器电路的一个实施方式的简化框图；

图10是可以用来校准信号集的时序操作的一个实施方式的简化图；以及

图11是可以用来校准信号集的时序操作的一个实施方式的简化图。

根据惯例，附图中所示的各种特征可以不按比例绘制。相应地，为了清楚起见，可以将各种特征的尺寸任意地扩大或缩小。另外，为了清楚起见，可以将某些附图简化。因此，附图可以不描绘给定装置或方法的所有组件。最后，贯穿说明书和附图，相同的参考标号可以用于表示相同的特征。

具体实施方式

下面的描述列举了一个或多个说明性实施方式。应当理解，这里的教导可以通过各种形式体现，并且这里公开的实施方式仅是代表性的。例如，基于这里的教导，本领域技术人员将会明白，给定的结构或功能细节可以独立于任何其他结构或功能细节而并入实施方式中。因此，可以使用任何所公开的实施方式中列举的任何适当数量的结构或功能细节来实现装置或者实践方法。同样，可以使用附加于任何所公开的实施方式中列举的结构或功能细节的或者除这些结构或功能细节以外的其他结构或功能细节来实现装置或者实践方法。

在某些方面中，本公开涉及基于与信号相关联的相位误差或其他类似误差的检测来对信号进行校准。诸如此类的误差可以通过各种方式检测。例如，在基于高速参考信号生成时钟信号集的装置中，基于该集中最低速时钟信号的相位同与该高速参考时钟信号相关联的低速参考时钟信号的比较来限定(例如，选择)该集中一个或多个较低速信号的相位。另外，在时钟信号集被用于使数据成帧的装置中，如果在成帧的数据中检测到帧偏移，则限定(例如，调整)该集中一个或多个较低速信号的相位。本公开的这些方面及其他方面将参考图1和图2进行简要描述。

图1示出了在其中时钟源102可以与一个或多个设备(例如，设备104和设备106)物理分离的系统100。例如，时钟源102可以在与设备104和设备106不同的设备中实施。为了方便起见，以下讨论将关注于设备104而非设备106的操作。然而应当明白，设备106和系统100中的其他设备(未示出)能够以类似于设备104的方式进行操作。

例如，设备104可以采用本地生成的时钟信号来帮助向系统100中的一个或多个设备(例如，未示出的与时钟源102相关联的数据处理组件)发送数据和/或从其接收数据。作为更具体但非限制的示例，与高速参考时钟信号108同步的串行化数据可以在时钟源102与设备104之间传送。

为了帮助接收和传输这种数据，设备104基于从时钟源102接收的时钟信号108和低速参考时钟信号110生成本地时序信号。在典型的实现中，设备102通过对时钟信号108进行分降(divide down)而生成时钟信号110。由设备104生成的本地时序可以包括多个时钟信号，其中每个时钟信号具有不同的频率。例如，时钟分频器112可以连续对时钟信号108(例如，具有f0的标称频率)进行分降，以提供具有作为f0的约数的标称频率(例如，f0/2、f0/4、……、f0/n)的时钟信号集。为了方便起见，诸如此类的时钟信号集此处可以被称为分频时钟树。这里，术语约数(即，因子)指的是整除(即，整数除法)另一量(整数或非整数值)的量(其可以是整数或非整数值)。例如，1.5Hz是6.0Hz的约数。

对于某些操作，在分频时钟树的分支之间需要保持某些相位关系。例如，对于最高速分支(例如，f0)的指定上升沿，可能期望第二最高速分支(例如，f0/2)从低态转变到高态，并且期望第三最高速分支(例如，f0/3)从高态转变到低态。

设备104有利地提供信号校准，使得本地生成的时钟信号即便在设备104或其时钟电路被断电并再加电时或者在这些信号中的一个或多个信号的相位被某些其他事件(例如，信号毛刺)改变时，仍将自动地重新获取期望的相位关系。简要地，校准操作包括将时钟信号110的相位同具有与该时钟信号110相同的标称频率(例如，f0/n)的一系列本地生成的低速时钟信号的相位进行比较。基于这些相位比较的结果，设备104继而标识具有期望相位关系的时钟信号子集。

如下文更加详细所述，时钟分频器112针对分频时钟树的每个分支的每个可能相位生成时钟信号。例如，针对对应于f0/2的每个可能相位生成两个信号；针对对应于f0/4的每个可能相位生成四个信号，并以此类推。因此，在n＝4的情况下，生成四个相位组合，每个相位组合具有与f0/2相关联的信号和与f0/4相关联的信号。这些相位组合中的每个相位组合因此与对应的信号子集相关联。

相位选择器114继而可以将时钟信号110的相位与每个子集中的最低速时钟信号的相位进行比较。与最小相位误差相关联的子集被标识为提供期望相位关系的子集。设备104因此随同时钟信号108提供该子集作为经校准的时钟树。

现在参考图2，系统200包括可以与设备204(例如，外围设备)物理分离的时钟/数据源202。例如，时钟/数据源202可以在与设备204不同的设备中实现。通过与上文所讨论的类似的方式，设备204可以包括时钟生成器206，该时钟生成器206提供本地生成的时钟信号(指定为f0……f0/n)来帮助向系统200中的一个或多个设备(例如，未示出的与时钟/数据源202相关联的数据处理组件)发送数据和/或从其接收数据。同样如上文所讨论，设备204提供信号校准，使得本地生成的时钟信号即便在设备204或其时钟电路被断电并再加电时或者在这些信号中的一个或多个信号的相位被某些其他事件(例如，信号毛刺)改变时，仍自动地重新获得期望的相位关系。

在图2的示例中，本地生成的时钟信号用于使从时钟/数据源202接收的数据成帧。例如，时序/数据源202可以向设备204发送串行化数据流，其中接收数据成帧器208使串行化数据成帧(例如，用于提供并行数据)。在某些方面中，成帧过程可以包括限定数据卷中的起始点和结束点(例如，根据限定的字边界)。这里，来自时钟生成器206的时钟信号的相位中的任何误差可以将其本身体现为成帧数据中的成帧误差。

简要地，系统200的相位校准操作包括时钟/数据源202向设备204发送校准数据模式，设备204据此在检测到成帧误差的事件时调整其本地生成的时钟信号的相位。如下文更加详细所述，成帧偏移检测器210对成帧校准数据模式进行处理以确定成帧偏移(如果有的话)。例如，这种偏移可以表示成帧比特位于帧中的位置(例如，在数据的成帧模式内)与预期该成帧比特应位于帧中的位置之间的比特位置的数量。成帧偏移检测器210继而可以向相位限定器212提供该偏移信息，该相位限定器212与时钟生成器206共同操作来限定(例如，调整或选择)本地生成的时钟信号的相位。

有鉴于以上概述，现在参考图3至图11描述与提供经相位校准的信号有关的附加细节。简要地，图3和图4涉及以下采样组件和操作，该采样组件和操作可以用来提供与系统100的功能性类似的功能性。图5和图11涉及以下采样组件和操作，该采样组件和操作可以用来提供与系统200的功能性类似的功能性。

图3示出了提供经相位校准的信号的装置300的实施方式。在某些方面中，装置300可以为图1的设备104提供上述功能性。

装置300的采样操作将结合图4的流程图进行描述。为了方便起见，图4的操作(或者此处讨论或教导的任何其他操作)可以被描述为由特定组件(例如，系统100的组件和/或装置300的组件)来执行。然而应当明白，这些操作可以由其他类型的组件执行，并且可以使用不同数量的组件执行。还应当明白，此处所述的一个或多个操作可以不在某给定的实现中采用。

如图4的块402所示，装置300接收图3中指定为具有标称频率F0的第一时钟信号302(例如，经由未示出的信令接口)。该第一时钟信号302可以由装置300缓冲(例如，未示出)来提供分频时钟树输出中的最高速时钟。因此，第一时钟信号302可以对应于图1的时钟信号108。

如块404所示，装置300还接收图3中指定为具有标称频率F0/4的第二时钟信号304(例如，经由未示出的信令接口)。在图3的示例中，时钟树具有三个分支(f0、f0/2和f0/4)。因此，该第二时钟信号304对应于分频时钟树中的最低速时钟(例如，对应于图1的时钟信号110)。应当明白，其他实施方式可以采用不同数量的时钟树分支。

如块406所示，装置300基于第一时钟信号302生成多个时钟信号。例如，该第一时钟信号302首先由分频器306进行分频以提供具有标称频率f0/2的信号，并且分频器306的输出由分频器308进行分频来提供具有标称频率f0/4的信号。另外，通过使用若干反相器310和适当的信号路径，设备300生成针对分频时钟树的每个分支的每个可能的相位。在某些方面中，分频器306和分频器308、反相器310以及相关的信号路径可以对应于图1的时钟分频器112。

向一对多路器312和多路器314提供上述信号。多路器312基于来自计数器318的控制信号对来选择其四个输入信号中的一个作为其输出信号316。类似地，多路器314基于来自计数器318的另一控制信号(例如，最高有效位)来选择其两个输入信号中的一个作为其输出信号320。因此，应当明白，在计数器318(例如，三位计数器)前进通过其计数序列(例如，从零至七)时，多路器312和多路器314将连续输出可能发生的针对信号316和信号320的八个不同的相位关系。

如块408所示，脉冲生成器322确定第二时钟信号304与当前信号316之间的相位差。这里，应当明白这些信号将具有相同的标称频率(例如，f0/4)。在某些实施方式中，如果两个信号之间的相位差大于限定的偏差容忍度，则脉冲生成器322生成脉冲。该偏差容忍度例如可以被限定为时钟302的周期的固定一部分。

脉冲的生成使得计数器318递增，该递增转而将使得多路器312和多路器314输出时钟信号的不同子集(即，具有不同相位关系)。脉冲生成器322继而可以将新信号316的相位与第二信号304的相位进行比较，并且如果相位差大于限定的偏差容忍度则生成另一脉冲。上述操作继而可以重复进行，直到计数器318的输出选择了时钟信号的不会导致脉冲生成器322生成任何脉冲(例如，当前信号316的相位在第二时钟信号304的相位的限定的偏差容忍度内)的子集。有利地，如果发生使得信号316与信号320的相位关系不具有期望的相位关系的事件(例如，由于装置300断电)，则装置300将自动校准分频时钟树。

如块410所示，基于信号304与信号316之间的相位差，装置300选择所生成的时钟信号316和320的提供期望相位关系的子集。在某些方面中，脉冲生成器322和计数器318因此可以对应于图1的相位选择器114。这些组件可以通过各种方式实现(例如，作为状态机)。

在一个或多个方面中，根据图1、图3和图4的教导实现的时钟校准方案可以提供比其他校准方案更有效的校准。例如，相比于将时钟树的每个分支从中心时钟生成器简单地路由至每个外围设备的方案，所公开的方案可能需要较少的信号互连。

另外，所公开的方案可以比使用复位信号来校准分布式设备处的时钟生成器的方案更易于实现并且提供更好的性能。例如，使用复位信号的方案可能具有更复杂的启动顺序；可能具有更严格的时序要求；并且可能采用可复位的触发器(例如，该可复位触发器可能比不可复位触发器更慢)。相反，所公开的方案可以采用多路器和不受控于控制信号(例如，复位信号)的分频器触发器。因此，所公开的方案可以具有较为宽松的准备时间限制。另外，所公开的方案可以不采用可复位触发器。

图5示出了提供经校准的信号的系统的另一实施方式。这里，系统500包括控制器502(例如，包括未示出的时钟源)和相关设备504(例如，外围设备，诸如存储器设备)。在某些方面中，系统500可以提供与上文结合图2描述的功能性类似的功能性。装置500的采样操作将在图6流程图的背景下进行描述。

如块602所示，控制器502可以在设备504发起时序(例如，相位)校准操作。这种操作可以结合设备504的功率状态(或模式)中的变化或者结合由控制器502调用的校准操作一起发起。

作为前一情况的示例，外围功率控制器506可以与设备504的功率模式控制器508共同操作以控制设备504的功率状态。作为特定示例，控制器502可以在不向设备504发送数据或从其接收数据时的空闲模式期间选择将设备504的一个或多个部分(例如，时钟生成器部分)暂时断电。因此，在之后的某个时间点，外围功率控制器506可以向功率模式控制器508发送功率控制信号来使设备504从低功率模式(例如，空闲模式)变至较高功率模式(例如，活动模式)。

作为上文提到的校准操作的示例，校准控制器510可以重复地(例如，周期性地)向设备504发送校准消息。例如，这些操作可以在数据没有在控制器502与设备504之间传送时的空闲周期期间来执行。通过这种方式，控制器502可以确保设备504随着时间推移保持适当的时序校准。

如图5中所示，控制器502可以包括用于与设备504通信的通信接口512(例如，信令接口、通信处理器或其他适当的组件)。设备504也可以包括类似的电路(未示出)。

如块604所示，设备504响应于给定刺激而开始时序校准操作。例如，如上所述，在从控制器502接收消息之后，可以开始这些操作。备选地，设备504可以在被加电、复位之后或者响应于某些其他事件而自动开始这些操作(例如，通过对校准模式进行连续监控)。

如块606所示，校准控制器510向设备504发送校准模式数据。为此，校准控制器510可以包括校准模式生成器514或与其共同操作，该校准模式生成器514在限定的字边界(例如，字节边界)上生成数据模式。应当明白，这种数据模式可以采取各种形式。例如，在相对简单的情况下，数据模式可以包括位于字边界内的一个或多个比特位置处的数据值(例如，“1”)。如这里所讨论，控制器502可以通过串行化格式向设备504发送该数据。校准控制器510可以在控制器502发送校准信号或功率控制信号之后的限定时段内发送该校准模式数据。

如块608所示，设备504(例如，成帧器516)对从控制器502接收的校准模式数据进行处理。如结合图7和图8更详细地描述，该成帧操作可以包括反串行化操作，据此成帧器516将接收的串行数据转换成并行数据。在某些方面中，成帧操作可以基于由时钟生成器518生成的时钟信号集。同样，成帧器516可以根据限定的字边界输出成帧的并行数据。

如块610所示，校准模式偏移确定器520对成帧的数据模式进行处理，以确定是否存在与成帧操作相关联的成帧误差。例如，校准模式偏移确定器520可以将成帧数据模式的值与预期数据值进行比较。如上文所提到的，该操作可以包括将成帧数据模式(例如，与如相对于时钟信号的边沿限定的字边界相关联)内的一个或多个数据值的真实位置与成帧数据模式内每个数据值的预期位置进行比较。

校准模式偏移确定器520继而在块610生成关于检测到的偏移的指示522。例如，如果没有成帧误差，则校准模式偏移确定器520可以输出偏移值“0”。如果成帧相差一比特，则校准模式偏移确定器520可以输出偏移值“1”，并依此类推。

如块612所示，校准电路524基于偏移522对设备504的信号时序进行校准。例如，如将结合图7和图8更详细地描述，校准电路524可以限定由时钟生成器518生成的一个或多个时钟信号的相位，使得成帧器516正确地使接收的数据成帧。

如块614所示，一旦设备504被校准，控制器502和存储器设备504便可以开始数据传送操作。如下文所讨论，设备504可以在单个操作中有利地补偿任何相位误差(例如，由于转变到低功率模式造成的相位误差)。因此，控制器502和设备504可以在设备504接收校准模式数据之后相对短的时段内(例如，在与所传输数据相关联的最高速时钟的四个时钟周期内)开始数据传送操作。

图7示出了提供相位校准信号的设备700(例如，电路)的实施方式。在某些方面中，设备700可以为图2的设备504提供上文所述的某些功能性。例如，反串行化器702可以提供与成帧器516相关的功能性；时钟生成器709可以提供与时钟生成器518相关的功能性；并且状态机706可以提供与校准模式偏移确定器520相关的功能性。

反串行化器702包括帮助接收数据(例如，从控制器502)的若干信号接口组件。这里，信号可以经由一个或多个输入键盘(被指定为DI)接收，并且向接收器组件(被指定为RD)(诸如信号缓冲器)提供。图7还示出了并入双数据速率(“DDR”)信令组件的实现，所述DDR信令组件接收时钟(在该示例中为缓冲的时钟RC1B)的两个边沿上按时钟输入数据。

反串行化器702还可以包括将2比特宽数据(RD1X和RD1Y)转换成16比特宽数据(RD4X和RD4Y)的串并转换组件。这里，可以看出串并操作由三个级执行。第一级，通过以RC1的一半频率操作的时钟RC2的操作将2比特宽数据(RD1X和RD1Y)转换成4比特宽数据(RD2X和RD2Y)。第二级，通过以RC2的一半频率操作的时钟RC3的操作将4比特宽数据(RD2X和RD2Y)转换成8比特宽数据(RD3X和RD3Y)。第三级，通过以RC3的一半频率操作的时钟RC4(例如，RC4A)的操作将8比特宽数据(RD3X和RD3Y)转换成16比特宽数据(RD4X和RD4Y)。

时钟生成器704采用包括增量器(被指定为INC)和三个寄存器级(每个寄存器级包括两个触发器)的控制环路，用于提供分频时钟树RC1-RC4。增量器生成针对三个寄存器级的输入信号。例如，增量器可以包括重复地从0计数至7的3位计数器，据此保持针对装置700的字对齐状态。这里，计数的最高有效位被提供到最右(第三)级，并且计数的最低有效位被提供到最左(第一)级。因此，第一级生成时钟速率为RC1时钟速率一半的时钟RC2。第二级生成时钟速率为RC2时钟速率一半的时钟RC3。第三级生成时钟速率为RC3时钟速率一半的时钟RC4。

时钟生成器704还包括使分频时钟树的相位能够基于状态机706所提供的字对齐偏移信号708的值来进行限定的加法器组件(指定为ADD)。这些组件的采样操作将结合图8的简化时序图进行描述。

为了减少图8的复杂度，这些操作将在3比特分频时钟树(例如，只是RC1-RC3)而非图7中所示4比特时钟树的背景下进行描述。因此，在图8中增量器被示为重复地从0计数至3。另外，字对齐偏移信号708(例如，由状态机706中的字对齐寄存器输出)为2比特信号。

如图8的左手边的时序所示，当没有成帧误差时(例如，字对齐寄存器的输出为“00”)，加法器的输出跟踪增量器的输出。图8示出了在这些条件下针对RC1-RC3的采样相位关系。

如在图8顶部的接收模式数据所示，在某些时间点上反串行化器702接收校准数据。在该简化示例中，数据被限定在4比特字边界上。

如在图8顶部的输出模式数据所示，在成帧操作期间由于时钟信号RC1-RC3的不正确相位关系而可能发生帧误差。在该情况下，成帧误差为2比特。因此，状态机706可以将字对齐寄存器的值改变到“10”，并且向加法器提供该值。如图8右手边所示，调整加法器的输出，以适于反映向增量器的计数添加字对齐偏移信号708。此外，由此产生的向寄存器级(例如，时钟分频器)提供的经调整的计数值引起针对时钟信号(例如，RC2和RC3)的相位中期望的改变。结果，由于偏移值可能在检测到(例如，在随后的校准测试期间)另一成帧误差之前不改变，因此随后的成帧操作将不再产生成帧误差。

有益地，装置700可以经由单个对齐测量和单个对齐调整来提供相位校准(以及相关联的字对齐或成帧调整)。结果，装置700可以非常快地执行校准操作。例如，一旦计算了新的偏移量，时钟相位便可以在最高速时钟(例如，RC1)的单个时钟周期内得到调整。

图7还示出了装置700的字对齐状态与字对齐偏移有效地去耦合。如图8所示，增量器输出(与字对齐状态相关联)不受字对齐偏移信号708中变化的影响。因此可以改变字对齐偏移而不需要考虑这样会对当前字对齐状态可能产生任何影响。结果，相比于例如字对齐状态必须通过该字对齐状态中的时序事件与偏移中的任何变化同步的实现，可以以较小的复杂度实现字对齐偏移。假定更新逻辑(例如，更新偏移值的状态机706)操作在相对慢的时钟域(例如，RC4B)中并且字对齐逻辑(例如，增量器)操作在快得多的时钟域(例如，RC1)中，则这种同步可能尤其复杂。

将参考图9描述校准电路的另一示例。这里，设备900包括串并逻辑(R_{DQ_SP}块902)以及时钟生成器和相位校准电路(R_{CK_SP}块904)。

参考图10的相关时序图，由时钟CK±对接收的DDR串行流DQ±进行按时钟输入，以向块902提供输入数据D_W0-D_Z0(图9的左手边)。该数据经由时钟CK₁锁存并且向受控于控制信号ADJ_C和ADJ_T的多路器级提供，由此四个输入数据信号中的一个信号作为数据D₁输出。然后向受控于时钟F₀和F₂的并行化级(块902的右手边)提供该数据。

时钟生成器块904包括在某些方面与装置700的字对齐逻辑类似的字对齐状态逻辑。例如，增量器(inc)环路生成用于生成时钟信号F₀-F₃的计数(E₁和E₀)。

时钟生成器904包括与由阴影指示的电路共同操作的校准逻辑906。这里，清除信号CLR_F和设置信号SET_F被分别AND和OR至增量环路，用于调整时钟F₀-F₃的相位。图10示出了数据如何移动通过装置900的示例。图11示出了调整周期的示例，该调整周期检测校准误差(如D_W0-D_Z0所示)并且调整相位从而获得期望的同步。

综上所述，应当明白信号校准可以通过使用完全在远程设备处实现的控制环路(例如，成帧误差检测→偏移生成→成帧时钟相位调整)而在远程设备处完成。此外，这种控制环路可以重复地关闭，以随时间推移保持期望的信号同步。

此外，这里的教导可以在不包括相对复杂的(和高功率的)时钟电路(诸如锁相环)的低功率和/或低成本设备中有效采用。当然，这里的教导可以用于在与成帧或其他操作相关联的时序(例如，数据对齐)变化性超过(例如，最高速时钟的)位元时间的情况下提供有效校准。

应当明白，可以对基于此处教导的所公开的实施方式进行各种修改。例如，不同的实施方式可以利用不同数量的时钟信号。在这种情况下，可以添加或移除适当的电路来提供期望的功能性。另外，可以采用此处教导来生成用于除上文所述用途之外的用途的时钟信号。例如，此处教导可以应用于生成用于串行化操作(例如，与将并行数据转换成串行数据以向另一设备传输相关的成帧操作)或其他操作的时钟信号的装置。

此处教导可以在各种应用中采用。在某些实施方式中，此处教导可以在存储器系统中采用。例如，图1时钟源102的功能性可以在存储器控制器中实现，而设备104和装置300的功能性可以在一个或多个存储器设备中实现。类似地，数据/时钟源202和控制器502的功能性可以在存储器控制器中实现，而设备204和设备504的功能性(以及图7和图9的功能性)可以在一个或多个存储器设备中实现。这里，存储器设备可以生成经校准的时钟信号，用于例如将数据按时钟输入存储器设备和/或从其按时钟输出。

在某些方面，存储器设备可以包括包含存储单元组的半导体集成电路设备，该存储单元组可以共同提供存储器阵列或存储器阵列的一部分。这种存储器设备的示例包括易失性存储器设备、非易失性存储器设备、DRAM、SRAM和闪存设备。在某些方面中，存储器设备可以包括存储器模块(例如，包括一个或多个DRAM或其他存储器组件)。

存储器系统可以在各种应用中使用。例如，可以将存储器系统并入至计算机图形卡、视频游戏机、打印机、个人计算机、服务器或利用数据存储的某些其他装置。

还应当明白，这里所述的各种结构和功能可以通过各种方式和使用各种装置来实现。例如，设备可以通过各种硬件组件来实现，诸如，处理器、控制器、状态机、逻辑或者一个或多个这些组件的某些组合。

在某些实施方式中，包括指令的代码(例如，软件、固件、中间件等)可以在一个或多个处理设备上执行来实现一个或多个所描述的功能或组件。代码和相关组件(例如，数据结构和其他代码组件或用来执行代码的组件)可以存储在处理设备可读的适当数据存储器中(例如，通常称为计算机可读介质)。

这里所公开的过程中，框的列举顺序仅是适当方法的示例。因此，与这种框相关联的操作可以重新排列，同时保持在本公开的范围内。类似地，所附的方法权利要求呈现了按照样本顺序的操作，并且不必限制于所呈现的特定顺序。

这里所述的组件和功能可以通过各种方式连接或耦合。实现此目的方式可以部分地取决于组件是否以及如何与其他组件分离。在某些实施方式中，由附图中引线表示的某些连接或耦合可以在集成电路中、电路板上或作为分立的导线或以某些其他方式来实现。

这里所讨论的信号可以采取各种形式。例如，在某些实施方式中，信号可以包括通过导线进行传输的电信号、通过诸如光纤或空气之类的光学介质进行传输的光脉冲或者通过诸如空气之类的介质进行传输的RF波等。另外，这里可以将多个信号共同称为信号。以上讨论的信号还可以采取数据的形式。例如，在某些实施方式中，应用程序可以向另一应用程序发送信号。可以将这种信号存储在数据存储器中。

同样，应该理解此处使用诸如“第一”、“第二”之类指定对元素的任何引用一般不限制这些元素的数量或顺序。但是，可以在此处使用这些指定作为在两个或更多元素或元素实例之间进行区分的简便方法。因此，对第一和第二元素的引用并不意味着仅可以采用两个元素，也不意味着第一元素必须以某些方式居于第二元素之前。同样，除非另有说明，否则元素集合可以包括一个或多个元素。

虽然某些样本实施方式已经在上文详细描述并且在附图中示出，但应该理解这样的实施方式仅仅是对此处教导的说明而不是限制。特别地，应该认识到这里的教导可以应用于各种各样的装置和方法。因此，将认识到可以对所示出的实施方式和这里所教导的其他实施方式做出各种修改，而不脱离其广泛的发明范围。鉴于上文所述，应该理解这里的教导不限于所公开的特定实施方式或排列，而是旨在覆盖所附权利要求书范围中的任何改变、调整或修改。

Claims

1.一种信号校准方法，包括：

接收具有第一标称频率的第一时钟信号；

接收具有第二标称频率的第二时钟信号，所述第二标称频率是所述第一标称频率的约数；

基于所述第一时钟信号生成多个时钟信号，其中所述生成的时钟信号包括具有所述第二标称频率的第三时钟信号；

确定所述第二时钟信号与所述第三时钟信号之间的相位差；以及

基于所述相位差，选择所述生成的时钟信号的多个子集中的一个子集。

2.根据权利要求1所述的方法，其中所述子集限定不同的时钟相位关系。

3.根据权利要求1所述的方法，其中如果所述相位差小于或等于限定的偏差容忍度，则所述选定的子集为包括所述第三时钟信号的子集。

4.根据权利要求1所述的方法，其中如果所述相位差大于或等于限定的偏差容忍度，则所述选定的子集为不包括所述第三时钟信号的子集。

5.根据权利要求1所述的方法，其中所述多个时钟信号具有作为所述第一标称频率的约数的频率。

6.根据权利要求1所述的方法，进一步包括如果所述相位差大于限定的偏差容忍度则生成脉冲，其中：

所述脉冲使得计数器递增；以及

提供所述计数器的输出来选择所述一个子集。

7.根据权利要求6所述的方法，其中：

向至少一个多路器的输入提供所述生成的时钟信号；以及

向所述至少一个多路器提供所述计数器的输出来选择所述一个子集。

8.根据权利要求6所述的方法，进一步包括重复生成所述脉冲来改变所述计数器的输出直到选定所述子集中期望的一个子集，由此提供经校准的时钟信号。

9.根据权利要求1所述的方法，其中在存储器设备中生成所述多个时钟信号，用于将数据按时钟输入所述存储器设备和/或从所述存储器设备按时钟输出。

10.根据权利要求9所述的方法，其中所述存储器设备包括DRAM。

11.根据权利要求9所述的方法，其中所述存储器设备包括存储器模块。

12.一种用于信号校准的装置，包括：

时钟分频器，配置用于：

接收具有第一标称频率的第一时钟信号，并且

基于所述第一时钟信号生成多个时钟信号，其中所述生成的时钟信号包括具有作为所述第一标称频率的约数的第二标称频率的第三时钟信号；以及

相位选择器，配置用于：

接收具有所述第二标称频率的第二时钟信号，

确定所述第二时钟信号与所述第三时钟信号之间的相位差，以及

13.根据权利要求12所述的装置，其中所述子集限定不同的时钟相位关系。

14.根据权利要求12所述的装置，其中所述相位选择器进一步配置用于如果所述相位差小于限定偏差容忍度则选择包括所述第三时钟信号的子集。

15.根据权利要求12所述的装置，其中所述相位选择器进一步配置用于如果所述相位差大于限定偏差容忍度则选择不包括所述第三时钟信号的子集。

16.根据权利要求12所述的装置，其中所述多个时钟信号具有作为所述第一标称频率的约数的频率。

17.根据权利要求12所述的装置，其中：

所述相位选择器进一步配置用于如果所述相位差大于限定偏差容忍度则生成脉冲；

所述相位选择器包括计数器；

提供所述脉冲来递增所述计数器；以及

提供所述计数器的输出来选择所述一个子集。

18.根据权利要求17所述的装置，其中：

向所述相位选择器的至少一个多路器的输入提供所述生成的时钟信号；以及

19.根据权利要求17所述的装置，其中所述相位选择器进一步配置用于重复地生成所述脉冲来改变所述计数器的输出直到选定所述子集中期望的一个子集，由此提供经校准的时钟信号。

20.根据权利要求12所述的装置，其中：

所述装置包括存储器设备；以及

生成所述多个时钟信号来将数据按时钟输入所述存储器设备和/或从所述存储器设备按时钟输出。

21.根据权利要求20所述的装置，其中所述存储器设备包括DRAM。

22.根据权利要求20所述的装置，其中所述存储器设备包括存储器模块。

23.一种用于信号校准的装置，包括：

用于接收具有第一标称频率的第一时钟信号的装置；

用于接收具有第二标称频率的第二时钟信号的装置，所述第二标称频率是所述第一标称频率的约数；

用于基于所述第一时钟信号生成多个时钟信号的装置，其中所述生成的时钟信号包括具有所述第二标称频率的第三时钟信号；

用于确定所述第二时钟信号与所述第三时钟信号之间的相位差的装置；以及

用于基于所述相位差来选择所述生成的时钟信号的多个子集中的一个子集的装置。

24.根据权利要求23所述的装置，其中所述子集限定不同的时钟相位关系。

25.根据权利要求23所述的装置，其中用于选择的装置配置用于如果所述相位差小于限定的偏差容忍度则选择包括所述第三时钟信号的子集。

26.根据权利要求23所述的装置，其中用于选择的装置配置用于如果所述相位差大于限定的偏差容忍度则选择不包括所述第三时钟信号的子集。

27.根据权利要求23所述的装置，其中所述多个时钟信号具有作为所述第一标称频率的约数的频率。

28.根据权利要求23所述的装置，其中：

用于确定的装置配置用于如果所述相位差大于限定的偏差容忍度则生成脉冲；

用于选择的装置包括计数器；

提供所述脉冲来递增所述计数器；以及

提供所述计数器的输出来选择所述一个子集。

29.根据权利要求28所述的装置，其中：

向用于选择的装置的至少一个多路器的输入提供所述生成的时钟信号；以及

30.根据权利要求28所述的装置，其中用于确定的装置进一步配置用于重复地生成所述脉冲来改变所述计数器的输出直到选定所述子集中期望的一个子集，由此提供经校准的时钟信号。

31.根据权利要求23所述的装置，其中：

所述装置包括存储器设备；以及

生成所述多个时钟信号，用于将数据按时钟输入所述存储器设备和/或从所述存储器设备按时钟输出。

32.根据权利要求31所述的装置，其中所述存储器设备包括DRAM。

33.根据权利要求31所述的装置，其中所述存储器设备包括存储器模块。

34.一种用于信号校准的方法，包括：

使用多个时钟信号将接收的数据模式成帧；

确定所述成帧数据模式内的值相对于所述时钟信号之一的边沿的偏移；以及

基于所述偏移限定所述时钟信号中至少一个信号的相位。

35.根据权利要求34所述的方法，其中所述相位的限定包括向计数值添加所述偏移，以提供从中导出所述至少一个时钟信号的经调整计数值。

36.根据权利要求35所述的方法，其中向生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

37.根据权利要求36所述的方法，其中所述寄存器集包括时钟树，所述时钟树对与所述接收的数据模式相关联的参考时钟信号进行分频。

38.根据权利要求34所述的方法，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

39.根据权利要求34所述的方法，其中确定所述偏移包括：

确定所述成帧数据模式内的所述值的比特位置；以及

将所述偏移限定为所述比特位置与所述成帧数据模式内的所述值的预期比特位置之间的差别。

40.根据权利要求34所述的方法，其中：

在与所述时钟信号中最慢的一个相关联的时域中确定所述偏移；以及

在与所述时钟信号中最快的一个相关联的时域中限定所述相位。

41.根据权利要求34所述的方法，其中一旦限定了所述偏移，所述偏移便保持不变，至少直至接收到后续数据模式。

42.根据权利要求41所述的方法，其中在限定所述偏移之后在所述时钟信号中最快的一个的周期内限定所述相位。

43.根据权利要求34所述的方法，其中限定所述相位包括使所述数据模式成帧的装置的控制环路的多次周期性闭合的实例。

44.根据权利要求34所述的方法，其中接收所述数据模式并退出低功率模式或空闲模式。

45.根据权利要求34所述的方法，其中结合对功率控制命令的接收而接收所述数据模式。

46.根据权利要求34所述的方法，其中结合对周期性校准命令的接收而接收所述数据模式。

47.根据权利要求34所述的方法，其中所述成帧包括反串行化或串行化。

48.根据权利要求34所述的方法，其中与所述成帧相关联的时序变化度超过所述时钟信号中最快的一个的位元时间。

49.根据权利要求34所述的方法，进一步包括在收到所述数据模式之后在所述时钟信号中最快的一个的四个周期内接收有效数据。

50.根据权利要求34所述的方法，其中在存储器设备中生成所述多个时钟信号来将数据按时钟输入所述存储器设备和/或从所述存储器设备按时钟输出。

51.根据权利要求50所述的方法，其中所述存储器设备包括DRAM。

52.根据权利要求50所述的方法，其中所述存储器设备包括存储器模块。

53.一种用于信号校准的设备，包括：

成帧器，配置用于使用多个时钟信号使接收的数据模式成帧；

偏移检测器，配置用于确定成帧数据模式中的值相对于所述时钟信号之一的边沿的偏移；以及

相位限定器，配置用于基于所述偏移限定所述时钟信号中的至少一个信号的相位。

54.根据权利要求53所述的装置，其中所述相位限定器进一步配置用于通过向计数值添加所述偏移来限定所述相位，以提供从中导出所述至少一个时钟信号的经调整计数值。

55.根据权利要求54所述的装置，其中向配置用于生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

56.根据权利要求55所述的装置，其中所述寄存器集包括时钟树，所述时钟树配置用于对与所述接收的数据模式相关联的参考时钟信号进行分频。

57.根据权利要求53所述的装置，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

58.根据权利要求53所述的装置，其中所述偏移检测器进一步配置用于通过以下方式确定所述偏移：

确定所述成帧数据模式内的所述值的比特位置；以及

将所述偏移限定为所述比特位置与所述成帧数据模式中的所述值的预期比特位置之间的差别。

59.根据权利要求53所述的装置，其中：

所述偏移检测器进一步配置用于在与所述时钟信号中最慢的一个相关联的时域中确定所述偏移；以及

所述相位限定器进一步配置用于在与所述时钟信号中最快的一个相关联的时域中限定所述相位。

60.根据权利要求53所述的装置，其中所述偏移检测器进一步配置用于一旦确定了所述偏移，便保持所述偏移不变，至少直至接收到后续数据模式。

61.根据权利要求60所述的装置，其中所述相位限定器进一步配置用于在限定所述偏移之后在所述时钟信号中最快的一个的周期内限定所述相位。

62.根据权利要求53所述的装置，其中限定所述相位包括所述装置的控制环路的多次周期性闭合的实例。

63.根据权利要求53所述的装置，其中接收所述数据模式并退出低功率模式或空闲模式。

64.根据权利要求53所述的装置，其中结合对功率控制命令的接收而接收所述数据模式。

65.根据权利要求53所述的装置，其中结合对周期性校准命令的接收而接收所述数据模式。

66.根据权利要求53所述的装置，其中所述成帧包括反串行化或串行化。

67.根据权利要求53所述的装置，其中与所述成帧相关联的时序变化度超过所述时钟信号中最快的一个的位元时间。

68.根据权利要求53所述的装置，其中所述成帧器进一步配置用于在收到所述数据模式之后在所述时钟信号中最快的一个的四个周期内接收有效数据。

69.根据权利要求53所述的装置，其中

所述装置包括存储器设备；以及

所述时钟信号将数据按时钟输入所述存储器设备和/或从所述存储器设备按时钟输出。

70.根据权利要求69所述的装置，其中所述存储器设备包括DRAM。

71.根据权利要求69所述的装置，其中所述存储器设备包括存储器模块。

72.一种用于信号校准的装置，包括：

用于使用多个时钟信号使接收的数据模式成帧的装置；

用于确定成帧数据模式中的值相对于所述时钟信号之一的边沿的偏移的装置；以及

用于基于所述偏移限定所述时钟信号中的至少一个信号的相位的装置。

73.根据权利要求53所述的装置，其中所述用于限定的装置配置用于通过向计数值添加所述偏移来限定所述相位，以提供从中导出所述至少一个时钟信号的经调整计数值。

74.根据权利要求73所述的装置，其中向配置用于生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

75.根据权利要求74所述的装置，其中所述寄存器集包括时钟树，所述时钟树配置用于对与所述接收的数据模式相关联的参考时钟信号进行分频。

76.根据权利要求53所述的装置，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

77.根据权利要求53所述的装置，其中所述用于确定的装置配置用于通过以下方式确定所述偏移：

确定所述成帧数据模式中的所述值的比特位置；以及

将所述偏移限定为所述比特位置与所述成帧数据模式中所述值的预期比特位置之间的差别。

78.根据权利要求53所述的装置，其中：

所述用于确定的装置配置用于在与所述时钟信号中最慢的一个相关联的时域中确定所述偏移；以及

所述用于限定的装置配置用于在与所述时钟信号中最快的一个相关联的时域中限定所述相位。

79.根据权利要求53所述的装置，其中所述用于确定的装置配置用于一旦确定了所述偏移，便保持所述偏移不变，至少直至接收到后续数据模式。

80.根据权利要求79所述的装置，其中所述用于限定的装置配置用于在限定所述偏移之后在所述时钟信号中最快的一个的周期内限定所述相位。

81.根据权利要求53所述的装置，其中限定所述相位包括所述装置的控制环路的多次周期性闭合的实例。

82.根据权利要求53所述的装置，其中接收所述数据模式并退出低功率模式或空闲模式。

83.根据权利要求53所述的装置，其中结合对功率控制命令的接收而接收所述数据模式。

84.根据权利要求53所述的装置，其中结合对周期性校准命令的接收而接收所述数据模式。

85.根据权利要求53所述的装置，其中所述成帧包括反串行化或串行化。

86.根据权利要求53所述的装置，其中与所述成帧相关联的时序变化度超过所述时钟信号中最快的一个的位元时间。

87.根据权利要求53所述的装置，其中所述用于成帧的装置配置用于在收到所述数据模式之后在所述时钟信号中最快的一个的四个周期内接收有效数据。

88.根据权利要求53所述的装置，其中：

所述装置包括存储器设备；以及

89.根据权利要求88所述的装置，其中所述存储器设备包括DRAM。

90.根据权利要求88所述的装置，其中所述存储器设备包括存储器模块。

91.一种用于信号校准的方法，包括：

提供信号来调用设备中的功率模式转变；以及

在字边界上提供校准数据模式来使所述设备能够在所述功率模式转变之后校准时序信号。

92.根据权利要求91所述的方法，其中所述转变是从低功率模式到较高功率模式。

93.根据权利要求91所述的方法，进一步包括向所述设备重复发送校准命令和所述校准数据模式来使所述设备能够重复校准所述时序信号。

94.根据权利要求91所述的方法，其中在向所述设备发送所述信号之后的限定时段内向所述设备发送所述校准数据模式。

95.根据权利要求91所述的方法，进一步包括在向所述设备发送所述校准数据模式之后的限定时段开始数据传送操作。

96.根据权利要求95所述的方法，其中所述限定时段小于或等于用于提供所述校准数据模式的比特时钟的四个周期。

97.根据权利要求91所述的方法，其中所述信号和所述校准数据模式由存储器控制器提供。

98.一种用于信号校准的装置，包括：

功率控制器，配置用于提供信号来调用设备中的功率模式转变；以及

校准控制器，配置用于在字边界上提供校准数据模式来使所述设备能够在所述功率模式转变之后校准时序信号。

99.根据权利要求98所述的装置，其中所述转变是从低功率模式到较高功率模式。

100.根据权利要求98所述的装置，其中所述校准控制器进一步配置用于向所述设备重复发送校准命令和所述校准数据模式来使所述设备能够重复校准所述时序信号。

101.根据权利要求98所述的装置，其中所述校准控制器进一步配置用于在向所述设备发送所述信号之后的限定时段内向所述设备发送所述校准数据模式。

102.根据权利要求98所述的装置，进一步包括通信接口，该通信端口配置用于在向所述设备发送所述校准数据模式之后的限定时段开始数据传送操作。

103.根据权利要求102所述的装置，其中所述限定时段小于或等于用于提供所述校准数据模式的比特时钟的四个周期。

104.根据权利要求98所述的装置，其中所述装置包括存储器控制器。

105.一种用于信号校准的装置，包括：

用于提供信号来调用设备中的功率模式转变的装置；以及

用于在字边界上提供校准数据模式来使所述设备能够在所述功率模式转变之后校准时序信号的装置。

106.根据权利要求105所述的装置，其中所述转变是从低功率模式到较高功率模式。

107.根据权利要求105所述的装置，其中所述用于提供校准数据模式的装置向所述设备重复发送校准命令和所述校准数据模式来使所述设备能够重复校准所述时序信号。

108.根据权利要求105所述的装置，其中所述用于提供校准数据模式的装置在向所述设备发送所述信号之后的限定时段内向所述设备重复发送所述校准数据模式。

109.根据权利要求105所述的装置，进一步包括用于在向所述设备发送所述校准数据模式之后的限定时段开始数据传送操作的装置。

110.根据权利要求109所述的装置，其中所述限定时段小于或等于用于提供所述校准数据模式的比特时钟的四个周期。

111.根据权利要求105所述的装置，其中所述装置包括存储器控制器。

112.一种用于信号校准的方法，包括：

从第一设备向第二设备发送数据模式；

在第二设备接收所述数据模式；

使用多个时钟信号使所接收的数据模式成帧；

确定成帧数据模式中的值相对于所述时钟信号之一的边沿的偏移；以及

基于所述偏移限定所述时钟信号中的至少一个时钟信号的相位。

113.根据权利要求112所述的方法，其中限定所述相位包括向计数值添加所述偏移来提供从中导出所述至少一个时钟信号的经调整计数值。

114.根据权利要求113所述的方法，其中向生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

115.根据权利要求112所述的方法，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

116.根据权利要求112所述的方法，其中一旦确定了所述偏移，所述偏移便保持不变，至少直至所述第一设备向所述第二设备发送后续数据模式。

117.根据权利要求112所述的方法，其中所述第一设备向所述第二设备发送所述数据模式和命令，用于退出低功率模式或空闲模式。

118.根据权利要求117所述的方法，其中所述第一设备在向所述第二设备发送所述命令之后的限定时段内向所述第二设备发送所述数据模式。

119.根据权利要求112所述的方法，其中所述第一设备向所述第二设备重复发送校准命令和所述数据模式，以使所述第二设备能够重复校准所述至少一个时钟信号的相位。

120.根据权利要求112所述的方法，其中所述第一设备和所述第二设备在所述第一设备向所述第二设备发送所述数据模式之后的限定时段开始数据传送操作。

121.根据权利要求120所述的方法，其中所述限定时段小于或等于所述时钟信号中最快的一个的四个周期。

122.根据权利要求121所述的方法，其中：

所述第一设备包括存储器控制器；并且

所述第二设备包括存储器设备。

123.根据权利要求122所述的方法，其中所述存储器设备包括DRAM。

124.根据权利要求122所述的方法，其中所述存储器设备包括存储器模块。

125.一种用于信号校准的系统，包括：

第一设备，包括配置用于提供数据模式的校准控制器；以及

第二设备，包括：

信号接口，配置用于从所述第一设备接收所述数据模式，成帧器，配置用于使用多个时钟信号使所接收的数据模式成帧，

偏移检测器，配置用于确定成帧数据模式中的值相对于所述时钟信号之一的边沿的偏移，以及

126.根据权利要求125所述的系统，其中所述相位限定器进一步配置用于通过向计数值添加所述偏移来限定所述相位，以提供从中导出所述至少一个时钟信号的经调整计数值。

127.根据权利要求126所述的系统，其中向配置用于生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

128.根据权利要求125所述的系统，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

129.根据权利要求125所述的系统，其中所述偏移检测器进一步配置用于一旦确定了所述偏移，便保持所述偏移不变，至少直至所述第一设备向所述第二设备发送后续数据模式。

130.根据权利要求125所述的系统，其中所述校准控制器进一步配置用于向所述第二设备发送所述数据模式和命令，用于退出低功率模式或空闲模式。

131.根据权利要求130所述的系统，其中所述校准控制器进一步配置用于在向所述第二设备发送所述命令之后的限定时段内向所述第二设备发送所述数据模式。

132.根据权利要求125所述的系统，其中所述校准控制器进一步配置用于向所述第二设备重复发送校准命令和所述数据模式，以使所述第二设备能够重复校准所述至少一个时钟信号的相位。

133.根据权利要求125所述的系统，其中所述第一设备和所述第二设备在所述校准控制器向所述第二设备发送所述数据模式之后的限定时段开始数据传送操作。

134.根据权利要求133所述的系统，其中所述限定时段小于或等于所述时钟信号中最快的一个的四个周期。

135.根据权利要求125所述的系统，其中：

所述第一设备包括存储器控制器；并且

所述第二设备包括存储器设备。

136.根据权利要求135所述的方法，其中所述存储器设备包括DRAM。

137.根据权利要求135所述的方法，其中所述存储器设备包括存储器模块。

138.一种用于信号校准的系统，包括：

第一设备，包括用于提供数据模式的装置；以及

第二设备，包括：

用于从所述第一设备接收所述数据模式的装置，

用于使用多个时钟信号使所接收的数据模式成帧的装置，

用于确定成帧数据模式中的值相对于所述时钟信号之一的边沿的偏移的装置，以及

139.根据权利要求138所述的系统，其中所述用于限定的装置配置用于通过向计数值添加所述偏移来限定所述相位，以提供从中导出所述至少一个时钟信号的经调整计数值。

140.根据权利要求139所述的系统，其中向配置用于生成所述至少一个时钟信号的寄存器集的至少一个输入提供所述经调整计数值。

141.根据权利要求138所述的系统，其中所述偏移指示所述成帧数据模式中成帧误差的量级。

142.根据权利要求138所述的系统，其中所述用于确定的装置配置用于一旦确定了所述偏移，便保持所述偏移不变，至少直至所述第一设备向所述第二设备发送后续数据模式。

143.根据权利要求138所述的系统，其中所述用于提供的装置配置用于向所述第二设备发送所述数据模式和命令，用于退出低功率模式或空闲模式。

144.根据权利要求143所述的系统，其中所述用于提供的装置配置用于在向所述第二设备发送所述命令之后的限定时段内向所述第二设备发送所述数据模式。

145.根据权利要求138所述的系统，其中所述用于提供的装置配置用于向所述第二设备重复发送校准命令和所述数据模式，以使所述第二设备能够重复校准所述至少一个时钟信号的相位。

146.根据权利要求138所述的系统，其中所述第一设备和所述第二设备配置用于在所述用于提供的装置向所述第二设备发送所述数据模式之后的限定时段开始数据传送操作。

147.根据权利要求146所述的系统，其中所述限定时段小于或等于所述时钟信号中最快的一个的四个周期。

148.根据权利要求138所述的系统，其中：

所述第一设备包括存储器控制器；并且

所述第二设备包括存储器设备。

149.根据权利要求148所述的系统，其中所述存储器设备包括DRAM。

150.根据权利要求148所述的系统，其中所述存储器设备包括存储器模块。