CN102158231B - 逐次逼近型模数转换器 - Google Patents

逐次逼近型模数转换器 Download PDF

Info

Publication number
CN102158231B
CN102158231B CN201110061644.8A CN201110061644A CN102158231B CN 102158231 B CN102158231 B CN 102158231B CN 201110061644 A CN201110061644 A CN 201110061644A CN 102158231 B CN102158231 B CN 102158231B
Authority
CN
China
Prior art keywords
signal
output
successive approximation
approximation register
type flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110061644.8A
Other languages
English (en)
Other versions
CN102158231A (zh
Inventor
陈杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110061644.8A priority Critical patent/CN102158231B/zh
Publication of CN102158231A publication Critical patent/CN102158231A/zh
Application granted granted Critical
Publication of CN102158231B publication Critical patent/CN102158231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器，将数模转换电路转换后的数字信号与电压比较器的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器输出端的信号；所述电压比较器的输出端包括锁存器，所述锁存器的输入端并联一个二输入端的与非门，所述与非门的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次逼近寄存器包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。本发明逐次逼近型模数转换器，转换精度高。

Description

逐次逼近型模数转换器
技术领域
本发明涉及一种模数转换器的芯片设计，特别涉及一种逐次逼近型模数转换器的芯片设计。
背景技术
模数转换器，用于将模拟信号转换为数字信号。在数字电子产品中，很多数字电子产品的信号源都是模拟信号，因此，要用模数转换器将模拟信号转换为数字信号。例如，当数字电视的信号源为模拟视频信号时，数字电视中的模数转换器将模拟礼视频信为数字视频信号后，输出数字视频信号。再如，温度传感器，采集周围环境温度信号的模拟量，转换为数字信号后，显示在显示屏上。
逐次逼近型模数转换器，是模数转换器中的一种。传统的逐次逼近型模数转换器，包括电压比较器，以及与电压比较器输出端电连接的逐次逼近寄存器；电压比较器包括前置放大器和锁存器，逐次逼近寄存器的时钟信号为系统时钟信号，其结构如图1所示，包括N个级联的D触发器，D触发器的输出端Q经两个串联的非门后输出的信号CK1’、CK2’、CKn-2’、CKn-1’、CKn’为逐次逼近寄存器的输出端信号。SAMPCLK’为逐次逼近寄存器的采样信号，CLK’为逐次逼近寄存器的时钟信号源。模数转换器的时序图请参照图2，系统时钟信号CLK’上升沿到来时，逐次逼近寄存器SAR’输出信号通过Tlog’的建立时间得到逐次逼近寄存器逻辑电平信号，数模转换电路DAC’的输出信号通过Tdac’建立时间发生跳变，则电压比较器的前置放大器Pre-amp’将数模转换电路DAC’的输出信号进行放大，当系统时钟CLK’的下降沿到来时，前置放大器完成了对数模转换电路DAC’输出端信号的放大，此时，前置放大器的响应时间为Tpreamp’，同时，电压比较器输出端的锁存器通过Tlatch’时间将电压比较器输出的信号进行锁存。锁存器建立时间到下一个系统时钟的上升沿到来的时间为剩余时间Tvoid’；则一个系统时钟周期Tclk’＝Tlatch’+Tlog’+Tpreamp’+Tvoid’。其中，Vcm’为电压比较器的参考电压。从系统时钟周期Tclk’中可以看出，一个系统时钟周期的Tvoid’为剩余时间信号，为无用的时钟信号，而电压比较器中的前置放大器中的前置放大响应时间Tpreamp’小于半个系统时钟周期Tclk’，即前置放大器的响应时间Tpreamp’较短，不能有效放大数模转换电路DAC’的输出端的信号，则使模数转换器的转换精度变低。
发明内容
本发明所要解决的技术问题是，克服以上不足，提供了一种转换精度高的逐次逼近型模数转换器。
为了解决上述技术问题，本发明的技术方案是：一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器，将数模转换电路转换后的数字信号与电压比较器的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器输出端的信号；所述电压比较器的输出端包括锁存器，所述锁存器的输入端并联一个二输入端的与非门，所述与非门的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次逼近寄存器包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。
进一步的，所述触发电路包括一个与二输入端与门和一个非门，所述二输入端与门的其中一个输入端为触发电路的第一输入端，所述第一输入端与相邻近的两个D触发器中高位D触发器的输出端连接；所述二输入端与门的另一输入端与所述非门的输出端连接，所述非门的输入端为触发电路的第二输入端，所述第二输入端与相邻近的两个D触发器中低位D触发器的输出端连接。
本发明的有益效果是：逐次逼近寄存器的时钟信号源为电压比较器的锁存器输入端并联的与非门的输出端信号，而非系统时钟信号CLK；逐次逼近寄存器的输出信号CKn是为了配合时钟信号源而调整的一种电路结构。采用本结构的逐次逼近型模数转换器后，时序图如下，当一个系统时钟信号周期Tclk下降沿到来时，电压比较器的锁存器开始锁存前置放大器的上一次的输出信号，完成上一次锁存的响应时间为Tlatch；逐次逼近寄存器的输出端信号CKn，经过Tlog的建立时间产生逐次逼近寄存器的逻辑电平信号；当逐次逼近寄存器的输出端有逻辑电平信号时，电压比较器的前置放大器将逐次逼近寄存器的输出端的逻辑电平信号进行放大，此时前置放大器的响应时间信号Tpreamp开始建立；当逐次逼近寄存器的输出端有逻辑电平信号时，数模转换电路的输出端信号跳变，其跳变时间为Tdac；当这个系统时钟信号周期Tclk的下一个下降沿到来时，前置放大器的响应时间信号Tpreamp建立结束。
从本发明模数转换器的时序图中可以看出，一个系统时钟信号周期Tclk＝Tlatch+Tlog+Tpreamp。与现有技术的时序图相比，在一个系统时钟周期内不存在剩余时间信号，而且前置放大器的响应时间信号Tpreamp大于半个系统时钟周期，小于一个系统时钟周期。因此，采用本发明逐次逼近型模数转换器后，其前置放大器中的前置放大响应时间信号Tpreamp较长，能有足够多的时间去放大数模转换电路输出端的信号，从而提高模数转换器的转换精度。
附图说明
图1是现有技术模数转换器的逐次寄存器的结构图
图2是现有技术模数转换器的时序图；
图3是本发明模数转换器中电压比较器的结构图；
图4是本发明模数转换器中逐次寄存器的结构图；
图5是本发明模数转换器的时序图。
具体实施方式
下面结合附图对本发明作详细描述：
如图3-4所示，本发明逐次逼近型模数转换器，包括数模转换电路DAC，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器1，将数模转换电路DAC转换后的数字信号与电压比较器1的参考电压比较后，锁存并输出给逐次逼近寄存器SAR；逐次逼近寄存器SAR，用于存储电压比较器1输出端的信号；所述电压比较器1的输出端包括锁存器2，所述锁存器2的输入端并联一个二输入端的与非门3，所述与非门3的输出端信号SAR_valid供给逐次逼近寄存器SAR的时钟信号输入端，作为逐次逼近寄存器SAR的时钟信号源；所述逐次逼近寄存器SAR包括N个级联的D触发器，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。
所述触发电路包括一个与二输入端与门5和一个非门4，所述二输入端与门5的其中一个输入端为触发电路的第一输入端，所述第一输入端与相邻近的两个D触发器中高位D触发器的输出端连接；所述二输入端与门5的另一输入端与所述非门5的输出端连接，所述非门5的输入端为触发电路的第二输入端，所述第二输入端与相邻近的两个D触发器中低位D触发器的输出端连接；所述二输入端与门5的输出端信号为触发电路的输出信号，即逐次逼近寄存器的输出信号。
如图4所示，本发明逐次逼近寄存器SAR的电路结构图，第N个D触发器的输出端QN与第N个触发电路的第一输入端连接，第N-1个D触发器的输出端QN-1与触发电路的第二输入端连接；第二个D触发器的输出端Q2与第一个触发电路的第一输入端连接，第一个D触发器的输出端Q1与第一个触发电路的第二输入端连接。其它触发电路与相邻近的两个D触发器的接法相同。其中，CK1、CK2、CKN-1、CKN为逐次逼近寄存器SAR的输出信号，SAR_valid为逐次逼近寄存器的时钟信号源，SAMPCLK为逐次逼近寄存器SAR的复位信号。
本发明逐次逼近型模数转换器的时序如图5所示，逐次逼近寄存器SAR的时钟信号源为电压比较器1的锁存器2输入端并联的与非门3的输出端信号SAR_valid，而非系统时钟信号CLK；逐次逼近寄存器SAR的输出信号是为了配合时钟信号源而调整的一种电路结构。采用本结构的逐次逼近型模数转换器后，其时序如图5所示，当一个系统时钟信号周期Tclk下降沿到来时，电压比较器1的锁存器2开始锁存前置放大器Pre-amp的上一次的输出信号，完成上一次锁存的响应时间为Tlatch；逐次逼近寄存器SAR的输出端信号CKn，经过Tlog的建立时间产生逐次逼近寄存器SAR的逻辑电平信号；当逐次逼近寄存器SAR的输出端有逻辑电平信号时，电压比较器1的前置放大器Pre-amp将逐次逼近寄存器SAR的输出端的逻辑电平信号进行放大，此时前置放大器Pre-amp的响应时间信号Tpreamp开始建立；当逐次逼近寄存器SAR的输出端有逻辑电平信号时，数模转换电路DAC的输出端信号跳变，其跳变时间为Tdac；当这个系统时钟信号周期Tclk的下一个下降沿到来时，前置放大器Pre-amp的响应时间信号Tpreamp建立结束。
如图5所示，一个系统时钟信号周期Tclk＝Tlatch+Tlog+Tpreamp。与现有技术的时序图相比，在一个系统时钟周期Tclk内不存在剩余时间信号Tvoid，而且前置放大器的响应时间信号Tpreamp大于半个系统时钟周期Tclk，小于一个系统时钟周期Tclk。因此，采用发明逐次逼近型模数转换器，可以提供给前置放大器更多的响应时间Tpreamp，去放大数模转换电路DAC输出端的信号，从而提高模数转换器的转换精度。现有的逐次逼近型模数转换器，仅有55.4ns的时间用于前置放大，小于半个系统时钟周期Tclk。本发明逐次逼近型模数转换器，有115.7ns的时间用于前置放大，接近一个系统时钟周期Tclk。对于相同带宽的前置放大器，本发明模数转换器的电压比较器速度有一倍速度的提升，也就是将逐次逼近模数转换器的速度提高一倍。图5中，Vcm为电压比较器1的参考电压信号。

Claims (2)

1.一种逐次逼近型模数转换器，包括数模转换电路，采集信号输入源的模拟信号，并将其转换为数字信号；电压比较器(1)，将数模转换电路转换后的数字信号与电压比较器(1)的参考电压比较后，锁存并输出给逐次逼近寄存器；逐次逼近寄存器，用于存储电压比较器(1)输出端的信号；其特征在于：所述电压比较器(1)的输出端包括锁存器(2)，所述锁存器(2)的二输入端分别连接一个二输入端的与非门(3)的二输入端，所述与非门(3)的输出端信号供给逐次逼近寄存器的时钟信号输入端，作为逐次逼近寄存器的时钟信号源；所述逐次逼近寄存器包括N个级联的D触发器，所述N为不小于2的正整数，以最高位的D触发器为基准，依次相邻近的两个D触发器的输出端连接有触发电路。
2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述触发电路包括一个二输入端与门(5)和一个非门(4)，所述二输入端与门(5)的其中一个输入端为触发电路的第一输入端，所述第一输入端与相邻近的两个D触发器中高位D触发器的输出端连接；所述二输入端与门(5)的另一输入端与所述非门(4)的输出端连接，所述非门(4)的输入端为触发电路的第二输入端，所述第二输入端与相邻近的两个D触发器中低位D触发器的输出端连接；所述二输入端与门(5)的输出端信号为逐次逼近寄存器的输出信号。
CN201110061644.8A 2011-03-15 2011-03-15 逐次逼近型模数转换器 Active CN102158231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110061644.8A CN102158231B (zh) 2011-03-15 2011-03-15 逐次逼近型模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110061644.8A CN102158231B (zh) 2011-03-15 2011-03-15 逐次逼近型模数转换器

Publications (2)

Publication Number Publication Date
CN102158231A CN102158231A (zh) 2011-08-17
CN102158231B true CN102158231B (zh) 2016-01-20

Family

ID=44439453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110061644.8A Active CN102158231B (zh) 2011-03-15 2011-03-15 逐次逼近型模数转换器

Country Status (1)

Country Link
CN (1) CN102158231B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199864B (zh) * 2013-02-07 2015-12-02 中国科学技术大学 一种逐次逼近型模数转换器
CN103152050B (zh) * 2013-03-04 2016-03-02 中国科学技术大学 一种高速逐次逼近型模数转换器
CN103152051B (zh) * 2013-03-04 2016-03-02 中国科学技术大学 一种低功耗逐次逼近型模数转换器
US9479190B2 (en) 2014-10-23 2016-10-25 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
CN110601697A (zh) * 2019-10-22 2019-12-20 苏州蓝珀医疗科技股份有限公司 一种逐次比较型ad转换器
CN112290950A (zh) * 2020-11-06 2021-01-29 东南大学 一种应用于逐次逼近型模数转换器的电源欠冲补偿电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471208A (en) * 1994-05-20 1995-11-28 David Sarnoff Research Center, Inc. Reference ladder auto-calibration circuit for an analog to digital converter
CN101505153A (zh) * 2009-03-11 2009-08-12 清华大学 基于时间域的逐次逼近型adc用的比较器
CN101764612A (zh) * 2008-12-31 2010-06-30 香港应用科技研究院有限公司 多阶段比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385453B2 (en) * 2006-03-31 2008-06-10 Silicon Laboratories Inc. Precision oscillator having improved temperature coefficient control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471208A (en) * 1994-05-20 1995-11-28 David Sarnoff Research Center, Inc. Reference ladder auto-calibration circuit for an analog to digital converter
CN101764612A (zh) * 2008-12-31 2010-06-30 香港应用科技研究院有限公司 多阶段比较器
CN101505153A (zh) * 2009-03-11 2009-08-12 清华大学 基于时间域的逐次逼近型adc用的比较器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
12位逐次逼近型A_D转换器的设计;张诗娟;《中国优秀硕士学位论文全文数据库（电子期刊）》;20060515;全文 *
Design of an ultra-low power SAR ADC for biomedical applications;Zhang, Hui等;《Solid-State and Integrated Circuit Technology (ICSICT), 2010 10th IEEE International Conference on》;20101104;全文 *

Also Published As

Publication number Publication date
CN102158231A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102158231B (zh) 逐次逼近型模数转换器
CN102355266B (zh) 一种逐次逼近模数转化器
CN111049525B (zh) 一种超高速逐次逼近型模数转换器
US9479190B2 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
CN105306059B (zh) 一种逐次逼近模数转换器装置
US20210391870A1 (en) High-speed digital logic circuit for sar_adc and sampling adjustment method
CN105141313B (zh) 一种采用低分辨率dac电容阵列的sar adc及其使用方法
CN107017889B (zh) 一种逐次逼近式模数转换器
CN113014258B (zh) 应用于图像传感器领域的高速单斜坡模数转换器
CN104168025B (zh) 一种电荷式流水线逐次逼近型模数转换器
US10101709B2 (en) Time register
CN100574112C (zh) 可抑制比较器失调影响的流水线结构模数转换器
Naraghi et al. A 9b 14µw 0.06 mm 2 ppm adc in 90nm digital cmos
CN114095027A (zh) 一种低压低功耗的异步逐次逼近式模数转换器装置
CN106877868A (zh) 一种高速逐次逼近型模数转换器
CN103427841B (zh) 一种提高列并行单斜率adc转换速率的系统及方法
CN106374926B (zh) 高速多相位斜坡式模数转换器
CN105245229B (zh) 用于单斜adc的高线性度电压-时间转换方法及转换器
CN101471665A (zh) 采用多级放大器部分复用技术的模数转换器电路
Zahrai et al. A low-power hybrid ADC architecture for high-speed medium-resolution applications
CN110601695B (zh) 一种高精度动态比较器
Li et al. Comparator design in sensors for environmental monitoring
CN102386922B (zh) 一种可编程零周期时延与高速流水线模数转换器
CN211830746U (zh) 一种用于气体传感器接口电路的新型iic模块
CN103795379A (zh) 一种基于误差自消除技术的动态比较器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140505

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140505

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant