CN102157360B - 一种栅极制造方法 - Google Patents

一种栅极制造方法 Download PDF

Info

Publication number
CN102157360B
CN102157360B CN 201010110200 CN201010110200A CN102157360B CN 102157360 B CN102157360 B CN 102157360B CN 201010110200 CN201010110200 CN 201010110200 CN 201010110200 A CN201010110200 A CN 201010110200A CN 102157360 B CN102157360 B CN 102157360B
Authority
CN
China
Prior art keywords
tungsten silicide
silicide layer
layer
high temperature
temperature furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010110200
Other languages
English (en)
Other versions
CN102157360A (zh
Inventor
范建国
刘培芳
陆肇勇
蔡丹华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010110200 priority Critical patent/CN102157360B/zh
Publication of CN102157360A publication Critical patent/CN102157360A/zh
Application granted granted Critical
Publication of CN102157360B publication Critical patent/CN102157360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种栅极制造方法,包括:提供一半导体衬底,在所述半导体衬底上依次形成栅介质层,多晶硅层、硅化钨层;图案化所述硅化钨层、多晶硅层;还包括:对图案化的所述硅化钨层和所述多晶硅层进行普通高温炉退火,工艺条件为:N2流量≥25L/分钟,使腔体内2~4分钟后O2的含量为ppm级别,温度为650~850℃,高温炉排气端的压力为87Pa~385Pa,退火时间15-25分钟;在普通高温炉内执行氧化工艺,在所述硅化钨层和所述多晶硅层的侧壁形成侧墙。本发明方法省略了一个快速热退火步骤,减少了工艺步骤和使用设备,缩短了工艺时间,极大的提高了生产效率。

Description

一种栅极制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别涉及一种栅极制造方法。
背景技术
在大规模集成电路(LSI)中,为了形成低电阻的栅极电极以满足较高操作速度的需要,人们开发了大量栅极电极结构,比如,最早采用在栅介质层上形成金属铝作为栅极电极,金属铝具有较小的电阻,但是铝、硅的共熔点很低(577℃),所以只能用于后阶段的金属化。
后来,发展出了在栅介质层上形成掺杂多晶硅(DOPOS)作为硅栅极电极,这种硅栅极电极具有较小的电阻,进一步的,在硅栅极电极的基础上还发展出了多晶硅化物结构的栅极。请参看图1a-图1b,图1a-图1b为现有技术多晶硅化物结构的栅极制造方法示意图。如图1a所示,首先在位于半导体衬底100上的栅介质层101上形成掺杂多晶硅层102;其后在掺杂多晶硅层102上形成硅化钨层103;接着对硅化钨层103进行快速热退火制程以形成均匀的硅化钨层;如图1b所示,再接着图案化所述硅化钨层103和多晶硅层102;最后,通过普通高温炉退火氧化,在图案化后的硅化钨层103a与多晶硅层102a的侧壁形成侧墙104,以获得栅极电极。现有技术中,图案化多晶硅层102和硅化钨层103通常采用各向异性的等离子体干法刻蚀,以使形成的栅极轮廓尽可能的垂直于半导体衬底的表面,但等离子体干法刻蚀会在栅介质层101和多晶硅层102上造成损伤,因此,通过上述氧化步骤还可使器件的损伤得以恢复。由于硅化钨层103中的钨原子在500℃以下的温度内均较为活泼,在图案化硅化钨层103a完成后,图案化的硅化钨层103a的侧壁上的钨原子会与附着于半导体器件表面的氧气发生反应生成钨氧化物。上述在图案化后的硅化钨层103a的侧壁上生成的钨氧化物会导致栅极侧壁粗糙不平,影响器件的性能。
为避免图案化的硅化钨层103a的侧壁上生成钨氧化物,现有技术中通常在进行上述图案化步骤后,氧化生成侧墙前立刻进行快速热退火。在快速热退火的过程中,N2流量5L/min,腔体内O2的含量为ppm(ppm为体积浓度单位,1ppm表示一百万分之一的体积)级别,气体压力为比常压760托高20托,退火时间5s~30s,快速热退火的高温炉内的温度会以50-150℃/秒的速度迅速升至800℃,可极大的缩短炉内温度停留在400-600℃间的时间,使得图案化的硅化钨层103a侧壁上的钨与氧发生反应生成钨氧化物的机会大大减少,同时在快速热退火中通过热辐射迅速对器件表面加热,使图案化得硅化钨层中的硅原子向其侧壁移动,从而使得其侧壁不会再在后续的退火过程中生成钨氧化物。但该种方法必须经历两次退火,且两次退火需使用不同的高温炉(普通高温炉和快速升温炉),因此现有的方法需动用的设备多,且耗时较长,导致生产效率较低。
发明内容
本发明要解决的技术问题是提供一种栅极制造方法,以解决现有技术中用于解决图案化的硅化钨层侧壁上易生成钨氧化物问题的方法动用设备多,耗时较长,生产效率低的问题。
为解决上述技术问题,本发明提供一种栅极制造方法,包括以下步骤:
提供一半导体衬底,在所述半导体衬底上依次形成栅介质层,多晶硅层、硅化钨层;
图案化所述硅化钨层、多晶硅层;
还包括:对图案化的所述硅化钨层和所述多晶硅层进行普通高温炉退火,工艺条件为:N2流量≥25L/分钟,使腔体内2~4分钟后O2的含量为ppm级别,温度为650~850℃,高温炉排气端的压力为87pa~385pa,退火时间15-25分钟;在普通高温炉内执行氧化工艺,在所述硅化钨层和所述多晶硅层的侧壁形成侧墙。
可选的,所述氧化工艺的气氛为O2,O2流量为8-15L/分钟,温度≥800℃。
可选的,在所述多晶硅层上形成硅化钨层后,图案化所述硅化钨层和多晶硅层前,还包括:对所述硅化钨层进行快速热退火制程以形成均匀的硅化钨层。
可选的,所述硅化钨层的厚度为1100至1300埃。
本发明方法中,普通高温炉退火氧化步骤不但可氧化生成侧墙,修复等离子体干法刻蚀时对所述栅介质层和所述多晶硅层造成的损伤,同时该步骤还可抑制所述硅化钨层中的钨与氧发生反应生成钨氧化物。相较于现有技术,本发明方法减少了一次快速热退火步骤,减少了工艺步骤和使用设备,缩短了工艺时间,极大的提高了生产效率。
附图说明
图1a-图1b为现有技术多晶硅化物结构的栅极制造方法示意图;
图2a-图2e为本发明的栅极制造方法示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明所述的一种栅极制造方法可利用多种替换方式实现,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,示意图不依一般比例局部放大,不应以此作为对本发明的限定。
请参照图2a-图2e,图2a-图2e为本发明的栅极制造方法示意图。
首先,如图2a所示,提供一半导体衬底200,在所述半导体衬底200上形成栅介质层201。所述栅极介质层201为氧化硅、氮氧化硅中的一种或组合。形成氧化硅的方法为高温炉管氧化、快速热退火氧化中的一种,对氧化硅进行氮化处理可形成氮氧化硅,所述氮化可以是高温炉管氮化、快速热退火氮化或等离子体氮化中的一种。
其次,如图2b所示,在所述栅介质层201上形成多晶硅层202。形成所述多晶硅层202的方法可以为化学气相沉积。在所述多晶硅层202中可以掺有杂质,形成掺杂多晶硅层,以减小形成的栅极的电阻率。
再次,如图2c所示,在所述多晶硅层202上形成硅化钨层203。形成所述硅化钨层203可以采用化学气相沉积(CVD)、物理气相沉积(PVD)等方法制备。所述硅化钨层203的厚度为1100-1300埃。
再次,对所述硅化钨层203进行快速热退火制程以形成均匀的硅化钨层。
再次,如图2d所示,图案化所述硅化钨层203和所述多晶硅层202,形成硅化钨层203a和多晶硅层202a。具体的形成所述硅化钨层203a、多晶硅层202a的工艺可以是采用等离子体干法刻蚀法对所述硅化钨层203、多晶硅层202进行蚀刻,但等离子体干法刻蚀会在所述栅介质层201和所述多晶硅层202a上造成损伤。
再次,如图2e所示,首先对图案化的所述硅化钨层和所述多晶硅层进行普通高温炉退火,通过退火修复等离子体干法刻蚀时对所述栅介质层201和所述多晶硅层202a造成的损伤并抑制所述硅化钨层203a中的钨与氧发生反应生成钨氧化物;退火的工艺条件为:N2流量≥25L/分钟,使腔体内2~4分钟后O2的含量为ppm级别,温度为650~850℃,高温炉排气端的压力为87pa~385pa,退火时间15-25分钟;其后,在普通高温炉内执行氧化工艺,在所述硅化钨层和所述多晶硅层的侧壁形成侧墙,所述氧化工艺的气氛为O2,O2流量为8-15L/分钟,温度≥800℃。
如背景技术中所述,在现有技术中,为了在硅化钨层和多晶硅层的两侧形成侧墙进行普通高温炉退火氧化工艺,其具体的工艺条件是:首先进行氧化前退火,退火时炉内的气氛为N2,N2流量为10L/分钟,温度为650~850℃,退火时间20分钟,高温炉排气端的压力为50pa,在10~20分钟后腔体内O2的含量为ppm级别;其后进行氧化,氧化气氛为O2,O2流量为10L/分钟,温度≥800℃。普通的高温炉由于其炉腔内的体积较大(一般为70L左右),其炉内的升温速度较慢,其升温速度通常为5-10℃/分钟,因此普通高温炉内温度停留在400-600℃间的时间较长,在400-600℃间钨原子较活泼,同时,高温炉排气端的压力较小,炉腔内又有大量的O2,硅化钨层103a的侧壁上的钨原子会与O2发生反应生成钨氧化物。因此,在进行该步骤前先进行快速热退火工艺,具体的工艺条件是:N2流量5L/min,腔体内O2的含量为ppm级别,气体压力为比常压760托高20托,退火温度≥800℃,退火时间5s~30s。在快速热退火工艺中,由于快速热退火高温炉的体积较普通高温炉小很多,其中充斥的O2含量比普通高温炉中也少很多,同时快速热退火高温炉内的温度会以50-150℃/秒的速度迅速升至800℃,可极大的缩短炉内温度停留在400-600℃间的时间,硅化钨层103a侧壁上的钨与氧气发生反应生成钨氧化物的机会大大减少。与此同时在快速热退火中通过热辐射迅速对器件表面加热,硅化钨层103a中的硅原子向其侧壁移动,从而使得其侧壁不会再在后续的氧化过程中生成钨氧化物。
本发明方法中,将上述现有技术的快速热退火步骤和普通高温炉退火步骤合并为只执行普通高温炉退火步骤。本发明方法中的普通高温炉退火步骤中,虽然普通高温炉内的升温速度不及上述现有技术中采用的快速热退火工艺,但相较于现有技术中的普通高温炉退火工艺,本发明方法中的普通高温炉退火氧化前退火气氛中N2的流量被大大的提高(≥25L/min),排气端的压力由原来的50pa提高至85pa以上,使得炉中的氧气2~4min就可以降至30ppm以下,可与快速热退火炉内氧气下降的速度相媲美。普通高温炉内氧气含量的急剧下降,防止了在低于600℃的温度条件下,硅化钨中的钨在微量氧气中形成氧化钨毛刺的现象。之后在>650℃的温度条件下退火,使图案化后的硅化钨层上的硅原子向其侧壁移动,图案化后的硅化钨层上新鲜蚀刻的侧壁上活泼的钨重结晶,防止后续氧化制程中钨被氧化。通过实验证实,通过此方法可达到与现有技术中的进行快速热退火工艺相同的抑制钨氧化物生成的效果。因此本发明方法中的普通高温炉退火氧化步骤不但可生成所述侧墙204,修复等离子体干法刻蚀时对所述栅介质层201和所述多晶硅层202a造成的损伤,同时该步骤还可抑制所述硅化钨层203b中的钨与氧发生反应生成钨氧化物。相较于现有技术,本发明方法减少了工艺步骤和使用设备,缩短了工艺时间,极大的提高了生产效率。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种栅极制造方法,包括以下步骤:
提供一半导体衬底,在所述半导体衬底上依次形成栅介质层,多晶硅层、硅化钨层;
图案化所述硅化钨层、多晶硅层;
其特征在于,还包括:
首先,对图案化的所述硅化钨层和所述多晶硅层进行普通高温炉退火,工艺条件为:N2流量≥25L/分钟,使腔体内2~4分钟后O2的含量为ppm级别,温度为650~850℃,高温炉排气端的压力为87pa~385pa,退火时间15-25分钟;
其后,在普通高温炉内执行氧化工艺,在所述硅化钨层和所述多晶硅层的侧壁形成侧墙。
2.如权利要求1所述的栅极制造方法,其特征在于,所述氧化工艺的气氛为O2,O2流量为8-15L/分钟,温度≥800℃。
3.如权利要求1所述的栅极制造方法,其特征在于,在所述多晶硅层上形成硅化钨层后,图案化所述硅化钨层和所述多晶硅层前,还包括:对所述硅化钨层进行快速热退火制程以形成均匀的硅化钨层。
4.如权利要求1至3中任一权利要求所述的栅极制造方法,其特征在于,所述硅化钨层的厚度为1100至1300埃。
CN 201010110200 2010-02-11 2010-02-11 一种栅极制造方法 Active CN102157360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010110200 CN102157360B (zh) 2010-02-11 2010-02-11 一种栅极制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010110200 CN102157360B (zh) 2010-02-11 2010-02-11 一种栅极制造方法

Publications (2)

Publication Number Publication Date
CN102157360A CN102157360A (zh) 2011-08-17
CN102157360B true CN102157360B (zh) 2012-12-12

Family

ID=44438774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010110200 Active CN102157360B (zh) 2010-02-11 2010-02-11 一种栅极制造方法

Country Status (1)

Country Link
CN (1) CN102157360B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377901A (zh) * 2012-04-28 2013-10-30 无锡华润上华科技有限公司 多晶硅栅极的形成方法
CN103715093B (zh) * 2012-10-09 2017-10-24 上海华虹宏力半导体制造有限公司 P型ldmos中改善漏电的工艺方法
CN104103503B (zh) * 2013-04-02 2017-12-12 无锡华润上华科技有限公司 半导体器件栅氧化层的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905750A2 (en) * 1997-09-30 1999-03-31 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance
CN1236186A (zh) * 1998-05-20 1999-11-24 株式会社日立制作所 半导体集成电路器件的制造工艺和半导体集成电路器件
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
CN1568461A (zh) * 2001-10-16 2005-01-19 英特尔公司 用以降低功率的大容量存储缓存处理

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905750A2 (en) * 1997-09-30 1999-03-31 Siemens Aktiengesellschaft Reliable polycide gate stack with reduced sheet resistance
CN1236186A (zh) * 1998-05-20 1999-11-24 株式会社日立制作所 半导体集成电路器件的制造工艺和半导体集成电路器件
CN1568461A (zh) * 2001-10-16 2005-01-19 英特尔公司 用以降低功率的大容量存储缓存处理
US6509282B1 (en) * 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer

Also Published As

Publication number Publication date
CN102157360A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
KR102052936B1 (ko) 반도체 소자 제조 방법
CN104347418B (zh) Mos晶体管的形成方法
KR101304965B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
TWI343952B (en) Method for silicon based dielectric chemical vapor deposition
WO2019013949A1 (en) SELECTIVE OXIDATION FOR MANUFACTURING NANOWIRES FOR SEMICONDUCTOR APPLICATIONS
TWI604562B (zh) 選擇性氮化方法
JP2012505530A5 (zh)
US8716146B2 (en) Low temperature etching of silicon nitride structures using phosphoric acid solutions
JP2011146465A (ja) 半導体装置およびその製造方法
US8461016B2 (en) Integrated circuit devices and methods of forming memory array and peripheral circuitry isolation
TW202040799A (zh) 用於3d nand應用之記憶體單元製造
CN105226022B (zh) 半导体结构的形成方法
CN102157360B (zh) 一种栅极制造方法
WO2007032282A1 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
CN101339904B (zh) 半导体器件的制造方法
US7514338B2 (en) Method of manufacturing a semiconductor device
CN104900501B (zh) 半导体结构及其形成方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
JP2004214608A (ja) 半導体素子の製造方法
KR20130121728A (ko) 불순물 확산 방법, 기판 처리 장치 및 반도체 장치의 제조 방법
CN102487003A (zh) 辅助侧墙的形成方法
JP2006203105A (ja) 半導体装置の製造方法
US20140011350A1 (en) Method of manufacturing semiconductor device
CN101211768B (zh) 栅极电极及其形成方法
CN111681961A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant